KR940022566A - 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법 - Google Patents

메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법 Download PDF

Info

Publication number
KR940022566A
KR940022566A KR1019940001686A KR19940001686A KR940022566A KR 940022566 A KR940022566 A KR 940022566A KR 1019940001686 A KR1019940001686 A KR 1019940001686A KR 19940001686 A KR19940001686 A KR 19940001686A KR 940022566 A KR940022566 A KR 940022566A
Authority
KR
South Korea
Prior art keywords
memory cell
erase state
cell transistor
cell transistors
transistor
Prior art date
Application number
KR1019940001686A
Other languages
English (en)
Other versions
KR970003095B1 (ko
Inventor
다카미 마키노
Original Assignee
세키자와 스토무
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 스토무, 후지쓰 가부시키가이샤 filed Critical 세키자와 스토무
Publication of KR940022566A publication Critical patent/KR940022566A/ko
Application granted granted Critical
Publication of KR970003095B1 publication Critical patent/KR970003095B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치와 이 장치에서 데이터를 기록하는 방법에 관한 것이다. 본 발명에 따른 장치는 메모리 셀 트랜지스터에 대해 데이터의 소거 및 기록 동작을 제어하는 제어 회로를 구비한다. 소거 동작시에, 제어 회로는 메모리 셀 트랜지스터에 과잉 소거 상태를 제공하는데 필요한 전압을 발생하고, 기록 동작시에, 메모리 셀 트랜지스터의 각 제어 게이트의 각각의 전압을 동일하게 설정하며, 과잉 소거 상태의 메모리 셀 트랜지스터를 과잉 소거 상태로부터 해제하는데 필요한 제1의 전압을 발생하여 메모리 셀 트랜지스터에 제1의 논리 레벨을 제공하고 과잉 소거 상태의 메모리 셀 트랜지스터를 과잉 소거 상태로부터 해제하는데 필요한 제2의 전압을 발생하여 메모리 셀 트랜지스터에 제2의 논리 레벨을 제공한다. 또한, 제어 회로는 소거 대상인 최소 블록부에 포함된 모든 메모리 셀 트랜지스터에 플래시 소거에 의해 과잉 소거 상태를 제공한다. 이로써, 본 발명에 의해 고속 소거 동작 및 고속 기록 동작이 실현 가능케 된다.

Description

메모리 셀 트랜지스터를 과잉 소거 상태가 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이터 기록 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4도는 본 발명의 제1실시예에 따른 비휘발성 반도체 메모리 장치의 전체 구성을 보여주는 블록도,
제 5도는 제4도에 도시된 메모리 셀 어레이의 최소 블록부의 구성을 보여주는 회로도,
제 11도는 본 발명의 제2실시예에 따른 비휘발성 반도체 메모리 장치의 전체 구성을 보여주는 블록도.

Claims (7)

  1. 제어 게이트(5)와 부동 게이트(6)로 된 이층 게이트 구조를 갖는 각각의 트랜지스터가 메모리 셀 트랜지스터로서 구성된 비휘발성 반도체 메모리장치에 있어서, 메모리 셀 트랜지스터에 대해 데이터의 소거 및 기록을 제어하도록 제공되어, 소거 동작시에는 메모리 셀 트랜지스터들을 과잉 소거 상태로 되게 하는데 필요한 전압을 발생하고, 기록 동작시에는 메모리 셀 트랜지스터들의 각 제어 게이트의 각각의 전압을 동일전압으로 설정하며, 과잉 소거 상태의 메모리 셀 트랜지스터들을 과잉 소거 상태로부터 해제하는데 필요한 제1의 전압을 발생하여 메모리 셀 트랜지스터들에 제1의 논리 레벨을 제공하고, 과잉 소거 상태의 메모리 셀 트랜지스터들을 과잉 소거 상태로부터 해제하는데 필요한 제2의 전압을 발생하여 메모리 셀 트랜지스터에 제2의 논리 레벨을 제공하며, 플래시 소거에 의해 소거 대상인 최소 블록부에 포함된 모든 메모리 셀 트랜지스터들을 과잉 소거 상태로 되게 하는 제어 회로(11,12,13,15,16)를 구비한 것을 특징으로 하는 비휘발성 반도체 메모리장치.
  2. 제1항에 있어서, 상기 제어 회로는 동일 워드선에 접속된 과잉 소거 상태의 복수의 메모리 셀 트랜지스터를 단위로 하여 기록 동작을 제어하고, 상기 기록 동작은 과잉 소거 상태로부터 해제되어야 하는 메모리 셀 트랜지스터에 제1의 논리 레벨을 제공하는 제1의 기록 동작과 과잉 소거 상태로부터 해제되어야 하는 메모리 셀 트랜지스터에 제2의 논리 레벨을 제공하는 제2의 기록 동작을 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 제어 회로는 상기 제1의 기록 동작 및 제2의 기록 동작이 동시에 수행되도록 제어하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  4. 제어 게이트(5)와 부동 게이트(6)로 된 이층 게이트 구조를 갖는 각각의 트랜지스터가 메모리 셀 트랜지스터로서 구성된 비휘발성 반도체 메모리장치에 있어서, 메모리 셀 트랜지스터에 대해 데이터의 소거 및 기록을 제어하도록 제공되어, 소거 동작시에는 메모리 셀 트랜지스터들을 과잉 소거 상태로 되게 하는데 필요한 전압을 발생하고, 기록 동작시에는 메모리 셀 트랜지스터들의 각 제어 게이트의 각각의 전압을 동일전압으로 설정하며, 과잉 소거 상태의 메모리 셀 트랜지스터들을 과잉 소거 상태로부터 해제하는데 필요한 제1의 전압을 발생하여 메모리 셀 트랜지스터들에 제1의 논리 레벨을 제공하고, 과잉 소거 상태의 메모리 셀 트랜지스터들을 과잉 소거 상태로부터 해제하는데 필요한 제2의 전압을 발생하여 메모리 셀 트랜지스터에 제2의 논리 레벨을 제공하며, 플래시 소거에 의해 소거 대상인 최소 블록부에 포함된 모든 메모리 셀 트랜지스터들을 과잉 소거 상태로 되게 하는 제어 회로(11,12,13,15,16)와; 플래시 소거 대상인 최소 블록부(27)에 제공되어 하나이상의 검증/모니터 메모리 셀 트랜지스터(291,292)를 포함하는 검증/모니터 최소블록(28)을 구비하고, 상기 제어 회로는 최소 블록부에 포함된 정규 메모리 셀 트랜지스터(1711~1722)와 소거와 기록 동작이 동시에 수행되는 하나이상의 검증/모니터 메모리 셀 트랜지스터의 데이터를 독출하여 정규 메모리 셀 트랜지스터의 소거 또는 기록의 각각의 상태를 감지하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 검증/모니터 회로 블록은 상기 최소 블록의 인접 영역에 배치되는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  6. 제5항에 있어서, 각각의 검증/모니터 메모리 셀 트랜지스터(291,292)는 동일 워드선(WL1,WL2)에 접속되어 상기 최소 블록부(27)에 포함된 정규 메모리 셀 트랜지스터(1711,1712;1721,1722)에 대응하여 제공되고 각각 비트선(MBL1,MBL2)를 갖는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
  7. 제어 게이트(5)와 부동 게이트(6)로 된 이층 게이트 구조를 갖는 각각의 트랜지스터가 메모리 셀 트랜지스터로서 구성된 비휘발성 반도체 메모리장치의 데이터 기록 방법에 있어서, 소거 대상인 최소 블록부에 포함된 모든 메모리 셀 트랜지스터에 과잉 소거 상태를 제공하는 단계(S10)와; 소거 대상 블록의 동일 워드선에 접속된 복수의 메모리 셀 트랜지스터를 단위로 하여 "0" 데이터 또는 "1"데이타를 동시에 기록 하는 단계(S21)와; 상기 복수의 메모리 셀 트랜지스터중에 "1" 데이터의 불충분한 기록을 갖는 메모리 셀 트랜지스터가 존재하는지 존재하지 않는지를 판단하여 (S22)존재한다(예)고 판단되면 "0" 데이터 또는 "1" 데이터를 동시에 기록하는 단계를 실행하는 단계를 포함하는 것을 특징으로 하는 데이터 기록 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940001686A 1993-03-19 1994-01-31 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법 KR970003095B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-059857 1993-03-19
JP5985793A JPH06275087A (ja) 1993-03-19 1993-03-19 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR940022566A true KR940022566A (ko) 1994-10-21
KR970003095B1 KR970003095B1 (ko) 1997-03-14

Family

ID=13125276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001686A KR970003095B1 (ko) 1993-03-19 1994-01-31 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법

Country Status (3)

Country Link
US (1) US5438544A (ko)
JP (1) JPH06275087A (ko)
KR (1) KR970003095B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238574B2 (ja) * 1994-07-28 2001-12-17 株式会社東芝 不揮発性半導体記憶装置とその消去方法
US5745410A (en) * 1995-11-17 1998-04-28 Macronix International Co., Ltd. Method and system for soft programming algorithm
WO1997019452A1 (en) * 1995-11-17 1997-05-29 Macronix International Co., Ltd. Method and system for soft programming algorithm
US5748538A (en) * 1996-06-17 1998-05-05 Aplus Integrated Circuits, Inc. OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array
US5740104A (en) * 1997-01-29 1998-04-14 Micron Technology, Inc. Multi-state flash memory cell and method for programming single electron differences
US5754477A (en) * 1997-01-29 1998-05-19 Micron Technology, Inc. Differential flash memory cell and method for programming
US5852306A (en) 1997-01-29 1998-12-22 Micron Technology, Inc. Flash memory with nanocrystalline silicon film floating gate
US5801401A (en) * 1997-01-29 1998-09-01 Micron Technology, Inc. Flash memory with microcrystalline silicon carbide film floating gate
US6746893B1 (en) 1997-07-29 2004-06-08 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6031263A (en) 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US7154153B1 (en) 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US7196929B1 (en) * 1997-07-29 2007-03-27 Micron Technology Inc Method for operating a memory device having an amorphous silicon carbide gate insulator
US5886368A (en) 1997-07-29 1999-03-23 Micron Technology, Inc. Transistor with silicon oxycarbide gate and methods of fabrication and use
US6794255B1 (en) 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US6232643B1 (en) * 1997-11-13 2001-05-15 Micron Technology, Inc. Memory using insulator traps
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6452837B2 (en) * 1999-12-27 2002-09-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory and threshold voltage control method therefor
US6804136B2 (en) * 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US7193893B2 (en) 2002-06-21 2007-03-20 Micron Technology, Inc. Write once read only memory employing floating gates
US6888739B2 (en) * 2002-06-21 2005-05-03 Micron Technology Inc. Nanocrystal write once read only memory for archival storage
US6996009B2 (en) 2002-06-21 2006-02-07 Micron Technology, Inc. NOR flash memory cell with high storage density
US7154140B2 (en) 2002-06-21 2006-12-26 Micron Technology, Inc. Write once read only memory with large work function floating gates
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7847344B2 (en) * 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
US7221017B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
JP2004145910A (ja) 2002-10-21 2004-05-20 Renesas Technology Corp 不揮発性半導体記憶装置
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270979A (en) * 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
JP3061924B2 (ja) * 1992-03-02 2000-07-10 日本電気株式会社 不揮発性記憶装置の消去方法

Also Published As

Publication number Publication date
KR970003095B1 (ko) 1997-03-14
US5438544A (en) 1995-08-01
JPH06275087A (ja) 1994-09-30

Similar Documents

Publication Publication Date Title
KR940022566A (ko) 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법
KR100704025B1 (ko) 셀스트링에 배치되는 더미셀을 가지는 불휘발성 반도체메모리 장치
JP3132637B2 (ja) 不揮発性半導体記憶装置
JP3754279B2 (ja) 不揮発性半導体メモリ装置
KR100890017B1 (ko) 프로그램 디스터브를 감소시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
KR100855963B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의프로그램, 독출 및 소거 방법
KR970023451A (ko) 불휘발성 반도체 메모리 장치
KR960006084A (ko) 불휘발성 반도체 기억장치와 그 소거방법
KR100960466B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR970051349A (ko) 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법
KR960006048A (ko) 반도체 불휘발성 기억장치
KR960000345B1 (ko) Eeprom 및 eeprom 독출 방법
JP4698605B2 (ja) 半導体装置および半導体装置の制御方法
US20010042159A1 (en) Multiplexing of trim outputs on a trim bus to reduce die size
KR100855962B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 독출방법
JP2005032430A (ja) フラッシュメモリ装置
JP2004206829A (ja) 不揮発性半導体記憶装置のデータ消去方法
KR960030428A (ko) 반도체 비휘발성 기억장치
JP2001093287A (ja) 不揮発性半導体記憶装置
JPWO2006059374A1 (ja) 半導体装置および半導体装置の制御方法
KR20120069115A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20100022228A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR930020468A (ko) 플래시메모리 및 데이타프로세서
JP2007188547A (ja) 不揮発性半導体記憶装置
KR100905868B1 (ko) 플래시 메모리 소자의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080808

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee