KR960006048A - 반도체 불휘발성 기억장치 - Google Patents

반도체 불휘발성 기억장치 Download PDF

Info

Publication number
KR960006048A
KR960006048A KR1019950020107A KR19950020107A KR960006048A KR 960006048 A KR960006048 A KR 960006048A KR 1019950020107 A KR1019950020107 A KR 1019950020107A KR 19950020107 A KR19950020107 A KR 19950020107A KR 960006048 A KR960006048 A KR 960006048A
Authority
KR
South Korea
Prior art keywords
word line
constant voltage
sub
line
charge
Prior art date
Application number
KR1019950020107A
Other languages
English (en)
Inventor
겐시로 아라세
마사루 미야시따
Original Assignee
이데이 노브유끼
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노브유끼, 소니 가부시끼가이샤 filed Critical 이데이 노브유끼
Publication of KR960006048A publication Critical patent/KR960006048A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Abstract

본 발명의 목적은 단일전원으로 동작가능하며 더구나 완전한 1트랜지스터 메모리타입의 셀면적이 작은 반도체 불휘발성 기억장치를 실현하는데 있다.
그 구성은 비트선, 소스선이 함께 주배선과 부배선으로 계층화되고, 각각 주배선과 부배선이 동작에 따라서 선택적으로 접속되고, 또한 부소스선과 부비트선 상에 메모리셀이 병렬접속된 반도체 불휘발성 기억장치에 있어서, 데이터의 기입을 FN터널링에 의해 채널전면에서 플팅게이트중의 전자를 주입함으로써 행하고 소거는 FN터널링에 의해 드레인측에서 플로팅게이트중의 전자를 뽑아내므로서 행한다. 예를들면 기입시는 선택워드선(WL2)에 22V, 비선택의 워드선(WL1, WL3~WL32)에 중간전압 11V를 인가하고 소거는 선택된 워드선(WL2)에 부전압 -14V를 인가하고, 전 비트선에 전원전압 3.3V를 인가한다.

Description

반도체 불휘발성 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관계되는 플래시 메모리의 메모리 어레이 구성을 나타내는 도면이다.
제2도는 본 발명에 관계되는 플래시 메모리의 제1소거, 기입, 독출의 각동작시의 바이어스조건을 나타내는 도면이다.
제3도는 본 발명에 관계되는 플래시 메모리의 제2소거, 기입, 독출의 각 동작시의 바이어스조건을 나타내는 도면이다.

Claims (6)

  1. 비트선, 소스선이 함께 주배선과 부배선으로 계층화되고, 각각 주배선과 부배선이 동작에 따라서 선택적으로 접속되고, 또한 부소스선과 부비트선사이에 메모리셀이 병렬접속된 반도체 불휘발성 기억장치이며, 데이터의 기입은 FN터널링에 의해 채널전면에서 전하축적축중에 전하를 주입함으로써 행하고 소거는 FN터널링에의해 드레인측에서 전하 축적충중의 전하를 뽑아내므로써 행하는 것을 특징으로 하는 반도체 불휘발성 기억장치.
  2. 제1항에 있어서, 상기 기입시는 선택된 워드선이 제1정전압으로 설정되고, 비선택의 워드선이 당해 제1정전압 보다 낮은 제2정전압으로 설정되고, 소거시는 선택된 워드선이 부전압으로 설정되고 전 비트선이 정전압으로 설정되는 것을 특징으로 하는 반도체 불휘발성 기억장치.
  3. 제1항에 있어서, 상기 기입시는 선택된 워드선이 제1정전압으로 설정되고, 비선택의 워드선이 당해 제1정전압 보다 낮은 제2정전압으로 설정되고, 소거시는 선택된 워드선 섹터를 단위로 한, 각 워드선이 부전압, 전비트선이 정전압으로 설정되고, 또한 소거펄스가 복수의 소거펄스로 분할되고, 소거가 종료한 셀의 비트선 펄스가 플러그전압에서 기준전위로 전환되는 것을 특징으로 하는 반도체 불휘발성 기억장치.
  4. 비트선, 소스선이 함께 주배선과 부배선으로 계층화되고, 각각 주배선과 부배선이 동작에 따라서 선택적으로 접속되고, 또한 부소스선과 부비트선 사이에 메모리셀이 병렬접속된 반도체 불휘발성 기억장치이며, 데이터의 기입은 FN터널링에 의해 채널전면에서 전하축적충중에 전하를 주입함으로써 행하고 소거는 FN터널링에 위해 채널전면에서 전하축적충중의 전하를 뽑아내므로써 행하는 것을 특징으로 하는 반도체 불휘발성 기억장치.
  5. 제1항에 있어서, 상기 기입시는 선택된 워드선이 제1정전압으로 설정되고, 비선택의 워드선이 당해 제1정전압 보다 낮은 제2정전압으로 설정되고, 상기 소거시는 전워드선이 부전압으로 설정되고 전 비트선이 기준전위로 설정되는 것을 특징으로 하는 반도체 불휘발성 기억장치.
  6. 전하축적충을 갖춘 메모리셀을 복수 가지는 반도체 불휘발성장치이며, 메모리셀이 소거불록단위마다로 분할되고, 각 분할불록에 대응하여 설치된 복수의 칼럼디코더를 가지며, 적어도 소거 및 기입동작을 컬럼디코더 단위로 행하는 것을 특징으로 하는 반도체 불휘발성 기억장치.
    ※참고사항:최초출원 내용에 의하여 공개되는 것임.
KR1019950020107A 1994-07-25 1995-07-08 반도체 불휘발성 기억장치 KR960006048A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-172956 1994-07-25
JP17295694A JP3584494B2 (ja) 1994-07-25 1994-07-25 半導体不揮発性記憶装置

Publications (1)

Publication Number Publication Date
KR960006048A true KR960006048A (ko) 1996-02-23

Family

ID=15951485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020107A KR960006048A (ko) 1994-07-25 1995-07-08 반도체 불휘발성 기억장치

Country Status (3)

Country Link
US (1) US5784325A (ko)
JP (1) JP3584494B2 (ko)
KR (1) KR960006048A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312694A (ja) * 1997-05-08 1998-11-24 Oki Electric Ind Co Ltd 半導体不揮発性メモリおよびそのための電源回路
JP3370563B2 (ja) * 1997-07-09 2003-01-27 シャープ株式会社 不揮発性半導体記憶装置の駆動方法
JP4810712B2 (ja) 1997-11-05 2011-11-09 ソニー株式会社 不揮発性半導体記憶装置及びその読み出し方法
JP3959165B2 (ja) * 1997-11-27 2007-08-15 株式会社東芝 不揮発性半導体記憶装置
JP3629383B2 (ja) * 1999-06-10 2005-03-16 シャープ株式会社 不揮発性半導体記憶装置の消去方式
JP3830704B2 (ja) 1999-12-10 2006-10-11 Ｎｅｃエレクトロニクス株式会社 半導体装置とそれを用いた不揮発性半導体記憶装置及びその製造方法
US6359305B1 (en) * 1999-12-22 2002-03-19 Turbo Ic, Inc. Trench-isolated EEPROM flash in segmented bit line page architecture
US6275414B1 (en) * 2000-05-16 2001-08-14 Advanced Micro Devices, Inc. Uniform bitline strapping of a non-volatile memory cell
JP4883832B2 (ja) * 2000-10-05 2012-02-22 富士通セミコンダクター株式会社 不揮発性半導体記憶装置
JP3998467B2 (ja) * 2001-12-17 2007-10-24 シャープ株式会社 不揮発性半導体メモリ装置及びその動作方法
KR100529989B1 (ko) * 2003-03-07 2005-11-22 산요덴키가부시키가이샤 메모리
JP2005209914A (ja) * 2004-01-23 2005-08-04 Renesas Technology Corp 不揮発性半導体記憶装置
KR100682913B1 (ko) * 2005-01-06 2007-02-15 삼성전자주식회사 하이브리드 멀티비트 비휘발성 메모리 소자 및 그 동작 방법
KR100624463B1 (ko) * 2005-03-12 2006-09-19 삼성전자주식회사 노어 구조의 하이브리드 멀티비트 비휘발성 메모리 소자 및그 동작 방법
US7492635B2 (en) * 2005-01-06 2009-02-17 Samsung Electronics Co., Ltd. NOR-type hybrid multi-bit non-volatile memory device and method of operating the same
JP4927716B2 (ja) * 2005-04-27 2012-05-09 スパンション エルエルシー 半導体装置
WO2006117853A1 (ja) * 2005-04-27 2006-11-09 Spansion Llc 半導体装置、データの読み出し方法及び半導体装置の製造方法
US7895245B2 (en) * 2006-10-31 2011-02-22 Hewlett Packard Development Company, L.P. Methods and systems for managing data stored on a contactless flash memory device
CN106601293A (zh) * 2016-12-20 2017-04-26 合肥恒烁半导体有限公司 一种处理flash存储器中数据的方法及系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833638B2 (ja) * 1979-09-21 1983-07-21 株式会社日立製作所 メモリ装置
US4627027A (en) * 1982-09-01 1986-12-02 Sanyo Electric Co., Ltd. Analog storing and reproducing apparatus utilizing non-volatile memory elements
KR950000341B1 (ko) * 1984-11-26 1995-01-13 가부시기가이샤 히다찌세이사꾸쇼 메모리를 내장한 반도체 집적회로 장치
US5017980A (en) * 1988-07-15 1991-05-21 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell
US5047981A (en) * 1988-07-15 1991-09-10 Texas Instruments Incorporated Bit and block erasing of an electrically erasable and programmable read-only memory array
US5177705A (en) * 1989-09-05 1993-01-05 Texas Instruments Incorporated Programming of an electrically-erasable, electrically-programmable, read-only memory array
JP2573380B2 (ja) * 1989-12-22 1997-01-22 株式会社東芝 不揮発性半導体メモリ
US5313432A (en) * 1990-05-23 1994-05-17 Texas Instruments Incorporated Segmented, multiple-decoder memory array and method for programming a memory array
US5357462A (en) * 1991-09-24 1994-10-18 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
DE69231356T2 (de) * 1992-01-22 2000-12-28 Macronix Int Co Ltd Nichtflüchtige Speicherzelle und Anordnungsarchitektur
JP3061924B2 (ja) * 1992-03-02 2000-07-10 日本電気株式会社 不揮発性記憶装置の消去方法
JPH06259977A (ja) * 1993-03-03 1994-09-16 Nec Ic Microcomput Syst Ltd フラッシュ消去型不揮発性メモリ
JP3317459B2 (ja) * 1993-04-30 2002-08-26 ローム株式会社 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、この記憶装置の駆動方法、ならびにこの記憶素子の製造方法
US5467307A (en) * 1993-10-12 1995-11-14 Texas Instruments Incorporated Memory array utilizing low voltage Fowler-Nordheim Flash EEPROM cell

Also Published As

Publication number Publication date
US5784325A (en) 1998-07-21
JP3584494B2 (ja) 2004-11-04
JPH0836890A (ja) 1996-02-06

Similar Documents

Publication Publication Date Title
JP3754279B2 (ja) 不揮発性半導体メモリ装置
JP3886673B2 (ja) 不揮発性半導体記憶装置
US5313432A (en) Segmented, multiple-decoder memory array and method for programming a memory array
US7272049B2 (en) Nonvolatile semiconductor memory device having uniform operational characteristics for memory cells
US6031765A (en) Reversed split-gate cell array
US5790456A (en) Multiple bits-per-cell flash EEPROM memory cells with wide program and erase Vt window
KR960006048A (ko) 반도체 불휘발성 기억장치
JP3652453B2 (ja) 半導体メモリ装置
US7251161B2 (en) Semiconductor device and method of controlling said semiconductor device
JP3625383B2 (ja) 不揮発性半導体メモリ装置
EP1158530A3 (en) Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics
KR940022566A (ko) 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법
KR900019243A (ko) Nand형 메모리셀블럭을 갖춘 불휘발성 반도체기억장치
US6359810B1 (en) Page mode erase in a flash memory array
JP3640177B2 (ja) 不揮発性半導体記憶装置
JP3640180B2 (ja) 不揮発性半導体記憶装置
US5515327A (en) Nonvolatile semiconductor memory device having a small number of internal boosting circuits
KR960000345B1 (ko) Eeprom 및 eeprom 독출 방법
KR101330710B1 (ko) 플래시 메모리 장치
KR950008674B1 (ko) 불휘발성 반도체 기억장치 및 그의 데이타소거방법
US6141255A (en) 1 transistor cell for EEPROM application
KR930005031A (ko) 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법
JP2000353391A (ja) 不揮発性半導体記憶装置の消去方式
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
US7301820B2 (en) Non-volatile memory dynamic operations

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid