KR960039364A - 병렬형 불휘발성 반도체기억장치 및 그 장치의 사용방법 - Google Patents
병렬형 불휘발성 반도체기억장치 및 그 장치의 사용방법 Download PDFInfo
- Publication number
- KR960039364A KR960039364A KR1019960008486A KR19960008486A KR960039364A KR 960039364 A KR960039364 A KR 960039364A KR 1019960008486 A KR1019960008486 A KR 1019960008486A KR 19960008486 A KR19960008486 A KR 19960008486A KR 960039364 A KR960039364 A KR 960039364A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- memory device
- semiconductor memory
- data
- source
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
Abstract
대규모 집적회로에 의해 구성하는 경우에 적용해서 적합한 병렬형 불휘발성 반도체기억장치 및 그 장치의 사용방법에 관한 것으로, 매우 고밀도의 전기적 리라이트 가능한 불휘발성 기억장치를 용이하에 실현하기 위해, 반도체기판상에 형성된 제어게이트, 부유게이트, 게이트절연막, 드레인영역 및 소오스영역을 구비한 MOS트랜지스터로 이루어지는 여러개의 메모리셀을 매트릭스형상으로 배치하고, 제어게이트의 상호간을 행마다 개별의 워드선에 의해 접속하고, 드레인영역의 상호간을 열마다 개별의 데이타선에 의해 접속하고 또한 소오스영역의 상호간을 열마다 개별의 소오스선에 의해 접속하는 것에 의해서 구성한 병렬접속의 메모리어레이로 이루어지는 반도체 기억장치에 있어서, 메모리셀을 구성하는 개개의 MOS트랜지스터는 하나의 도전형의 반도체기판상에 이 기판과 전기적으로 분리해서 형성된 동일 도전형의 웰층내에 드레인영역 및 소오스영역을 각각 형성해서 이루어지는 것이고, 또한 각 메모리셀의 웰층의 상호간은 웰배선에 의해서 공통으로 접속되는 구성으로 하였다.
이러한 구성으로 하는 것에 의해, 드레인영역에 있어서의 누설전류의 발생이 방지되어 누설전류에 따른 절연막의 열화를 회피할 수 있고, 고집적 반도체기억장치를 실현할 수 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 병렬형 불휘발성 반도체기억장치의 제1실시예를 설명하기 위한 메모리셀의 회로도로서, 이 메모리셀의 데이타 소거시의 전압조건을 도시한 도면.
Claims (12)
- 반도체기판상에 형성된 제어게이트, 부유게이트, 게이트절연막, 드레인영역 및 소오스영역을 구비한 MOS트랜지스터로 이루어지는 여러개의 메모리셀을 매트릭스형상으로 배치하고, 제어게이트의 상호간을 행마다 개별의 워드선에 의해 접속하고, 드레인영역의 상호간을 열마다 개별의 데이타선에 의해 접속하고 또한 소오스영역의 상호간을 열마다 개별의 소오스선에 의해 접속하는 것에 의해서 구성한 병렬접속의 메모리어레이로 이루어지는 반도체 기억장치에 있어서, 메모리셀을 구성하는 개개의 MOS트랜지스터는 하나의 도전형의 반도체기판상에 이 기판과 전기적으로 분리해서 형성된 동일 도전형의 웰층내에 드레인영역 및 소오스영역을 각각 형성해서 이루어지는 것이고, 또한 각 메모리셀의 웰층의 상호간은 웰배선에 의해서 공통으로 접속되어 있는 것을 특징으로 하는 병렬형 불휘발성 반도체 기억장치.
- 제1항에 있어서, 웰층내에 형성된 드레인영역 및 소오스영역은 상호 대칭인 구조를 갖는 것인 것을 특징으로 하는 병렬형 불휘발성 반도체 기억장치.
- 제1항에 있어서, 하나의 데이타선에 접속된 여러개의 메모리셀과 상기 데이타선과 인접하는 다른 데이타선에 접속된 여러개의 메모리셀의 상호간은 전기적으로 절연되어 있는 것을 특징으로 하는 병렬형 불휘발성 반도체 기억장치.
- 제1항에 있어서, 개개의 소오스선은 MOS트랜지스터로 이루어지는 스위치소자를 거쳐서 공통소오스선에 접속되어 있는 것을 특징으로 하는 병렬형 불휘발성 반도체 기억장치.
- 제1항에 있어서, 메모리셀의 라이트할 정보를 미리 기억하는 래치회로가 데이타선마다 마련되어 있는 것을 특징으로 하는 병렬형 불휘발성 반도체 기억장치.
- 반도체기판상에 형성된 제어게이트, 부유게이트, 게이트절연막, 드레인영역 및 소오스영역을 구비한 MOS트랜지스터로 이루어지는 여러개의 메모리셀을 매트릭스형상으로 배치하고, 제어게이트의 상호간을 행마다 개별의 워드선에 의해 접속하고, 드레인영역의 상호간을 열마다 개별의 데이타선에 의해 접속하고 또한 소오스영역의 상호간을 열마다 개별의 소오스선에 의해 접속하는 것에 의해서 구성한 병렬접속의 메모리어레이로 이루어지고, 메모리셀을 구성하는 개개의 MOS트랜지스터는 하나의 도전형의 반도체기판상에 이 기판과 전기적으로 분리해서 형성된 동일 도전형의 웰층내에 드레인영역 및 소오스영역을 각각 형성해서 이루어지는 것이고 또한 각 메모리셀의 웰층의 상호간은 웰배선에 의해서 공통으로 접속되어 있는 병렬형 불휘발성 반도체 기억장치의 사용방법으로서, 데이타소거의 경우는 소정의 정전압을 웰배선에 부가하고 상기 전압보다 낮은 소정의 전압을 선택워드선에 부가함과 동시에, 데이타라이트의 경우는 소정의 부전압을 웰배선에 부가하고 상기 전압보다 높은 소정의 전압을 선택워드선에 부가하고, 또한 웰배선에 부가한 전압과 동일한 정도의 전압을 선택데이타선에 부가하거나 이 배선을 개방상태로 하는 것을 특징으로 하는 반도체 기억장치의 사용방법.
- 제6항에 있어서, 데이타 소거기간중에는 선택워드선에 부가한 전압과 웰배선에 부가한 전압의 중간전압을 비선택워드선에 부가하고, 데이타 라이트기간중에는 웰배선에 부가한 전압과 선택워드선에 부가한 전압의 중간전압을 비선택워드선에 부가하고, 소정의 정전압을 비선택데이타선에 부가하는 것을 특징으로 하는 반도체 기억장치의 사용방법.
- 제7항에 있어서, 데이타 라이트기간중에 있어서 비선택워드선에 부가하는 상기 중간전압은 기판전압(0전압)을 초과하지 않는 전압인 것을 특징으로 하는 반도체 기억장치의 사용방법.
- 제7항에 있어서, 개개의 데이타선은 데이타 소거기간중 웰배선에 부가한 전압과 동일한 정도의 정전압으로 유지하거나 개방상태로 유지하는 것을 특징으로 하는 반도체 기억장치의 사용방법.
- 제7항에 있어서, 개개의 소오스선은 데이타소거 또는 데이타라이트의 기간중 서로 분리해서 개방상태로 유지하는 것을 특징으로 하는 반도체 기억장치의 사용방법.
- 제6항에 있어서, 데이타소거, 데이타라이트, 데이타리드의 어떠한 경우도 웰배선에 부가한 전압과 공통소오스선에 부가한 전압을 동일하게 하는 것을 특징으로 하는 반도체 기억장치의 사용방법.
- 제6항에 있어서, 데이타 라이트기간중 래치회로를 포함하는 웰층에 부가한 전압과 라이트 동작이 실행되는 메모리셀의 웰층에 부가한 전압을 동일하게 하는 것을 특징으로 하는 반도체 기억장치의 사용방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-81003 | 1995-04-06 | ||
| JP08100395A JP3328463B2 (ja) | 1995-04-06 | 1995-04-06 | 並列型不揮発性半導体記憶装置及び同装置の使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039364A true KR960039364A (ko) | 1996-11-25 |
| KR100375427B1 KR100375427B1 (ko) | 2003-07-18 |
Family
ID=49515848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960008486A KR100375427B1 (ko) | 1995-04-06 | 1996-03-27 | 병렬형불휘발성반도체기억장치및그장치의사용방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100375427B1 (ko) |
| TW (1) | TW325569B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102179035B1 (ko) * | 2014-03-07 | 2020-11-16 | 삼성전자주식회사 | 반도체 장치 |
-
1996
- 1996-03-27 KR KR1019960008486A patent/KR100375427B1/ko not_active IP Right Cessation
- 1996-04-08 TW TW085104085A patent/TW325569B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100375427B1 (ko) | 2003-07-18 |
| TW325569B (en) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100323970B1 (ko) | 비휘발성메모리구조 | |
| US5313432A (en) | Segmented, multiple-decoder memory array and method for programming a memory array | |
| US6141250A (en) | Non-volatile semiconductor memory device | |
| CN109427802B (zh) | 包含存储器块之间的共享选择栅极连接件的3d存储器装置 | |
| KR100269443B1 (ko) | 비휘발성 메모리 블로킹 구조 | |
| US20030185051A1 (en) | Apparatus and method for programming virtual ground nonvolatile memory cell array without disturbing adjacent cells | |
| KR950027845A (ko) | 반도체 메모리장치 | |
| KR900003885A (ko) | 불휘발성 반도체메모리 | |
| KR900015164A (ko) | Nand메모리셀구조를 갖춘 eeprom | |
| KR950002049A (ko) | 반도체 기억장치 | |
| KR960001320B1 (ko) | 반도체기억장치 | |
| JP3625383B2 (ja) | 不揮発性半導体メモリ装置 | |
| KR910010526A (ko) | 페이지 소거 가능한 플래쉬형 이이피롬 장치 | |
| JP2000222895A5 (ko) | ||
| KR880009380A (ko) | 불휘발성 반도체메모리 | |
| KR19990007819A (ko) | 비휘발성 메모리 블로킹 구조 및 리던던시 | |
| KR940010357A (ko) | 불휘발성 기억장치와 그 제조방법 | |
| KR970029865A (ko) | Nand구조 셀을 갖는 플레시 eeprom | |
| US4527259A (en) | Semiconductor device having insulated gate type non-volatile semiconductor memory elements | |
| US5392238A (en) | Nonvolatile semiconductor memory device | |
| US4630087A (en) | Nonvolatile semiconductor memory device | |
| KR880009379A (ko) | 불휘발성 반도체메모리 | |
| US4064494A (en) | Content addressable memories | |
| US5070480A (en) | Nonvolatile associative memory system | |
| KR890008846A (ko) | 불휘발성 다이나믹반도체기억장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120130 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130201 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |