KR0172422B1 - 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로 - Google Patents

스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로 Download PDF

Info

Publication number
KR0172422B1
KR0172422B1 KR1019950047558A KR19950047558A KR0172422B1 KR 0172422 B1 KR0172422 B1 KR 0172422B1 KR 1019950047558 A KR1019950047558 A KR 1019950047558A KR 19950047558 A KR19950047558 A KR 19950047558A KR 0172422 B1 KR0172422 B1 KR 0172422B1
Authority
KR
South Korea
Prior art keywords
bulk
voltage
transistor
source line
common source
Prior art date
Application number
KR1019950047558A
Other languages
English (en)
Other versions
KR970003262A (ko
Inventor
최병순
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950047558A priority Critical patent/KR0172422B1/ko
Priority to IT96MI001304A priority patent/IT1285211B1/it
Priority to DE19625660A priority patent/DE19625660C2/de
Priority to US08/672,663 priority patent/US5748531A/en
Priority to JP17114396A priority patent/JP3101570B2/ja
Publication of KR970003262A publication Critical patent/KR970003262A/ko
Application granted granted Critical
Publication of KR0172422B1 publication Critical patent/KR0172422B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Vehicle Body Suspensions (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Semiconductor Memories (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야:
공통소오스라인 제어회로를 가지는 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
공통소오스라인 제어회로내에서 발생되는 스냅백 브레이크다운을 방지할 수 있는 반도체 메모리 장치를 제공한다.
3. 발명의 해결방법의 요지:
반도체 기판표면내의 웰영역인 벌크와 접지전원사이에 접속되어 소거 전압 보호시 소거전압과 전원전압을 각기 인가받아 트랜지스터에서 발생되는 스냅백 브레이크다운을 방지하기 위한 제1수단과, 상기 벌크와 접지전원사이에 상기 제1수단과 병렬로 접속되어 소거전압 보호시 그라운드레벨의 전압과 전원전압을 각기 인가받아 데이타의 저장 및 독출하기위한 메모리 셀의 센싱 마진이 작아지는 것을 방지하기 위한 제2수단을 구비한다.
4. 발명의 중요한 용도:
공통소오스라인 제어회로에 적합하게 사용된다.

Description

스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로
제1a도는 종래의 기술에 따른 공통 소오스 라인 제어 회로도.
제1b도는 제1a도의 등가회로도.
제2도는 메모리 셀 어레이와 센스앰프 및 페이지 버퍼를 나타낸 블록도.
제3도는 제2도내의 메모리 셀 어레이의 단면도.
제4a도는 본 발명에 따른 공통 소오스 라인 제어 회로도.
제4b도는 제4a도의 등가회로도.
제5도는 본 발명에 따른 공통 소오스 라인 제어회로의 소거 모드시 타이밍도.
제6a도는 본 발명의 실시예에 따른 공통 소오스 라인 제어 회로도.
제6b도는 제6a도에 대한 등가회로도.
제7a도는 본 발명의 다른 실시예에 따른 공통 소오스 라인 제어회로도.
제7b도는 제7a도에 대한 등가회로도.
본 발명은 불휘발성 반도체 메모리에 관한 것으로, 특히 공통 소오스 라인 제어회로를 내장한 불휘발성 반도체 메모리에 관한 것이다.
하나의 스트링 선택 트랜지스터와 소정의 복수개의 메모리 셀 및 하나의 접지 선택 트랜지스터를 직렬로 연결한 낸드형 메모리 셀 어레이를 가지고, 전기적으로 프로그램 및 소거가 가능한 불휘발성 반도체 메모리에서 소거동작은 단위 소거동작과 단위 소거 검증동작으로 구성된 일련의 소거 동작의 반복 수행으로 이루어진다. 이때 상기 단위 소거동작과 상기 단위 소거 검증동작사이에, 상기 단위 소거동작시 20볼트 이상으로 차아지 되어있는 상기 낸드형 메모리 셀 어레이의 벌크(Bulk)를 그라운드 레벨로 방전 시키는 소거 전압 보호구간이 존재한다.
칩 소거 수행시의 벌크 캐패시터를 34M 불휘발성 반도체 메모리 기준으로 보면, 30nF~40nF이 되고, 고밀도 디바이스가 되면서 더욱 커지게 된다. 상기 30nF~40nF의 캐패시터가 20V로 차아지되어 있는 상기 벌크를 그라운드레벨로 방전시키는 방법을 제1a의 종래 기술에 따른 공통 소오스 라인 제어회로를 통하여 설명할 것이다.
제1a도는 종래의 기술에 따른 공통 소오스 라인 제어회로도이다.
제1a도를 참조하면, 상기 메모리 셀 어레이의 벌크(3)와 접지전원 VSS사이에 공핍형 엔모오스 트랜지스터(2)와 엔 모오스 트랜지스터(1)의 채널들이 직렬로 접속되어 있고, 상기 공핍형 엔모오스 트랜지스터(2)의 게이트는 Vabd신호와 접속되어 있으며, 이는 정선 브레이크다운(Juntion Breakdown) 전압레벨을 높이기 위하여 6V 이상의 전압이 단위 소거 구간동안 인가되는 것이다. 또한 상기 엔모오스 트랜지스터(1)의 게이트는신호에 접속되어 상기 단위 소거 구간 동안 그라운드 레벨의 전압값이 인가되고, 상기 소거 전압 보호구간과 상기 단위 소거 검증구간에서는 전원전압 VCC가 인가되게 된다.
통상의 공핍형 엔모오스 트랜지스터의 스냅-백(Snap-Back) 브레이크다운 발생조건을 보면, 드레인과 소오스 사이의 전압(이하 Vds라 칭함)차이가 13V이고, 드레인과 소오스 사이에 흐르는 전류가 수 mA이면 발생되게 된다. 상기 단위 소거 전압보호 구간에서의 상기 공핍형 엔모오스 트랜지스터(2)의 Vds변화를 살펴보면, 상기 단위 소거구간에서 공통 소오스 라인의 전압(이하 Vera라 칭함)은 상기 소거 전압(20V)이 인가되어 있고, 상기 공핍형 엔모오스 트랜지스터(2)의 소오스 전압(이하 Vs라 칭함)은 상기 공핍형 엔모오스 트랜지스터(2)의 채널을 통하여 8V가 인가 되어진다. 그리고 상기 단위 소거구간에서의 상기 공핍형 엔모오스 트랜지스터(2)의 Vds는 12V가 된다. 이 상태에서 상기신호가 전원전압 VCC 레벨로 천이되면서 상기 벌크(3)에 차아지 되어 있는 소거전압이 상기 공핍형 엔모오스 트랜지스터(2)와 상기 엔모오스 트랜지스터(1)을 통하여 방전되는데, 상기 Vera와 Vs는 상기 공핍형 엔모오스 트랜지스터(2)와 상기 엔모오스 트랜지스터(1)의 저항에 의해서 결정되게 된다. 이것은 후술될 제1b도를 통하여 설명할 것이다.
제1b도는 소거 전압보호시의 공통 소오스 라인 제어회로의 등가회로도이다.
제1b도를 참조하면, 상기 소거 전압 보호구간에서의 상기 Vera와 Vs의 변화를 살펴보면, Vs=Vera×[R2/(R1+R2)] 식(1)가 되고, 물론 상기 Vs는 8V 이상될 수 없다. 따라서 상기 벌크 캐패시터를 30nF라 가정하면, Vera=20e-(1/[(R1+R2)30e-9]+t)즉, 식(1)에서 R2가 R1보다 작으면 상기 ERA신호가 VCC레벨로 천이되는 순간에 빠른 방전에 의해 상기 Vs가 8V이하가 되어, 상기 Vds가 13V이상이 되면서 상기 스냅백 브레이크다운 조건률 만족하게 되어 상기 공핍형 엔모오스 트랜지스터(2) 소오스와 드레인과 기판사이에서 상기 스냅백 브레이크다운이 발생하게 되고, 상기 벌크(3)의 캐패시터가 크므로 긴 시간 동안 스냅백 브레이크 다운이 발생하게 되어 상기 공핍형 엔모오스 트랜지스터(2)가 파괴되게 되는 문제점을 가진다.
따라서, 본 발명의 목적은 스냅백 브레이크 다운에 의한 공핍형 엔모오스 트랜지스터의 파괴를 방지할 수 있는 공통 소오스 라인 제어회로를 포함하는 불휘발성 반도체 메모리 장치를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 반도체 기판표면내의 웰영역인 벌크와 접지전원사이에 접속되어 소거전압 보호시 소거전압과 전원전압을 각기 인가받아 트랜지스터에서 발생되는 스냅백 브레이크다운을 방지하기 위한 제1수단과, 상기 벌크와 접지전원사이에 상기 제1수단과 병렬로 접속되어 소거전압 보호시 그라운드레벨의 전압과 전원전압을 각기 인가받아 데이타의 저장 및 독출하기 위한 메모리 셀의 센싱 마진이 작아지는 것을 방지하기 위한 제2수단을 가짐을 특징으로 한다.
본 발명의 구체적인 설명은 불휘발성 반도체 메모리에서 그 실시를 들어 설명한다. 상기 낸드형 메모리 셀 구조는 1988년에 발행된 IEDM 페이지 412 내지 415에서 제목 New Device Technology for 5V-only 4Mb EEPROM with NAND structure cell하에 개시되어 있고, 전기적으로 프로그램 및 소거가 가능한 반도체 메모리 장치로 불휘발성 반도체 메모리의 낸드형 메모리 셀의 구성 및 리드/라이트(Read/Write)동작은 1993년 12월 22일 미국에 출원된 불휘발성 반도체 메모리 장치에 상세히 개시되어 왔다.
이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다.
도면들 중 동일한 부품들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
제2도는 본 발명에 따른 공통 소오스 라인 제어회로의 동작을 설명하기 위한 주변회로와 메모리 셀 어레이를 간략하게 도시한 도면이다.
제2도를 참조하면, 데이타의 리드 및 라이트할수 있는 메모리 셀들을 가지는 512개의 메모리 셀 블록들 MCA1~MCA512의 리드시 데이타의 일시적인 저장 및 증폭하기 위한 페이지 버퍼들(12)이 상기 메모리 셀 블록들 MCA1~MCA512의 상부와 하부에 각각 접속되어 있다. 그리고 상기 메모리 셀 블록들 MCA1~MCA512의 좌우측에 접속되어 상기 메모리 셀 블록들 MCA1~MCA512을 워드라인을 통하여 선택할 수 있는 X-디코더(10)가 블록수만큼 존재한다. 각 메모리 셀 블록들 MCA1~MCA512에 연결된 공통 소오스 라인 제어 회로(11)와 상기 메모리 셀의 데이타를 독출하는 센스 앰프들 S/A1~S/A4096의 기능과 독출된 데이타를 일시적으로 저장하는 기능을 하는 페이지 버퍼가(12)가 셀 어레이의 상부와 하부에 나누어 총 4096개의 비트라인 BL0~BL4096마다 연결되어 32M비트를 구성하고 있다. 또한 셀 어레이 벌크(3)에 소거전압과 그라운드 레벨의 전압을 인가하는 소거펌프(13)가 상기 메모리 셀 어레이의 벌크(3)에 접속되어 있다. 상기 메모리 셀 블록들 MCA1~MCA512내에는 각각 메모리 셀들 M1~M16을 선택하기 위한 제1선택트랜지스터 ST1의 소오스와 그라운드 레벨의 전압을 인가하기 위한 상기 공통 소오스 라인 CSL에 접속된 제2선택트랜지스터의 드레인사이에 플로팅 게이트 모오스 트랜지스터들(이하 메모리 셀: 플로팅 게이트, 제어 게이트, 드레인, 소오스로 구성된 트랜지스터를 말함) M1~M16의 채널들이 직렬로 접속되어 있고, 상기 메모리 셀 M1~M16의 제어 게이트는 대응되는 워드라인 WL1~WL16과 각기 접속되고, 상기 제1, 2선택트랜지스터들 ST1, ST2의 게이트는 대응되는 제1,2 선택라인 SL1, SL2과 각기 접속된다. 그리고 상기 X-디코더(10)는 상기 워드라인들 WL1~WL16과 상기 제1,2 선택라인 SL1, SL2에 접속된다.
제3도는 낸드형 메모리 셀들의 단면도를 간략하게 도시한 것이다.
제3도를 참조하면, 반도체 기판(30)은 피형 실리콘 단결정 반도체 기판이다. 피형 웰영역(32)이 상기 반도체 기판(30)의 주표면으로부터 약4㎛의 깊이로 형성되어 있다. 상기 피형 웰영역(32)은 엔형 웰영역(31)으로 둘러 싸여져 있다. 상기 피형 웰영역(32)내에는 고농도의 엔형 불순물로 도우핑된 N+영역들(33)~(40)이 상기 주표면에 채널영역들(41)을 개재하여 이격되게 형성되어 있다. 상기 N+영역(40)은 접속개구(42)를 통하여 비트라인 BL0과 접속되는 접촉영역임과 동시에 상기 제1선택트랜지스터 ST1의 드레인 영역으로 작용한다. N+영역들(34)~(39)은 상기 트랜지스터들 ST1, M1~M16 및 ST2중 인접하는 두 개의 트랜지스터들의 공통 소오스-드레인 영역들로서 작용한다. 상기 N+영역(33)은 상기 제2선택트랜지스터 ST2의 소오스 영역임과 동시에 매몰된 공통 소오스 라인 CSL으로 작용한다. 상기 공통 소오스 라인 CSL은 상기 N+영역(33)과 접속개구를 통하여 저항접속된다. 상기 채널영역(41)상에 절연막을 개재하여 게이트 및 플로팅게이트를 각각 형성되어 있다. 상기 플로팅게이트상에 절연막을 개재하여 제어게이트가 각각 형성되어 있다. 상기 엔형 웰영역(31)과 상기 피형 웰영역(32)을 포함하는 상기 벌크(3)위에 Vera와 연결되어 있다.
상기 각 구성부중 잘 알려진 공지의 구성부는 본 발명의 특징을 흐리지 않기 위하여 설명을 생략하고, 본 발명의 특징인 공통 소오스 라인 제어회로를 중심으로 동작을 살펴볼 것이다.
제4a도는 본 발명에 따른 공통 소오스 라인 제어 회로를 나타낸 도면이다.
제4a도를 참조하면, 상기 벌크(3)와 접지전원 VSS사이에 채널들이 직렬로 접속된 공핍형 엔모오스 트랜지스터(4)와 엔모오스 트랜지스터(5)를 가지는 제1가지와, 채널들이 직렬로 접속된 공핍형 엔모오스 트랜지스터(2)와 엔모오스 트랜지스터(1)의 사이에는 저항 R3를 가지는 제2가지가 병렬로 접속되어 있다. 상기 공핍형 엔모오스 트랜지스터들 (2,4)의 게이트는 상기 Vabd신호와 접속된다. 상기 엔모오스 트랜지스터(5)의 게이트는 상기 단위 소거 구간과 상기 소거 전압 보호구간에만 그라운드 레벨의 전압이 인가되고, 그 이외의 구간에서는 전원전압 VCC이 인가되는신호에 접속되어 있다. 상기 엔모오스 트랜지스터(1)의 게이트는 상기 단위 소거구간 동안만 그라운드 레벨의 전압이 인가되고, 그이외의 구간에서는 전원전압 VCC이 인가되는신호에 접속되어 있다. 또한 상기 공핍형 엔모오스 트랜지스터(4)와 엔모오스 트랜지스터(5)의 채널 저항성분은 리드 모드와 소거 및 프로그램 검증시 메모리 셀 어레이의 공통 소오스 라인이 메모리 셀 전류에 의해 전압이 상승되어 메모리 셀 데이타 센싱시 소거된 메모리 셀의 센싱 마진(Sensing margin)이 작아지는 문제점을 막을 수 있도록 적절히 작게 설계하도록 한다. 그리고 상기 공핍형 엔모오스 트랜지스터(2)와 저항 R3과 엔모오스 트랜지스터(1)는 소거 전압 보호시 상기 공핍형 엔모오스 트랜지스터(2)의 스냅백 브레이크다운을 방지하기 위해서 사용되는 경로이다.
제4b도는 본 발명의 실시예에 따른 공통 소오스 라인 제어회로의 소거전압 보호시의 등가회로도이다.
제4b도를 참조하면, 상기 소거전압 보호시 사용되는 경로에 있어서 저항 R1은 상기 공핍형 엔모오스 트랜지스터(2)의 등가회로이고, 저항 R2는 상기 엔모오스 트랜지스터(1)의 등가회로이다. 상기 등가회로의 저항들은 후술될 제5도와 함께 설명할 것이다.
제5도는 본 발명에 따른 공통 소오스 라인 제어회로의 소거모드시 타이밍도이다.
상기 Vabd신호는 상기 단위 소거구간 T1에서 6V이상이고, 그 이외의 구간은 VCC를 유지한다.신호는 단위 소거 구간 T1과 상기 소거전압 보호구간 T2에서 그라운드 레벨을 유지하고, 그외의 구간에서는 VCC를 유지한다. 상기신호는 상기 단위 소거구간 T1에서만 그라운드 레벨을 유지하고, 상기 소거 전압 보호구간 T2에서는 서서히 VCC로 천이되고, 그 이외의 구간에서는 VCC를 유지하게 된다. 하단의 표(1)은 칩의 소거 및 소거검증시 메모리 셀 어레이의 제어 신호를 비교해 나타낸 것이다.
표(1)를 통해 소거모드와 소거 검증모드를 살펴보면, 상기 칩의 소거모드시에는 각 메모리 셀들의 드레인이 접속된 상기 비트라인들 BL0~BL4096은 필로팅되고, 상기 선택라인들 SL1, SL2과 접속된 제1 및 제2선택 트랜지스터들 ST1, ST2의 게이트들에는 전원전압 VCC이 인가되고, 상기 워드라인들 WL1~WL16과 접속된 메모리 셀들 M1~M16의 제어게이트들에는 0V가 인가되고, 상기 벌크(3)는 20V이상 높은 전압이 인가되고, 소오스는 플로팅되는 상태이다.
상기 칩의 소거검증시에는 상기 메모리 셀들 M1~M16의 드레인이 접속된 비트라인들 BL0~BL4096은 플로팅되고, 상기 선택라인들 SL1, SL2과 접속된 제1 및 제2선택트랜지스터들 ST1, ST2의 게이트는 전원전압 VCC이 인가되고, 상기 워드라인들 WL1~WL16과 접속된 메모리 셀들 M1~M16의 제어게이트에는 0V가 인가되고, 상기 벌크(3)와 상기 소오스는 0V가 인가되는 상태이다.
제3도 및 제4도를 참조하여 본 발명의 목적인 소거 전압 보호구간에서의 상기 공핍형 엔모오스 트랜지스터(2)의 스냅백 브레이크 다운 방지법을 상세히 설명할 것이다. 상기 단위 소거전압 보호구간 초기 조건을 Vera전압이 20V, Vabd신호는 6V, 상기 공핍형 엔모오스 트랜지스터(2)의 드레쉬홀드 전압 Vt를 -2V라 가정하면, Vera=20e 가 되고, Vds=Vera(R1/(R1+R2+R3))가 된다. 따라서, Vds=20e ×(R1/(R1+R2+R3))이 되므로, 상기 저항 R3의 저항값과 상기 공핍형 엔모오스 트랜지스터(2)의 사이즈와 상기 엔모오스 트랜지스터(1)의 사이즈를 상기 공핍형 엔모오스 트랜지스터(2)의 Vds의 전압이 13V이하가 되고, 상기 공핍형 엔모오스 트랜지스터(2)의 패스 전류가 수 mA이하가 되도록 설계함으로써 스냅백 브레이크다운의 발생을 막을 수 있다. 여기서 상기 엔모오스 트랜지스터(1)의 게이트에 인가되는신호의 VCC천이 시간을 수백 ㎲이상이 되도록 하는 수단으로 상기 엔모오스 트랜지스터(1)의 초기 저항값을 크게할 수 있다. 상기 공핍형 엔모오스 트랜지스터(2)의 저항값을 적게 하기 위하여 게이트에 인가되는 신호인 Vabd신호의 전압값을 6V이상 되도록 한다.
제6a도는 본 발명의 실시예에 따른 공통 소오스 라인 제어 회로를 나타낸 도면이다.
제6a도는 제4a도에 관한 실시예로서, 제4도에 도시된 저항 R3를 제거하고 대신 저항 R4를 상기 공핍형 엔모오스 트랜지스터(2)의 드레인과 상기 벌크(3) 사이에 접속시키는 것이다. 제6a도에 도시된 공통 소오스 라인 제어회로(11)은 리드모드와 프로그램 및 소거검증시에는 공핍형 엔모오스 트랜지스터(4)와 엔모오스 트랜지스터(5)를 경유하는 경로와 소거 보호동작시에는 저항 R4와 공핍형 엔모오스 트랜지스터(2)와 엔모오스 트랜지스터(1)를 경유하는 경로로 나누어져 있고, 리드모드와 프로그램 및 소거검증시에 사용되는 경로에 대한 설명은 제4도에서 설명되었기 때문에서 여기서는 생략한다. 소거보호동작시신호가 하이레벨로 천이되면, 상기 저항 R3에 큰 전압 강하가 생기게 되고, 상대적으로 상기 공핍형 엔모오스 트랜지스터(2)의 Vds를 작아지게 하여, 상기 공핍형 엔모오스 트랜지스터(2)에 대한 스냅-백 발생을 저지할 수 있게 된다.
제6b도는 제6a도에 대한 소거보호동작시의 등가회로도이다.
제6b도를 참조하면, 상기 소거전압보호시 사용되는 경로에 있어서 저항 R1은 상기 공핍형 엔모오스 트랜지스터(2)의 등가회로이고, 저항 R2는 상기 엔모오스 트랜지스터(1)의 등가회로이다. 이 등가회로중 저항 R4의 저항값을 저항 R1와 저항 R2에 대비하여 크게 함으로서, 소거보호 동작시 저항 R1에 작은 스냅-백이 일어나지 않는 저항 강하가 오게 할 수 있다.
제7도는 본 발명의 다른 실시예로서 공통 소오스 라인 제어회로를 나타낸 도면이다.
제7도를 참조하면, 제4a도에 관한 다른 실시예로서, 제4도에 도시된 상기 공핍형 엔모오스 트랜지스터(2)의 드레인과 상기 벌크(3)사이에 저항 R4를 추가로 더 접속시키는 것이다. 제7a도에 도시된 공통 소오스 라인 제어회로(11)은 리드모드와 프로그램 및 소거검증시에는 공핍형 엔모오스 트랜지스터(4)와 엔모오스 트랜지스터(5)를 경유하는 경로와 소거 보호동작시에는 저항 R4와 공핍형 엔모오스 트랜지스터(2)와 저항 R3와 엔모오스 트랜지스터(1)를 경유하는 경로로 나누어져 있고, 여기서도 리드모드와 프로그램 및 소거검증모드에 사용되는 경로에 대한 설명은 제4도에서 설명되었기 때문에서 여기서는 생략한다. 상기 소거보호동작에 대한 경로는 저항 R4와 공핍형 엔모오스 트랜지스터(2)와 저항 R3와 엔모오스 트랜지스터(1)가 순차적으로 연결되어 있다. 상기 저항 R4의 다른단자는 상기 벌크(3)의 방전경로에 연결되어 있다. 즉, 소거 보호동작시신호가 하이레벨로 천이되면, 저항 R3와 저항 R4에 큰 전압의 전압 강하가 생기게 되고, 상대적으로 상기 공핍형 엔모오스 트랜지스터(2)의 Vds를 작아지게 하여, 상기 공핍형 엔모오스 트랜지스터(2)에 대한 스냅백 발생을 저지할 수 있게 된다.
제7b도는 제7a도에 도시된 회로의 소거전압보호동작시의 등가회로도이다.
저항 R1은 공핍형 엔모오스 트랜지스터(2)에 대한 등가회로이고, 저항 R2는 상기 엔모오스 트랜지스터(1)에 대한 등가회로이다. 제7b도에 도시된 상기 저항 R3와 저항 R4의 저항값을 저항 R1와 저항 R2의 저항값에 대비하여 크게 함으로서, 소거보호동작시 저항 R1에 작은 스냅 백이 일어나지 않는 저항 강하가 오게 할 수 있다.
제4도-제7도를 통하여 본 발명의 목적인 소거전압 보호구간에서의 상기 공핍형 엔모오스 트랜지스터(2)의 스냅백 브레이크다운 방지 방법을 설명하면, 단위 소거전압보호 구간 초기 조건을 전술한 바와 같이 Vera전압이 20V, Vabd신호는 6V, 상기 공핍형 엔모오스 트랜지스터(2)의 드레쉬홀드전압 Vt을 -2V라 가정하면, 제4b도에서는, Vera=20e-(t/(R1+R2+R3))가 되고, Vds=Vera(R1/(R1+R2+R3))가 된다. 따라서, Vds=20e-(t/(R1+R2+R3))+(R1/(R1+R2+R3))되므로, 상기 저항 R3과 상기 공핍형 엔모오스 트랜지스터(2)의 사이즈와 상기 엔모오스 트랜지스터(1)의 사이즈를 공핍형 엔모오스 트랜지스터(2)의 Vds의 전압이 13V이하가 되게하고, 상기 공핍형 엔모오스 트랜지스터(2)의 패스 전류가 수 mA이하가 되도록 설계함으로서 스냅백 브레이크다운의 발생을 막을 수 있다. 또한, 제6b도에서는 Vera=20e-(t/(R1+R2+R3))가 되고, Vds=Vera(R1/(R1+R2+R4))가 된다. 따라서, Vds=20e-(t/(R1+R2+R4))×(R1/(R1+R2+R4))가 되므로, 상기 저항 R4과 상기 공핍형 엔모오스 트랜지스터(2)의 사이즈와 상기 엔모오스 트랜지스터(1)의 사이즈를 상기 공핍형 엔모오스 트랜지스터(2)의 Vds의 전압이 13V이하가 되게 하고, 상기 공핍형 엔모오스 트랜지스터(2)의 패스전류가 수 mA이하가 되도록 설계함으로서 스냅백 브레이크다운의 발생을 막을 수 있다. 또한, 제7b 에서는 Vera=20e-(t/(R1+R2+R3++R4))가 되고, 따라서, Vds=20e-(t/(R1+R2+R3+R4))×(R1/(R1+R2+R3+R4))가 되므로, 저항 R3와 저항 R4와 공핍형 엔모오스 트랜지스터(2)의 사이즈와 엔모오스 트랜지스터(1)의 사이즈를 공핍형 엔모오스 트랜지스터(2)의 Vds의 전압이 13V이하가 되게하고 상기 공핍형 엔모오스 트랜지스터(2)의 패스전류를 수 mA이하가 되도록 설계함으로서 스냅백 브레이크다운의 발생을 막을 수 있다.
전술한 바와 같이 본 발명은 스냅백 브레이크다운 발생을 방지할 수 있는 이점을 가진다.

Claims (7)

  1. 그라운드 레벨을 유지하는 공통 소오스 라인을 제어하기 위한 공통 소오스 라인 제어회로를 구비하는 반도체 메모리 장치에 있어서: 반도체 기판표면내의 웰영역인 벌크와 접지전원사이에 접속되어 소거 전압 보호시 소거전압과 전원전압을 각기 인가받아 트랜지스터에서 발생되는 스냅백 브레이크다운을 방지하기 위한 제1수단과, 상기 벌크와 접지전원사이에 상기 제1수단과 병렬로 접속되어 소거전압 보호시 그라운드레벨의 전압과 전원전압을 각기 인가받아 데이타의 저장 및 독출하기 위한 메모리 셀의 센싱 마진이 작아지는 것을 방지하기 위하나 제2수단을 구비하는 공통 소오스 라인 제어회로를 구비함을 특징으로 하는 불휘발성 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 제1수단은 상기 벌크와 접지전원사이에 제1공핍형 엔채널 모오스 트랜지스터와 저항과 제1엔모오스 트랜지스터가 직렬로 접속됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 제2수단은 상기 벌크와 접지전원사이에 제2공핍형 엔채널 모오스 트랜지스터와 제2엔모오스 트랜지스터가 직렬로 접속됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 제1수단은 상기 벌크와 접지전원사이에 저항과 제1공핍형 엔채널 모오스 트랜지스터와 제1엔모오스 트랜지스터가 직렬로 접속됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 제2수단은 상기 벌크와 접지전원사이에 제2공핍형 엔채널 모오스 트랜지스터와 제2엔모오스 트랜지스터가 직렬로 접속됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  6. 제1항에 있어서, 상기 제1수단은 상기 벌크와 접지전원사이에 제1저항과 제1공핍형 엔채널 모오스 트랜지스터와 제2저항과 제1엔모오스 트랜지스터가 직렬로 접속됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 제2수단은 상기 벌크와 접지전원사이에 제2공핍형 엔채널 모오스 트랜지스터와 제2엔모오스 트랜지스터가 직렬로 접속됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
KR1019950047558A 1995-06-30 1995-12-07 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로 KR0172422B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950047558A KR0172422B1 (ko) 1995-06-30 1995-12-07 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로
IT96MI001304A IT1285211B1 (it) 1995-06-30 1996-06-26 Circuito di controllo di linea di sorgente comune in grado di impedire rottura improvvisa
DE19625660A DE19625660C2 (de) 1995-06-30 1996-06-26 Halbleiterspeicherbaustein
US08/672,663 US5748531A (en) 1995-06-30 1996-06-28 Common source line control circuit for preventing snap back breakdown
JP17114396A JP3101570B2 (ja) 1995-06-30 1996-07-01 半導体メモリ装置の共通ソースライン制御回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR95-18962 1995-06-30
KR19950018962 1995-06-30
KR1019950047558A KR0172422B1 (ko) 1995-06-30 1995-12-07 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로

Publications (2)

Publication Number Publication Date
KR970003262A KR970003262A (ko) 1997-01-28
KR0172422B1 true KR0172422B1 (ko) 1999-03-30

Family

ID=26631123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047558A KR0172422B1 (ko) 1995-06-30 1995-12-07 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로

Country Status (5)

Country Link
US (1) US5748531A (ko)
JP (1) JP3101570B2 (ko)
KR (1) KR0172422B1 (ko)
DE (1) DE19625660C2 (ko)
IT (1) IT1285211B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193878B2 (en) 2005-06-14 2007-03-20 Samsung Electronics Co., Ltd. Semiconductor memory device layout including increased length connection lines

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501916B2 (ja) * 1997-02-28 2004-03-02 シャープ株式会社 半導体記憶装置およびその一括消去ベリファイ方法
WO1999065036A1 (en) * 1998-06-12 1999-12-16 Macronix International Co., Ltd. Channel fn program/erase recovery scheme
US6219279B1 (en) 1999-10-29 2001-04-17 Zilog, Inc. Non-volatile memory program driver and read reference circuits
EP1349214A1 (en) * 2002-03-26 2003-10-01 eMemory Technology Inc. Nonvolatile semiconductor memory
JP4049641B2 (ja) * 2002-09-06 2008-02-20 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7071763B2 (en) * 2002-12-27 2006-07-04 Emosyn America, Inc. Transistor circuits for switching high voltages and currents without causing snapback or breakdown
JP4693375B2 (ja) * 2004-08-02 2011-06-01 株式会社東芝 半導体記憶装置
KR100572331B1 (ko) * 2004-10-25 2006-04-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 위한 프로그램 방법
KR100632637B1 (ko) * 2004-11-11 2006-10-11 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 소거 검증방법 및 그 낸드플래시 메모리 소자
KR100688545B1 (ko) * 2005-05-04 2007-03-02 삼성전자주식회사 메모리 장치의 소거 전압 디스차지 방법
KR100855585B1 (ko) * 2007-01-23 2008-09-01 삼성전자주식회사 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
US7518921B2 (en) * 2007-03-20 2009-04-14 Kabushiki Kaish Toshiba Semiconductor memory device which includes memory cell having charge accumulation layer and control gate
KR100875295B1 (ko) * 2007-03-30 2008-12-23 삼성전자주식회사 향상된 성능을 갖는 플래시 메모리 장치
KR100889780B1 (ko) * 2007-04-24 2009-03-20 삼성전자주식회사 패스 전압 윈도우를 향상시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
US7978518B2 (en) * 2007-12-21 2011-07-12 Mosaid Technologies Incorporated Hierarchical common source line structure in NAND flash memory
US9013938B1 (en) 2011-12-02 2015-04-21 Cypress Semiconductor Corporation Systems and methods for discharging load capacitance circuits
JP5883494B1 (ja) * 2014-11-19 2016-03-15 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
KR20200058012A (ko) 2018-11-19 2020-05-27 (주)휴엔텍 제스처를 이용한 avn 컨트롤 시스템

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6025837B2 (ja) * 1978-09-14 1985-06-20 株式会社東芝 半導体記憶装置
US4653026A (en) * 1981-08-12 1987-03-24 Hitachi, Ltd. Nonvolatile memory device or a single crystal silicon film
DE3874455T2 (de) * 1987-07-29 1993-04-08 Toshiba Kawasaki Kk Nichtfluechtiger halbleiterspeicher.
US5182725A (en) * 1987-11-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device with reduced variation in source potential of floating gate type memory transistor and operating method therefor
US5126808A (en) * 1989-10-23 1992-06-30 Advanced Micro Devices, Inc. Flash EEPROM array with paged erase architecture
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
KR930000869B1 (ko) * 1989-11-30 1993-02-08 삼성전자 주식회사 페이지 소거 가능한 플래쉬형 이이피롬 장치
JPH03283200A (ja) * 1990-03-30 1991-12-13 Toshiba Corp 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法
US5220528A (en) * 1990-11-19 1993-06-15 Intel Corporation Compensation circuit for leakage in flash EPROM
US5185718A (en) * 1991-02-19 1993-02-09 Catalyst Semiconductor Corporation Memory array architecture for flash memory
FR2688333B1 (fr) * 1992-03-06 1994-04-29 Sgc Thomson Microelectronics S Dispositif et procede d'effacement par secteurs d'une memoire flash eprom.
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
US5477499A (en) * 1993-10-13 1995-12-19 Advanced Micro Devices, Inc. Memory architecture for a three volt flash EEPROM
US5491657A (en) * 1995-02-24 1996-02-13 Advanced Micro Devices, Inc. Method for bulk (or byte) charging and discharging an array of flash EEPROM memory cells
US5546340A (en) * 1995-06-13 1996-08-13 Advanced Micro Devices, Inc. Non-volatile memory array with over-erase correction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193878B2 (en) 2005-06-14 2007-03-20 Samsung Electronics Co., Ltd. Semiconductor memory device layout including increased length connection lines

Also Published As

Publication number Publication date
DE19625660C2 (de) 2002-06-20
IT1285211B1 (it) 1998-06-03
ITMI961304A0 (ko) 1996-06-26
JPH09102197A (ja) 1997-04-15
ITMI961304A1 (it) 1997-12-26
JP3101570B2 (ja) 2000-10-23
DE19625660A1 (de) 1997-01-02
US5748531A (en) 1998-05-05
KR970003262A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
KR0172422B1 (ko) 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로
KR100387529B1 (ko) 랜덤 억세스 가능한 메모리 셀 어레이를 갖는 불휘발성반도체 메모리 장치
US6380636B1 (en) Nonvolatile semiconductor memory device having an array structure suitable to high-density integrationization
US7020024B2 (en) Methods and devices for increasing voltages on non-selected wordlines during erasure of a flash memory
US4999812A (en) Architecture for a flash erase EEPROM memory
EP0551926A1 (en) Nonvolatile semiconductor memory device
US5790456A (en) Multiple bits-per-cell flash EEPROM memory cells with wide program and erase Vt window
KR20050002245A (ko) 플래시 메모리 셀과, 낸드 및 노아 타입의 플래시 메모리장치의 독출방법
KR20010030062A (ko) 불휘발성 반도체 기억 장치
US8040732B2 (en) NAND memory device column charging
US7995399B2 (en) NAND memory device and programming methods
KR960000345B1 (ko) Eeprom 및 eeprom 독출 방법
KR19990014206A (ko) 불휘발성 반도체 기억장치
US5347486A (en) Nonvolatile memory device having self-refresh function
US5220528A (en) Compensation circuit for leakage in flash EPROM
EP1214715B1 (en) 1 transistor cell for eeprom application
US6831860B2 (en) Nonvolatile semiconductor memory device
US5808935A (en) Common source line driving circuit for use in nonvolatile semiconductor memories
US6137727A (en) Reduction of oxide stress through the use of forward biased body voltage
US6266280B1 (en) Method of programming nonvolatile semiconductor device at low power
KR0165468B1 (ko) 반도체 메모리소자 및 그 제조방법 및 그 구동방법
EP0757359B1 (en) Semiconductor memory devices
US6654285B1 (en) Method of matching core cell and reference cell source resistances
US6819593B2 (en) Architecture to suppress bit-line leakage
US5182726A (en) Circuit and method for discharging a memory array

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee