KR100368317B1 - 플래쉬 메모리 소자의 코드저장 셀 - Google Patents

플래쉬 메모리 소자의 코드저장 셀 Download PDF

Info

Publication number
KR100368317B1
KR100368317B1 KR10-1999-0063890A KR19990063890A KR100368317B1 KR 100368317 B1 KR100368317 B1 KR 100368317B1 KR 19990063890 A KR19990063890 A KR 19990063890A KR 100368317 B1 KR100368317 B1 KR 100368317B1
Authority
KR
South Korea
Prior art keywords
cell
gate
flash memory
memory device
unit cell
Prior art date
Application number
KR10-1999-0063890A
Other languages
English (en)
Other versions
KR20010061396A (ko
Inventor
안병진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0063890A priority Critical patent/KR100368317B1/ko
Priority to US09/748,266 priority patent/US6424568B2/en
Priority to JP2000399596A priority patent/JP4636464B2/ja
Priority to CNB001206656A priority patent/CN1201335C/zh
Priority to TW090110064A priority patent/TW504707B/zh
Publication of KR20010061396A publication Critical patent/KR20010061396A/ko
Application granted granted Critical
Publication of KR100368317B1 publication Critical patent/KR100368317B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 코드저장(Code Addressable Memory; CAM) 셀에 관한 것으로, 소자의 저전력화에 따라 셀 전류량이 작아져 코드저장 셀의 정보를 정확하게 독출할 수 없는 문제점을 해결하기 위하여, 플로팅 게이트 및 콘트롤 게이트로 이루어진 단위 셀에 더하여 스택 캐패시터 형태의 게이트 중첩부를 단위 셀에 접속하여 코드저장 셀을 구현하AM로써, 코드저장 셀의 커플링 비를 증가시키고, 이에 따라 코드저장 셀의 독출 및 소거 동작을 용이하게 할 수 있도록 한 플래쉬 메모리 소자의 코드저장 셀이 개시된다.

Description

플래쉬 메모리 소자의 코드저장 셀{Structure of code addressable memory cell in a flash memory device}
본 발명은 플래쉬 메모리 소자의 코드저장(Code Addressable Memory; 이하 'CAM'이라 함) 셀에 관한 것으로, 특히 낮은 전압에서 CAM 셀의 동작특성을 개선할 수 있는 플래쉬 메모리 소자의 CAM 셀에 관한 것이다.
플래쉬 메모리 소자는 전기적으로 소거 및 프로그램이 가능한 불휘발성 메모리 소자로서, 플래쉬 메모리 제품 사용시 보호되어야 하는 코드 정보에 대한 보호/비보호(Protection/Unprotection) 기능 및 제품 테스팅 과정에서 수율 향상을 위한 리페어 등을 가능하게 하는 기능을 갖추고 있다. 예를 들어, 플래쉬 메모리 소자를 이용한 제품에 대한 제조 회사의 ID, 일련번호 등을 저장하는 기능과 일반 사용자에 의한 정보 삭제 방지 등의 목적으로 보호되어야 할 정보의 코드 정보에서는 특정 메모리 영역을 보호하기 위한 정보를 저장하고 있어야 한다.
이를 위하여 주변 회로에 플래쉬 메모리 셀과 같은 구조를 갖는 CAM 셀을 이용한 CAM 회로를 삽입한다. CAM 셀은 일반적으로 리페어나 보호기능을 목적으로 사용하게 되며, 정보는 노말 독출동작(Normal Read Operation)시 전원전압(Vcc) 에서도 CAM 데이터가 쉽게 독출되어야 한다. 그러면 종래 CAM 셀을 도 1을 참조하여 설명하기로 한다.
도 1a 및 1b는 종래 플래쉬 메모리 소자의 코드저장 셀의 개략적인 단면도 및 등가회로도이다.
도시된 것과 같이, 반도체 기판(11) 상에 플로팅 게이트(12)와 콘트롤 게이트(13)가 적층되어 게이트를 이루고, 게이트 양측의 반도체 기판(11)에 각각 소오스(S) 및 드레인(D)이 형성된다. 이와 같이, 종래의 CAM 셀은 메인 셀(Main cell)과 같은 구조를 갖는다.
일반적으로 셀의 정보를 독출할 때에는 콘트롤 게이트에 전압을 인가하고 드레인(D)으로 흐르는 전류량을 센싱하여 정보를 독출한다. 이때 콘트롤 게이트에 가해지는 전압은 전원전압(Vcc)을 직접 사용하는 경우가 대부분인데 현재 플래쉬 메모리 소자가 저전압 제품화되는 추세이므로 전원전압(Vcc)을 직접 사용할 경우 드레인에 흐르는 전류량이 너무 작아 센싱이 불가능해지는 문제점이 있다.
즉, CAM 셀의 독출시에, 플로팅 게이트(12)와 콘트롤 게이트(13) 사이의 유전체막에서 발생되는 약 0.55 정도의 커플링 캐패시턴스에(Coupling Capacitance) 의해 셀의 도전도(Conductance, Gm)가 저하되며, 이로 인해 메인 셀과 같은 약2.0V의 문턱전압(VT)으로는 콘트롤 게이트(13)의 전압으로 사용되는 메모리 소자의 동작전압이 낮아지면서 셀 전류량이 급격히 줄어들게 된다. 따라서 임의의 셀 정보를 독출하기 어려워져 부득이하게 셀을 과도소거시켜 셀 문턱전압을 0V 이하로 낮추어 CAM 셀의 데이터 센싱을 가능하게 한다. 그러나 이와 같이 CAM 셀을 과도소거하게 되면 고온이나 고전압에서 동작하는 여러 가지 불리한 환경에서는 셀의 누설 전류 등으로 인해 장시간의 정보저장이 어려운 문제점이 있다.
또한, 플래쉬 메모리 소자는 약 10년간의 정보 저장 능력을 갖추어야 하기 때문에 터널 산화막과 층간 절연막을 두껍게 형성하여야 하고 이에 따라 고집적 소자에서는 셀의 수직방향 감소(Vertical shrink)가 쉽게 이루어지기 어렵다. 따라서 셀의 정보 저장 능력을 감안하여 터널 산화막과 층간 절연막을 얇게 형성할 수 없어 셀에 흐르는 전류량이 증가되지 않으며, 결국 노말 전원전압으로는 매인 셀의 정보를 독출하기 어렵게 된다. 그러므로, 워드라인 부스팅 회로(Boosting circuit) 등을 사용하여 셀의 게이트 전압을 승압시켜 셀 정보를 독출하는 것이 일반적이다.
그러나 주변회로에 형성되는 CAM 셀의 경우는 이러한 승압된 전압을 사용하기 위해 별도의 부스팅 회로를 삽입해야 하는 어려움이 있고 주변 회로의 면적이 증가하는 단점이 발생할 뿐 아니라, CAM 셀에 저장된 정보를 독출하기 위한 별도의 시간이 요구되어 원하지 않는 대기 시간(Latency time)이 발생하게 되므로, 소자의 동작특성이 저하되는 문제점이 있다.
도 2는 게이트 커플링비에 따른 플래쉬 메모리 셀의 전압-전류 특성을 설명하기 위한 그래프이다.
도시된 것과 같이, 게이트 커플링비가 큰 경우(곡선 A)에 커플링비가 작은 경우(곡선 B)보다 일정한 게이트 전압(VCG)에서 셀 전류(ID)가 증가하는 경향을 보이는 것을 알 수 있다.
그러므로 매인 셀의 소거 정도를 가지고 부가적인 회로를 추가하지 않고 저전력에서 CAM 셀의 정보를 정확하게 독출하기 위해서는 CAM 셀의 게이트 커플링비를 증가시켜야 한다.
따라서, 본 발명은 CAM 셀의 커플링비를 증가시켜 저전압에서도 CAM 셀이 안정적으로 동작하도록 할 수 있는 플래쉬 메모리 소자의 코드저장 셀을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 소자의 코드저장 셀은 플로팅 게이트 및 콘트롤 게이트로 이루어진 단위 셀을 구비한 코드저장 셀에 있어서, 상기 코드저장 셀은 상기 단위 셀과 접속되는 게이트 중첩부를 더 포함하는 것을 특징으로 한다.
도 1a 및 1b는 종래 플래쉬 메모리 소자의 코드저장 셀의 개략적인 단면도 및 등가회로도.
도 2는 게이트 커플링비에 따른 플래쉬 메모리 셀의 전압-전류 특성을 설명하기 위한 그래프.
도 3a 및 3b는 본 발명의 제 1 실시 예에 따른 플래쉬 메모리 소자의 코드저장셀의 레이아웃도 및 이의 등가회로도.
도 4는 본 발명의 제 2 실시 예에 따른 플래쉬 메모리 소자의 코드저장 셀의 등가회로도.
<도면의 주요 부분에 대한 부호 설명>
11 : 반도체 기판 12 : 플로팅 게이트
13 : 콘트롤 게이트
300, 400 : 단위 셀 301, 401 : 스택 캐패시터
302 : 전송 게이트
31 : 플로팅 게이트 32 : 콘트롤 게이트
33 : 메탈 라인 34 : 콘트롤 게이트
35 : 셀 콘트롤 게이트 콘택 36 : 전송 게이트 제 1 콘택
37 : 전송 게이트 제 2 콘택 38 : 전송게이트 제 3 콘택
39 : 스택 게이트 제 1 콘택 40 : 스택 게이트 제 2 콘택
본 발명은 단위 셀 구조에 더하여 별도의 플로팅 게이트와 콘트롤 게이트 간의 중첩부를 만들어 CAM 셀의 게이트 커플링비를 증가시킬 수 있도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 3a 및 3b는 본 발명의 제 1 실시 예에 따른 플래쉬 메모리 소자의 코드저장셀의 레이아웃도 및 이의 등가회로도이다.
현재 사용되고 있는 CAM 셀은 일반적인 단위 셀(300) 구조를 갖는데, 이러한 구조로는 저전압에서 정보를 정확하게 독출할 수 없기 때문에, 스택 캐패시터(301) 형태로 별도의 게이트 중첩부를 형성하여 CAM 셀의 전체적인 게이트 커플링비가 증가되도록 한다.
도 3a에 도시된 바와 같이, 플로팅 게이트(31), 콘트롤 게이트(32), 소오스(S) 및 드레인(D)으로 구성되는 단위 셀(300)에서, 단위 셀(300)의 플로팅 게이트(31)와 콘트롤 게이트(32)가 중첩되도록 하는 별도의 게이트 중첩부를 스택 캐패시터(301)의 형태로 구성한다. 즉, 단위 셀(300)의 플로팅 게이트(31)와 연결되는 하부전극 및 단위 셀의 콘트롤 게이트(32)와 연결되는 상부전극으로 이루어진 스택 캐패시터를 구성하는 것이다. 또한, 단위 셀(300)과 스택 캐패시터(301) 사이에는 스위칭 회로로서 작용하는 전송 게이트(302)를 구성한다. 전송 게이트(302)는 셀 게이트 전압이 인가되는 단자인 셀 콘트롤 게이트 콘택(35) 및 전송 게이트 제 1 콘택(36)을 메탈 라인(33)으로 접속하므로써 단위 셀(300)과 연결되고, 전송 게이트 제 2 콘택(370 및 스택 게이트 콘택(39)을 메탈 라인(33)으로 접속하므로써스택 캐패시터(301)와 연결된다. 그리고 스택 캐패시터(301)와 단위 셀(300)은 플로팅 게이트(31)에 의해 연결된다. 미설명 부호(38)는 전송 게이트(302)의 입력단자로 사용되는 전송 게이트 제 3 콘택이다.
CAM 셀의 독출동작시에는 전송 게이트(302)를 온(ON) 상태로 하여 단위셀(300)과 스택 캐패시터(301)가 전기적으로 연결되도록 하며, 스택 캐패시터(301)에서 발생하는 커플링비만큼 전체 CAM 셀의 커플링비가 증가하게 된다. 반면, 프로그램 및 소거동작시에는 전송 게이트(302)를 오프(OFF) 상태로 하여 단위 셀(300)과 스택 캐패시터(301)가 전기적으로 단선되도록 한다.
이와 같이, 단위 셀(300)과 스택 캐패시터(301) 간의 접속 상태를 셀 동작 모드에 따라 온/오프하는 역할을 하는 전송 게이트(302)를 구성하지 않고 CAM 셀을 구현하는 것도 가능하다.
도 4는 본 발명의 제 2 실시 예에 따른 플래쉬 메모리 소자의 코드저장 셀의 등가회로도이다.
도시된 것과 같이, 단위 셀(400)과 스택 캐패시터(401)가 전송 게이트 없이 직접 연결되어 있으며, 스택 캐패시터(401)에 의해 전체 CAM 셀의 커플링비가 증가하게 되므로 셀의 소거 동작 및 독출 동작이 용이하게 이루어질 수 있다.
이와 같은 구조의 CAM 셀은 단위 셀 외에 별도의 게이트 중첩부(스택 캐패시터 형태)를 구비하고 있으므로 소거 동작시 큰 커플링비를 갖게 된다. 따라서, 동일한 소거 문턱전압에 있어서 높은 전류를 얻을 수 있으므로 정보의 센싱이 용이하게 되는 장점이 있다. 또한, 단위 셀과 게이트 중첩부의 스택 캐패시터를 스위치없이 직접 연결하게 되면 셀의 소거 속도 또한 향상시켜 저전압용 플래쉬 소자에 응용할 경우 CAM 셀의 역할을 충분히 할 수 있게 된다.
상술한 바와 같이, 본 발명은 CAM 셀의 커플링비를 증가시킴에 따라 셀 전류량을 증가시킬 수 있어 독출 동작이 용이하게 이루어질 수 있다. 이에 따라 CAM 셀의 과도소거로 인한 차지 리텐션(Charge retention) 특성이 악화되는 것을 방지할 수 있어 CAM 셀의 신뢰성을 개선할 수 있다. 또한, CAM 셀의 소거 속도 또한 향상시킬 수 있어저전압 플래쉬 소자에서 CAM 셀이 안정적으로 동작할 수 있는 효과가 있다.

Claims (4)

  1. 플로팅 게이트, 콘트롤 게이트, 소오스 및 드레인을 포함하는 단위셀; 및
    상기 단위셀의 커플링 비를 증가시키기 위하여 상기 플로팅 게이트와 접속되는 하부전극과, 상기 콘트롤 게이트와 접속되는 상부전극을 포함하는 스택 캐패시터 형태의 게이트 중첩부를 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 코드저장 셀.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 단위셀과 상기 게이트 중첩부를 전기적으로 연결 또는 단선시키는 스위칭 회로를 더 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 코드저장 셀.
  4. 제 3 항에 있어서,
    상기 스위칭 회로는 코드저장 셀의 독출동작시에는 상기 단위셀과 상기 게이트 중첩부가 전기적으로 연결되도록 하고, 프로그램 또는 소거 동작시에는 상기 단위셀과 상기 게이트 중첩부가 전기적으로 단선되도록 동작하는 것을 특징으로 하는 플래쉬 메모리 소자의 코드저장 셀.
KR10-1999-0063890A 1999-12-28 1999-12-28 플래쉬 메모리 소자의 코드저장 셀 KR100368317B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-1999-0063890A KR100368317B1 (ko) 1999-12-28 1999-12-28 플래쉬 메모리 소자의 코드저장 셀
US09/748,266 US6424568B2 (en) 1999-12-28 2000-12-27 Code addressable memory cell in flash memory device
JP2000399596A JP4636464B2 (ja) 1999-12-28 2000-12-27 フラッシュメモリ素子のコードアドレス指定可能なメモリセル及びその動作方法
CNB001206656A CN1201335C (zh) 1999-12-28 2000-12-28 闪速存储器的代码可寻址存储单元
TW090110064A TW504707B (en) 1999-12-28 2001-04-27 Code addressable memory cell in flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0063890A KR100368317B1 (ko) 1999-12-28 1999-12-28 플래쉬 메모리 소자의 코드저장 셀

Publications (2)

Publication Number Publication Date
KR20010061396A KR20010061396A (ko) 2001-07-07
KR100368317B1 true KR100368317B1 (ko) 2003-01-24

Family

ID=19631209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0063890A KR100368317B1 (ko) 1999-12-28 1999-12-28 플래쉬 메모리 소자의 코드저장 셀

Country Status (5)

Country Link
US (1) US6424568B2 (ko)
JP (1) JP4636464B2 (ko)
KR (1) KR100368317B1 (ko)
CN (1) CN1201335C (ko)
TW (1) TW504707B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688495B2 (en) * 2006-03-03 2010-03-30 Gentex Corporation Thin-film coatings, electro-optic elements and assemblies incorporating these elements
US8415217B2 (en) 2011-03-31 2013-04-09 Freescale Semiconductor, Inc. Patterning a gate stack of a non-volatile memory (NVM) with formation of a capacitor
US8426263B2 (en) 2011-03-31 2013-04-23 Freescale Semiconductor, Inc. Patterning a gate stack of a non-volatile memory (NVM) with formation of a metal-oxide-semiconductor field effect transistor (MOSFET)
US8420480B2 (en) 2011-03-31 2013-04-16 Freescale Semiconductor, Inc. Patterning a gate stack of a non-volatile memory (NVM) with formation of a gate edge diode
KR101982141B1 (ko) * 2013-01-04 2019-05-27 한국전자통신연구원 이이피롬 셀 및 이이피롬 장치
CN111403392B (zh) * 2020-03-26 2023-08-15 上海华力微电子有限公司 一种堆叠电容、闪存器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055897A (en) * 1988-07-27 1991-10-08 Intel Corporation Semiconductor cell for neural network and the like
JP3124334B2 (ja) * 1991-10-03 2001-01-15 株式会社東芝 半導体記憶装置およびその製造方法
US6002614A (en) 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
JP3114155B2 (ja) * 1991-08-05 2000-12-04 日本電信電話株式会社 アナログメモリ素子
JP2724066B2 (ja) * 1992-01-10 1998-03-09 川崎製鉄株式会社 連想メモリ装置
US5243575A (en) 1992-06-19 1993-09-07 Intel Corporation Address transition detection to write state machine interface circuit for flash memory
US5485595A (en) 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
KR100252476B1 (ko) * 1997-05-19 2000-04-15 윤종용 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법
US5917743A (en) 1997-10-17 1999-06-29 Waferscale Integration, Inc. Content-addressable memory (CAM) for a FLASH memory array
JP3235565B2 (ja) * 1998-04-30 2001-12-04 日本電気株式会社 半導体不揮発性記憶装置の製造方法
JP3622536B2 (ja) * 1998-11-18 2005-02-23 株式会社デンソー 不揮発性半導体記憶装置の製造方法
US6005790A (en) 1998-12-22 1999-12-21 Stmicroelectronics, Inc. Floating gate content addressable memory
US6125055A (en) 1999-10-19 2000-09-26 Advanced Micro Devices, Inc. Sector write protect CAMS for a simultaneous operation flash memory

Also Published As

Publication number Publication date
JP2001223283A (ja) 2001-08-17
TW504707B (en) 2002-10-01
JP4636464B2 (ja) 2011-02-23
CN1201335C (zh) 2005-05-11
US20010024385A1 (en) 2001-09-27
CN1310452A (zh) 2001-08-29
KR20010061396A (ko) 2001-07-07
US6424568B2 (en) 2002-07-23

Similar Documents

Publication Publication Date Title
US4980859A (en) NOVRAM cell using two differential decouplable nonvolatile memory elements
US6288944B1 (en) NAND type nonvolatile memory with improved erase-verify operations
US4435786A (en) Self-refreshing memory cell
CN101377955B (zh) 电可擦除可编程只读存储器单元及其形成和读取方法
KR100668347B1 (ko) 금속-절연체 천이막 저항체를 포함하는 반도체 메모리 소자
US6552931B2 (en) Low voltage flash EEPROM memory cell with improved data retention
KR20040068552A (ko) 반도체 디바이스
JPH1117123A (ja) 不揮発性記憶素子
KR960012250B1 (ko) 반도체 비휘발성 ram
KR100368317B1 (ko) 플래쉬 메모리 소자의 코드저장 셀
KR970008166A (ko) 반도체 불휘발성 기억장치 및 그것을 사용한 컴퓨터 시스템
EP0301521B1 (en) Nonvolatile semiconductor memory device
KR100426481B1 (ko) 코드 저장 메모리 셀 제조 방법
US7212438B2 (en) Semiconductor device and method of operating a semiconductor device
US6347053B1 (en) Nonviolatile memory device having improved threshold voltages in erasing and programming operations
US5852313A (en) Flash memory cell structure having a high gate-coupling coefficient and a select gate
US6115293A (en) Non-volatile semiconductor memory device
JP2004349355A (ja) 半導体記憶装置、その冗長回路及び携帯電子機器
JP4544733B2 (ja) フラッシュメモリ素子のｃａｍセル
US6661705B1 (en) Low voltage flash EEPROM memory cell with improved data retention
US7106629B2 (en) Split-gate P-channel flash memory cell with programming by band-to-band hot electron method
JP3306942B2 (ja) 不揮発性半導体記憶装置
KR20050066602A (ko) Ｃａｍ 셀회로
US7385867B2 (en) Memory device and operating method thereof
JPH01304772A (ja) 不揮発性スタティックｒａｍ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee