KR970017596A - 임계값전압의 영향을 받지 않고 안정하게 중간 전위를 발생할 수 있는 전압발생회로 - Google Patents

임계값전압의 영향을 받지 않고 안정하게 중간 전위를 발생할 수 있는 전압발생회로 Download PDF

Info

Publication number
KR970017596A
KR970017596A KR1019960034583A KR19960034583A KR970017596A KR 970017596 A KR970017596 A KR 970017596A KR 1019960034583 A KR1019960034583 A KR 1019960034583A KR 19960034583 A KR19960034583 A KR 19960034583A KR 970017596 A KR970017596 A KR 970017596A
Authority
KR
South Korea
Prior art keywords
voltage
node
power supply
field effect
insulated gate
Prior art date
Application number
KR1019960034583A
Other languages
English (en)
Other versions
KR100218759B1 (ko
Inventor
요이치 도비타
Original Assignee
기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 기타오카 다카시
Publication of KR970017596A publication Critical patent/KR970017596A/ko
Application granted granted Critical
Publication of KR100218759B1 publication Critical patent/KR100218759B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

소정의 레벨의 전압을 발생하는 회로에 관한 것으로써, 전원전압에 대한 마진이 크게 하고, 저전원전압에서 원하는 레벨의 내부전압을 안정하게 발생할 수 있는 DRAM에 적합하게 하기 위해, 전압발생회로에 제1전원노드에 결합된 하나의 전극노드 및 출력노드에 결합된 다른 전극노드를 갖는 제1도전형의 제1절연게이트형 전계효과 트랜지스터, 제2전원노드에 결합된 하나의 전극노드 및 상기 출력노드에 결합된 다른 전극노드를 갖는 제2도전형의 제2절연게이트형 전계효과 트랜지스터 및 적어도 제3및 제4전원노드 상의 전압을 수신하고, 수신된 전압에 따라 제1 및 제2전압을 생성하여 각각 제1 및 제2절연게이트형 전계효과 트랜지스터의 제어전극노드로 인가되는 전압생성수단을 마련한다.
이것에 의해, 원하는 레벨의 전압을 저소비전력으로 발생할 수 있다.

Description

임계값전압의 영향을 받지 않고 안정하게 중간 전위를 발생할 수 있는 전압발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1∼제11 실시예에 따른 전압발생회로 각각의 구조도.

Claims (20)

  1. 출력노드에 소정 레벨의 전압을 발생하기 위한 전압발생회로에 있어서, 제1전원노드(4a)에 결합된 하나의 전극노드 및 상기 출력노드(3)에 결합된 다른 전극노드를 갖는 제1도전형의 제1절연게이트형 전계효과 트랜지스터(Q5), 제2전원노드(4b)에 결합된 하나의 전극노드 및 상기 출력노드에 결합된 다른 전극노드를 갖는 제2도전형의 제2절연게이트형 전계효과 트랜지스터(Q6) 및 적어도 제3 및 제4전원노드(5,6)상의 전압을 수신하고, 수신된 전압에 따라 상기 제1 및 제2전압을 생성하여 각각 상기 제1 및 제2절연 게이트형 전계효과 트랜지스터의 제어전극노드로 인가되는 전압생성수단(VGa; VGB)를 구비하고, 상기 제1전압과 상기 제2전압의 차는 상기 제1절연게이트형 전계효과 트랜지스터의 임계값전압의 절대값과 상기 제2절연게이트형 전계효과 트랜지스터의 임계값전압의 절대값의 합과 동일하고, 상기 제3전원노드(5)의 전압은 상기 출력노드에서 출력되는 전압과 상기 출력노드의 전압을 측정하는 기준값을 부여하는 측정기준전압과의 차의 2배보다 높은 전압레벨이고, 상기 제4전원노드(6)의 전압은 상기 측정기준전압 보다도 낮은 전압레벨인 전압발생회로.
  2. 제1항에 있어서, 상기 전압생성수단(VGA; VGB)의 상기 제3전원노드(5)와 상기 제3전원노드 상의 전압보다 낮은 전압을 수신하는 제5전원노드(4b)와의 사이에 결합되고, 상기 제3 및 제5전원노드 상의 전압에서 상기 제1전압을 생성하는 제1전압발생부(VGAa) 및, 상기 제4전원노드와 상기 제4전원노드 상의 전압보다 높은 전압을 수신하는 제6전원노드(4a)와의 사이에 접속되고, 상기 제4 및 제6의 전원노드 상의 전압에서 상기 제2전압을 생성하는 제2전압발생부(VGAb)를 구비하는 전압발생회로.
  3. 제2항에 있어서, 상기 제1전압발생부(VGAa)는 상기 제3전원노드와 제1내부노드의 사이에 접속되고, 상기 제3전원노드 상의 전압과 상기 제1내부노드 상의 전압을 분압하여 상기 제1전압을 생성하는 제1분압수단(R1,R2) 및 상기 제1내부노드와 상기 제5전원노드(4b) 사이에 접속되고, 다이오드모드에서 동작하는 제3절연 게이트형 전계효과 트랜지스터(Q1N; Q1P)를 구비하고, 상기 제3전원노드의 전압은 상기 출력노드로부터의 전압과 상기 측정기준전압의 차의 2배의 전압과 상기 제3절연게이트형 전계효과 트랜지스터의 임계값전압의 절대값의 합과 실질적으로 동일하고, 상기 제5전원노드 상의 전압은 상기 측정기준전압 레벨의 전압인 전압발생회로.
  4. 제2항에 있어서, 상기 제2전압발생부(VGAb)는 상기 제6전원노드(4a)와 제2내부노드 사이에 접속되고, 다이오드모드에서 동작하는 제4절연게이트형 전계효과 트랜지스터(Q3P; Q3N) 및 상기 제2내부노드와 상기 제4전원노드와의 사이에 접속되고, 상기 제2내부노드 상의 전압과 상기 제4전원노드 상의 전압을 분압해서 상기 제2전압을 생성하는 제2분압수단(R3,R4)을 구비하고, 상기 제6전원노드의 전압은 상기 출력노드로부터의 전압과 상기 측정기준진압의 차의 2배의 전압이고, 상기 제4전원노드 상의 전압은 상기 측정기준전압 보다 상기 제4전연게이트형 전계효과 트랜지스터의 임계값전압의 절대값만큼 낮은 전압인 전압발생회로.
  5. 제1항에 있어서 상기 전압발생수단은 상기 제3전원노드와 제1내부노드와의 사이에 접속되고, 상기 제3전원노드 상의 전압과 상기 제1내부노드 상의 전압을 분압해서 상기 제1전압을 생성하는 제1분압수단(R1,R2), 상기 측정기준전압레벨의 전압을 수신하는 제5전원노드(4b)와 상기 제1내부노드와의 사이에 접속되고, 다이오드모드에서 동작하는 제3절연게이트형 전계효과 트랜지스터(Q1N; Q1P), 상기 제4전원노드(6)과 제2내부노드와의 사이에 접속되고, 상기 제4전원노드 상의 전압과 상기 제2내부노드 상의 전압을 분압해서 상기 제2전압을 생성하는 제2분압수단(R3,R4) 및 상기 제2내부노드와 상기 제1 및 제2전압의 합과 전압레벨이 거의 동일한 전압을 수신하는 제6전원노드(4a)와의 사이에 접속되고, 다이오드모드에서 동작하는 제4절연게이트형 전계효과 트랜지스터(Q3P; Q3N)을 구비하고, 상기 제3전원노드 상의 전압과 상기 제6전원노드 상의 전압의 차는 실질적으로 상기 제3 및 제4절연게이트형 전계효과 트랜지스터 중 하나의 임계값전압의 절대값과 동일하고, 상기 제4전원노드 상의 전압은 상기 제3 및 제4절연게이트형 전계효과 트랜지스터 중 다른 하나의 임계값전압의 절대값 만큼 상기 측정기준전압 보다 낮은 레벨인 전압발생회로.
  6. 제1항에 있어서, 상기 전압발생수단(VGA)는 상기 제3전원노드(5)와 제1내부노드(7)와의 사이에 직렬로 접속되는 제1저항소자(R5) 및 다이오드 접속된 제3절연게이트형 전계효과 트랜지스터(Q7N; Q7P)로 구성되고, 상기 제1저항소자와 상기 제3절연게이트형 전계효과 트랜지스터의 접속부에서 상기 제1전압을 발생하는 제1전압발생부 및 상기 제1내부노드와 상기 제4전일노드(6) 사이에 직렬로 접속된 제2저항소자(R6)와 제4절연 게이트 전계효과 트랜지스터(Q8P; Q8N)으로 구성되고, 상기 제2저항소자와 상기 제4절연게이트형 전계효과 트랜지스터의 접속부에서 상기 제2전압을 발생하는 제2전압발생부를 구비하는 전압발생회로.
  7. 제6항에 있어서, 상기 제3전환노드(5) 상의 전압은 상기 출력노드에서 출력되는 전압과 상기 측정기준전압의 차의 2배 보다 높고, 상기 제3 및 제4전원노드 상의 전압의 합은 상기 제1 및 제2전압의 합과 동일하고, 상기 제4전원노드(6) 상의 전압은 상기 측정기준전압 보다 상기 제4절연게이트형 전계효과 트랜지스터의 임계값전압의 절대값만큼 낮은 레벨의 전압과 실질적으로 동일한 전압발생회로.
  8. 제7항에 있어서 상기 제3 및 제4절연게이트형 전계효과 트랜지스터(Q7N,Q8P; Q8P,Q8N) 중 하나는 상기 제1도전형이고, 상기 제3 및 제4절연게이트형 전계효과 트랜지스터 중 다른 하나는 상기 제2도전형인 전압 발생 회로.
  9. 제1항에 있어서, 상기 전압발생수단(VGB)는 상기 제3전압노드(5)와 상기 제4전원노드(6) 사이에 접속되고, 상기 제3전원노드 상의 전압과 상기 제4전원노드 상의 전압에서 제3, 제4 및 제5전압을 발생하는 제1전압 발생부(VGBa,VGBb), 상기 제3전압을 제어전극노드에 수신해서 소오스추종모드로 동작하여 상기 제1전압을 생성하는 제3절연게이트형 전계효과 트랜지스터(Q15) 및 상기 제4전압을 제어전극노드에서 수신해서 소오스 추종모드에서 동작하여 상기 제2전압을 생성하는 제4절연게이트형 전계효과 트랜지스터(Q18)를 구비하고, 상기 제3전압과 상기 제4전압의 차이는 상기 제1전압과 상기 제2전압의 차의 2배와 실질적으로 동일하고, 상기 제5전압은 실질적으로 상기 제3 및 제4제어전극노드 상의 제3 및 제4전압의 합의 반분인 전압발생회로.
  10. 제9항에 있어서, 상기 전압발생수단은 상기 제5전압을 제어전극노드에서 수신하여, 소오스추종모드에서 동작하고 상기 제1전압의 상한 레벨을 고정하는 제5절연게이트형 전계효과 트랜지스터(Q16) 및 상기 제4전압을 제어전극노드에 수신하고, 소오스추종모드에서 동작하여 상기 제2전압의 하한 레벨을 고정하는 제6절연게이트형 전계효과 트랜지스터를 구비한 전압발생회로.
  11. 제9항에 있어서, 상기 전압발생수단(VGBa,VGBb)는 상기 제3전원노드와 제1내부노드(7) 사이에 직렬로 접속되고, 상기 제1저항소자(R5) 및 다이오드 접속된 제5 및 제6절연게이트형 전계효과 트랜지스터(Q9N,Q7N; Q9P,Q7P)로 구성되고, 상기 제1저항소자와 상기 제5절연게이트형 전계효과 트랜지스터의 접속부에서 상기 제3전압을 생성하는 제1전압발생부 및 상기 제2저항소자(R6) 및 다이오드 접속된 제7 및 제8절연게이트형 전계효과 트랜지스터(Q8P,Q10N; Q8N,Q10N)를 구비하고, 상기 제4내부노드와 상기 제1내부노드 사이에 직렬로 접속되고 상기 제2저항 소자와 상기 제7절연게이트형 전계효과 트랜지스터의 접속부에서 상기 제4전압을 생성하는 제2전압발생부를 포함하는 전압발생회로.
  12. 제11항에 있어서, 상기 제3전원노드(5)의 전압과 상기 제4전원노드(6)상의 전압의 합은 상기 제3전압과 상기 제4전압의 합과 동일하고, 상기 제4전원노드의 전압은 상기 측정기준전압 보다 상기 제5-제8절연게이트형 전계효과 트랜지스터 중 2개의 임계값전압의 절대값의 합만큼 낮아지는 전압발생회로.
  13. 제9항에 있어서, 상기 제5∼제8절연게이트형 전계효과 트랜지스터(Q9N,Q7N,Q8P,Q10P; Q9P,Q8N,Q10N) 중 2개는 동일한 공통의 도전형을 갖고, 상기 제5-제8절연게이트형 전계효과 트랜지스터 중 다른 2개는 각각 동일한 공통의 도전형의 반대의 도전형을 갖는 전압발생회로.
  14. 제9항에 있어서, 상기 제3전원노드(5)상의 전압은 상기 제1전압의 2배의 레벨인 전압발생회로.
  15. 제9항에 있어서, 상기 제3전원노드(5)상의 전압은 상기 제1전압과 상기 제5절연게이트형 전계효과 트랜지스터(Q9N; Q9P)의 임계값전압의 절대값의 합보다 상기 제7절연게이트 전계효과 트랜지스터(Q8P; Q8N)의 임계값전압의 절대값 만큼 낮은 전압레벨을 갖고, 상기 제4전원노드(6)의 전압은 상기 측정기준전압 보다 상기 제5 및 제7절연게이트형 전계효과 트랜지스터의 각각의 임계값전압의 절대값의 합만큼 낮은 전압레벨을 갖고, 상기 제5 및 제7절연게이트형 전계효과 트랜지스터는 서로 다른 도전형을 갖는 전압발생회로.
  16. 제9항에 있어서, 상기 전압발생수단은 상기 제3전원노드(5)와 상기 제5전압이 출력되는 제3내부노드와의 사이에 접속되고, 직렬로 접속되는 제3저항소자(R7)과 각각이 다이오드모드에서 동작하는 제9 및 제10절연 게이트형 전계효과 트랜지스터(Q13N,Q11P)로 구성되는 제3전압발생부 및 상기 제3내부노드와 상기 제4전원 노드(6)의 사이에 서로 직렬로 접속되고, 제4저항소자(R8) 및 각각의 다이오드 접속되는 제11 및 제12결연게이트형 전계효과 트랜지스터(Ql2N,Ql4P)로 구성되는 제4전압발생부를 구비하는 전압발생회로.
  17. 제9항에 있어서, 상기 제1내부노드에서 상기 제5전압(Vy)이 출력되는 전압발생회로.
  18. 제1항에 있어서, 상기 전압발생회로의 출력노드에서 출력되는 전압은 다이나믹형 반도체기억장치에 사용되고, 상기 다이나믹형 반도체기억장치는 각각이 1열의 메모리셀이 접속되고, 스탠바이 상태에서 상기 출력 노드에서 출력되는 전압을 수신하는 여러개의 비트선쌍(BL,/BL)을 포함하는 전압발생회로.
  19. 제1항에 있어서, 상기 출력노드(3)에서 출력되는 전압은 다이나믹형 반도체기억장치에 사용되고, 상기 다이나믹형 반도체기억장치는 각각이 정보를 전하의 형태로 기억하기 위한 캐패시터(Ca) 및 상기 캐패시터에 기억된 정보를 리드하기 위한 액세스 트랜지스터(MT)를 갖는 여러개의 메모리셀을 포함하고, 상기 각 캐패시터는 대응하는 액세스 트랜지스터에 접속되는 축적전극노드를 포함하고, 상기 전압발생회로의 출력노드에서 출력되는 전압이 인가되는 공통전극을 갖는 전압발생회로.
  20. 제9항에 있어서 상기 전압발생수단(VGB)는 상기 제3전원노드(5)와 상기 제4전원노드(S) 사이에 결합되고, 상기 제3및 제4전원노드 상의 전압을 분압하여 상기 제5전압을 생성하는 분압수단을 포함하는 전압발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960034583A 1995-09-04 1996-08-21 임계값전압의 영향을 받지 않고 안정하게 중간전위를 발생할 수 있는 전압발생회로 KR100218759B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-226452 1995-09-04
JP22645295A JP3586502B2 (ja) 1995-09-04 1995-09-04 電圧発生回路

Publications (2)

Publication Number Publication Date
KR970017596A true KR970017596A (ko) 1997-04-30
KR100218759B1 KR100218759B1 (ko) 1999-09-01

Family

ID=16845328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034583A KR100218759B1 (ko) 1995-09-04 1996-08-21 임계값전압의 영향을 받지 않고 안정하게 중간전위를 발생할 수 있는 전압발생회로

Country Status (5)

Country Link
US (1) US5757225A (ko)
JP (1) JP3586502B2 (ko)
KR (1) KR100218759B1 (ko)
CN (1) CN1103950C (ko)
TW (1) TW318972B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
JP3626521B2 (ja) 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
JP3351503B2 (ja) * 1996-10-09 2002-11-25 シャープ株式会社 固体撮像装置
KR100234701B1 (ko) * 1996-12-05 1999-12-15 김영환 외부전압에 둔감한 백바이어스전압 레벨 감지기
JP3963990B2 (ja) * 1997-01-07 2007-08-22 株式会社ルネサステクノロジ 内部電源電圧発生回路
JP3022815B2 (ja) * 1997-07-24 2000-03-21 日本電気アイシーマイコンシステム株式会社 中間電位生成回路
US5959444A (en) * 1997-12-12 1999-09-28 Micron Technology, Inc. MOS transistor circuit and method for biasing a voltage generator
US6043690A (en) * 1998-03-10 2000-03-28 Photobit Corporation Bidirectional follower for driving a capacitive load
KR100336751B1 (ko) * 1999-07-28 2002-05-13 박종섭 전압 조정회로
US6242972B1 (en) * 1999-10-27 2001-06-05 Silicon Storage Technology, Inc. Clamp circuit using PMOS-transistors with a weak temperature dependency
US6624670B2 (en) * 2001-03-21 2003-09-23 Texas Instruments Incorporated High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization
JP3947044B2 (ja) * 2002-05-31 2007-07-18 富士通株式会社 入出力バッファ
KR100500928B1 (ko) * 2002-06-29 2005-07-14 주식회사 하이닉스반도체 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
KR100464435B1 (ko) * 2002-11-08 2004-12-31 삼성전자주식회사 저 전력의 하프 전압 발생 장치
KR100529386B1 (ko) * 2004-04-27 2005-11-17 주식회사 하이닉스반도체 래치-업 방지용 클램프를 구비한 반도체 메모리 소자
JP4579656B2 (ja) * 2004-11-16 2010-11-10 富士通セミコンダクター株式会社 バッファ回路
EP2062110A1 (en) * 2006-06-26 2009-05-27 Nxp B.V. A constant voltage generating device
TWI319935B (en) * 2006-08-31 2010-01-21 Signal generating and switching apparatus and method thereof
US7638990B1 (en) * 2007-05-27 2009-12-29 Altera Corporation Techniques for power management on integrated circuits
US8704591B1 (en) * 2012-11-08 2014-04-22 Lsi Corporation High-voltage tolerant biasing arrangement using low-voltage devices
CN103092245B (zh) * 2013-01-09 2014-08-20 卓捷创芯科技（深圳）有限公司 一种超低功耗的低压差稳压电源电路与射频识别标签
CN103235631B (zh) * 2013-04-15 2015-07-08 无锡普雅半导体有限公司 一种电压稳定器电路
US9158320B1 (en) * 2014-08-07 2015-10-13 Psikick, Inc. Methods and apparatus for low input voltage bandgap reference architecture and circuits
CN108242221B (zh) * 2016-12-27 2023-10-17 无锡中微爱芯电子有限公司 一种集成于mcu中的低功耗高驱动lcd偏压驱动电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157315A (en) * 1981-03-24 1982-09-28 Nec Corp Intermediate voltage generating circuit
JPS60103827A (ja) * 1983-11-11 1985-06-08 Fujitsu Ltd 電圧変換回路
JPS61221812A (ja) * 1985-03-27 1986-10-02 Mitsubishi Electric Corp 電圧発生回路
JP3114391B2 (ja) * 1992-10-14 2000-12-04 三菱電機株式会社 中間電圧発生回路

Also Published As

Publication number Publication date
TW318972B (ko) 1997-11-01
CN1161490A (zh) 1997-10-08
JPH0973330A (ja) 1997-03-18
CN1103950C (zh) 2003-03-26
US5757225A (en) 1998-05-26
JP3586502B2 (ja) 2004-11-10
KR100218759B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
KR970017596A (ko) 임계값전압의 영향을 받지 않고 안정하게 중간 전위를 발생할 수 있는 전압발생회로
KR0133942B1 (ko) 반도체 집적 회로장치
KR960001294B1 (ko) 반도체지연회로
KR970029757A (ko) 반도체장치 및 비교회로
KR930024162A (ko) 반도체 기억 장치
KR940010104A (ko) 기준전압 발생회로 및 내부강압 변환기
KR940017214A (ko) 기준전압 발생회로
KR930005013A (ko) 강유전성 회로를 위한 기준전압의 동적 조정
KR870005393A (ko) 반도체 메모리
KR940017213A (ko) 반도체 기억장치
KR950006850A (ko) 선택기 회로
KR920022678A (ko) 반도체 메모리 장치의 데이타 입력버퍼
KR910003665A (ko) 반도체 기억 회로
US6690226B2 (en) Substrate electric potential sense circuit and substrate electric potential generator circuit
KR940009801A (ko) 기판전위 발생회로와 이것을 포함하는 반도체장치
KR910001750A (ko) 반도체 기억장치
US5008609A (en) Voltage generating circuit for semiconductor device
KR920022293A (ko) 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치
KR930005017A (ko) 반도체 dram 장치
KR960009158A (ko) 기준전압 발생회로
US5619164A (en) Pseudo ground line voltage regulator
KR940006146A (ko) 반도체 다이내믹 억세스 메모리 디바이스
US6862239B1 (en) Circuit and method for self-refresh of DRAM cells through monitoring of cell leakage currents
JPH06500886A (ja) 基準電圧発生器
JPS6199363A (ja) 基板電位発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee