JP3114391B2 - 中間電圧発生回路 - Google Patents
中間電圧発生回路Info
- Publication number
- JP3114391B2 JP3114391B2 JP04275802A JP27580292A JP3114391B2 JP 3114391 B2 JP3114391 B2 JP 3114391B2 JP 04275802 A JP04275802 A JP 04275802A JP 27580292 A JP27580292 A JP 27580292A JP 3114391 B2 JP3114391 B2 JP 3114391B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- channel mos
- mos transistor
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体デバイスにお
ける中間電圧発生回路に関するものである。
ける中間電圧発生回路に関するものである。
【０００２】
【従来の技術】図６は例えばＵＳＰ４、７８８、４５５
に示された一実施例を示す回路図であり、図において、
１は第１の基準電圧発生回路で抵抗要素Ｒ1 、Ｒ2 とダ
イオード接続されたＮチャンネルＭＯＳトランジスタＱ
1 、Ｑ2 の直列接続で構成されている。２は第２の基準
電圧発生回路で抵抗要素Ｒ3 、Ｒ4 とダイオード接続さ
れたＰチャンネルＭＯＳトランジスタＱ3 、Ｑ4 の直列
接続で構成されている。３は、第１の基準電圧発生回路
の出力信号がゲート電極に接続されたＮチャンネルＭＯ
Ｓトランジスタと第２の基準電圧発生回路の出力信号が
ゲート電極に接続されたＰチャンネルＭＯＳトランジス
タで構成された内部電圧出力段である。
に示された一実施例を示す回路図であり、図において、
１は第１の基準電圧発生回路で抵抗要素Ｒ1 、Ｒ2 とダ
イオード接続されたＮチャンネルＭＯＳトランジスタＱ
1 、Ｑ2 の直列接続で構成されている。２は第２の基準
電圧発生回路で抵抗要素Ｒ3 、Ｒ4 とダイオード接続さ
れたＰチャンネルＭＯＳトランジスタＱ3 、Ｑ4 の直列
接続で構成されている。３は、第１の基準電圧発生回路
の出力信号がゲート電極に接続されたＮチャンネルＭＯ
Ｓトランジスタと第２の基準電圧発生回路の出力信号が
ゲート電極に接続されたＰチャンネルＭＯＳトランジス
タで構成された内部電圧出力段である。
【０００３】次に動作について説明する。抵抗要素Ｒ1
及びＲ2 の抵抗値を非常に大きい値に設定すると第１の
基準電圧発生回路で流れる電流はほとんど無い。この時
抵抗要素Ｒ1 とＲ2 の抵抗値を等しくした場合ノードＮ
ｏ２には電源電圧（ＶCC）の半分値１／２ＶCCの電圧が
発生する。ノードＮｏ１にはＮｏ２よりＮチャンネルＭ
ＯＳトランジスタのしきい値電圧ＶTHN 高い電圧１／２
ＶCC＋ＶTHN の電圧レベルが発生する。又抵抗要素Ｒ3
及びＲ4 の抵抗値を非常に大きい値に設定すると、第２
の基準電圧発生回路で流れる電流はほとんど無い。この
時、抵抗要素Ｒ3 とＲ4 の抵抗値を等しくした場合、ノ
ードＮｏ３には１／２ＶCCの電圧が発生する。ノードＮ
ｏ４にはＮｏ３よりＰチャンネルＭＯＳトランジスタの
しきい値電圧ＶTHP の絶対値低い電圧１／２ＶCC−｜Ｖ
THP ｜の電圧レベルが発生する。ＮチャンネルＭＯＳト
ランジスタＱ５のゲート電圧には１／２ＶCC＋ＶTHN の
電圧レベルが印加されているので出力電圧ＶOUT の電圧
レベルが１／２ＶCCより低ければトランジスタＱ５がオ
ンして出力電圧ＶOUT のレベルを１／２ＶCCまで引き上
げる。又、ＰチャンネルＭＯＳトランジスタのゲート電
圧には１／２ＶCC−｜ＶTHP ｜の電圧レベルが印加され
ているので出力電圧ＶOUT の電圧レベル１／２ＶCCより
高ければトランジスタＱ６がオンして、出力電圧ＶOUT
のレベルを１／２ＶCCまで引き下げる。すなわち出力電
圧ＶOUT のレベルが１／２ＶCCより高くても低くても１
／２ＶCCに戻そうとする力が働き、出力電圧ＶOUT の電
圧レベルは１／２ＶCCに落ち着く。この時、Ｎチャンネ
ルＭＯＳトランジスタＱ５はぎりぎりオフの状態、Ｐチ
ャンネルＭＯＳトランジスタＱ６もぎりぎりオフの状態
となり内部電圧出力段（３）で流れる電流はほとんど無
い。
及びＲ2 の抵抗値を非常に大きい値に設定すると第１の
基準電圧発生回路で流れる電流はほとんど無い。この時
抵抗要素Ｒ1 とＲ2 の抵抗値を等しくした場合ノードＮ
ｏ２には電源電圧（ＶCC）の半分値１／２ＶCCの電圧が
発生する。ノードＮｏ１にはＮｏ２よりＮチャンネルＭ
ＯＳトランジスタのしきい値電圧ＶTHN 高い電圧１／２
ＶCC＋ＶTHN の電圧レベルが発生する。又抵抗要素Ｒ3
及びＲ4 の抵抗値を非常に大きい値に設定すると、第２
の基準電圧発生回路で流れる電流はほとんど無い。この
時、抵抗要素Ｒ3 とＲ4 の抵抗値を等しくした場合、ノ
ードＮｏ３には１／２ＶCCの電圧が発生する。ノードＮ
ｏ４にはＮｏ３よりＰチャンネルＭＯＳトランジスタの
しきい値電圧ＶTHP の絶対値低い電圧１／２ＶCC−｜Ｖ
THP ｜の電圧レベルが発生する。ＮチャンネルＭＯＳト
ランジスタＱ５のゲート電圧には１／２ＶCC＋ＶTHN の
電圧レベルが印加されているので出力電圧ＶOUT の電圧
レベルが１／２ＶCCより低ければトランジスタＱ５がオ
ンして出力電圧ＶOUT のレベルを１／２ＶCCまで引き上
げる。又、ＰチャンネルＭＯＳトランジスタのゲート電
圧には１／２ＶCC−｜ＶTHP ｜の電圧レベルが印加され
ているので出力電圧ＶOUT の電圧レベル１／２ＶCCより
高ければトランジスタＱ６がオンして、出力電圧ＶOUT
のレベルを１／２ＶCCまで引き下げる。すなわち出力電
圧ＶOUT のレベルが１／２ＶCCより高くても低くても１
／２ＶCCに戻そうとする力が働き、出力電圧ＶOUT の電
圧レベルは１／２ＶCCに落ち着く。この時、Ｎチャンネ
ルＭＯＳトランジスタＱ５はぎりぎりオフの状態、Ｐチ
ャンネルＭＯＳトランジスタＱ６もぎりぎりオフの状態
となり内部電圧出力段（３）で流れる電流はほとんど無
い。
【０００４】
【発明が解決しようとする課題】従来の、中間電圧発生
回路は以上のように構成されているので、出力電圧Ｖ
OUT が１／２ＶCCより電圧レベルがずれた場合Ｎチャン
ネルＭＯＳトランジスタＱ５或いはＰチャンネルＭＯＳ
トランジスタＱ６のどちらかがオン状態となりＶOUT の
電圧レベルを１／２ＶCCに戻そうと働くが、この時どち
らのトランジスタも微弱にしかオン状態にならない為Ｖ
OUT の電圧レベルの変動が激しい場合には充分に電荷を
供給する事ができず、出力電圧ＶOUT を１／２ＶCCに保
つ事が出来なくなる。
回路は以上のように構成されているので、出力電圧Ｖ
OUT が１／２ＶCCより電圧レベルがずれた場合Ｎチャン
ネルＭＯＳトランジスタＱ５或いはＰチャンネルＭＯＳ
トランジスタＱ６のどちらかがオン状態となりＶOUT の
電圧レベルを１／２ＶCCに戻そうと働くが、この時どち
らのトランジスタも微弱にしかオン状態にならない為Ｖ
OUT の電圧レベルの変動が激しい場合には充分に電荷を
供給する事ができず、出力電圧ＶOUT を１／２ＶCCに保
つ事が出来なくなる。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、内部電圧出力段のインピーダン
スをさらに下げＶOUT の電圧レベルの変動が激しくなっ
た場合でも充分に電荷を供給し、出力電圧ＶOUT を１／
２ＶCCのレベルに保つ事を目的とする。
ためになされたもので、内部電圧出力段のインピーダン
スをさらに下げＶOUT の電圧レベルの変動が激しくなっ
た場合でも充分に電荷を供給し、出力電圧ＶOUT を１／
２ＶCCのレベルに保つ事を目的とする。
【０００６】
【課題を解決するための手段】この発明に係る中間電圧
発生回路は、内部電圧出力段を２つに分け前段の方は、
従来と同様に基準電圧発生手段からの信号を受けて動作
し、後段の方は前段を流れる電流を増幅して流すように
カレントミラー回路を構成し、さらに、基準電圧発生手
段からの出力をゲートに受ける前段の内部電圧出力段の
ＭＯＳトランジスタのしきい値電圧の絶対値を基準電圧
発生手段のＭＯＳトランジスタのしきい値電圧の絶対値
よりも高く設定するよう構成している。また、この発明
に係る中間電圧発生回路は、内部電圧出力段を３つに分
け第１段目の方は、従来と同様に基準電圧発生手段から
の信号を受けて動作し、第２段目の方は第１段目を流れ
る電流を増幅して流すようにカレントミラー回路を構成
し、さらに、第３段目の方はその前段である第２段目を
流れる電流を増幅して流すようにカレントミラー回路を
構成している。
発生回路は、内部電圧出力段を２つに分け前段の方は、
従来と同様に基準電圧発生手段からの信号を受けて動作
し、後段の方は前段を流れる電流を増幅して流すように
カレントミラー回路を構成し、さらに、基準電圧発生手
段からの出力をゲートに受ける前段の内部電圧出力段の
ＭＯＳトランジスタのしきい値電圧の絶対値を基準電圧
発生手段のＭＯＳトランジスタのしきい値電圧の絶対値
よりも高く設定するよう構成している。また、この発明
に係る中間電圧発生回路は、内部電圧出力段を３つに分
け第１段目の方は、従来と同様に基準電圧発生手段から
の信号を受けて動作し、第２段目の方は第１段目を流れ
る電流を増幅して流すようにカレントミラー回路を構成
し、さらに、第３段目の方はその前段である第２段目を
流れる電流を増幅して流すようにカレントミラー回路を
構成している。
【０００７】
【作用】この発明における中間電圧発生回路は、内部電
圧出力段を２段にして出力インピーダンスを低く下げた
構成をとっている為、出力電圧が規定の電圧レベルから
変動してもすみやかに規定の電圧レベルにもどす事が可
能となると共に、カレントミラー回路構成により無視で
きない貫通電流も抑えることが可能となる。また、この
発明における中間電圧発生回路は、内部電圧出力段を３
段にして３段目の出力段を設けることにより、より大き
な電流のゲインを得ることが可能となる。
圧出力段を２段にして出力インピーダンスを低く下げた
構成をとっている為、出力電圧が規定の電圧レベルから
変動してもすみやかに規定の電圧レベルにもどす事が可
能となると共に、カレントミラー回路構成により無視で
きない貫通電流も抑えることが可能となる。また、この
発明における中間電圧発生回路は、内部電圧出力段を３
段にして３段目の出力段を設けることにより、より大き
な電流のゲインを得ることが可能となる。
【０００８】
実施例１．以下、この発明の一実施例を図について説明
する。図において１及び２は従来の実施例における第１
の基準電圧発生回路と第２の基準電圧発生回路と全く同
じ構成である。３ａは第１の基準電圧発生回路からの制
御信号をゲート電極に受けて動作するＮチャンネルＭＯ
ＳトランジスタＱ５と第２の基準電圧発生回路からの制
御信号をゲート電極に受けて動作するＰチャンネルＭＯ
ＳトランジスタＱ６とＮチャンネルＭＯＳトランジスタ
Ｑ５と電源電極との間に設けられたダイオード接続され
たＰチャンネルＭＯＳトランジスタとＰチャンネルＭＯ
ＳトランジスタＱ６と接地電極との間に設けられたダイ
オード接続されたＮチャンネルＭＯＳトランジスタＱ７
で構成された第一の中間電圧出力段である。
する。図において１及び２は従来の実施例における第１
の基準電圧発生回路と第２の基準電圧発生回路と全く同
じ構成である。３ａは第１の基準電圧発生回路からの制
御信号をゲート電極に受けて動作するＮチャンネルＭＯ
ＳトランジスタＱ５と第２の基準電圧発生回路からの制
御信号をゲート電極に受けて動作するＰチャンネルＭＯ
ＳトランジスタＱ６とＮチャンネルＭＯＳトランジスタ
Ｑ５と電源電極との間に設けられたダイオード接続され
たＰチャンネルＭＯＳトランジスタとＰチャンネルＭＯ
ＳトランジスタＱ６と接地電極との間に設けられたダイ
オード接続されたＮチャンネルＭＯＳトランジスタＱ７
で構成された第一の中間電圧出力段である。
【０００９】３６は第１の中間電圧出力段における、Ｐ
チャンネルＭＯＳトランジスタＱ７のゲート電極に発生
する電圧により駆動されるＰチャンネルＭＯＳトランジ
スタＱ８と、第１の中間電圧出力段におけるＮチャンネ
ルＭＯＳトランジスタＱ９のゲート電極に発生する電圧
により駆動されるＮチャンネルＭＯＳトランジスタＱ１
０によって構成される第二の中間電圧出力段であり、３
ａ及び３ｂによってカレントミラー回路が構成されてい
る。
チャンネルＭＯＳトランジスタＱ７のゲート電極に発生
する電圧により駆動されるＰチャンネルＭＯＳトランジ
スタＱ８と、第１の中間電圧出力段におけるＮチャンネ
ルＭＯＳトランジスタＱ９のゲート電極に発生する電圧
により駆動されるＮチャンネルＭＯＳトランジスタＱ１
０によって構成される第二の中間電圧出力段であり、３
ａ及び３ｂによってカレントミラー回路が構成されてい
る。
【００１０】次に動作について説明する。従来例で説明
した場合と同様に抵抗要素Ｒ1 及びＲ2 の抵抗値が等し
くそれぞれ十分大きい場合ではノードＮｏ１には電源電
圧をＶCCとすると１／２ＶCC＋ＶTHN の電圧レベルが発
生する。（この時ＶTHN はＮチャンネルＭＯＳトランジ
スタのしきい値電圧を示す。）同様に、抵抗要素Ｒ3及
びＲ4 の抵抗値が等しく、それぞれ十分大きい場合では
ノードＮｏ４には１／２ＶCC−｜ＶTHP ｜の電圧が発生
する。（この時ＶTHP はチャンネルＭＯＳトランジスタ
のしきい値電圧を示す。）ＶOUT の電圧レベルが１／２
ＶCCの場合ではＮチャンネルＭＯＳトランジスタＱ５は
ゲート電極には、１／２ＶCC＋ＶTHN の電圧が印加され
ソース電極には１／２ＶCCの電圧が印加されている為ぎ
りぎりオフしており電流はほとんど流れない。これによ
り、ノードＮｏ５の電圧レベルもＰチャンネルＭＯＳト
ランジスタＱ７がオフ状態になるように十分高い電圧レ
ベルになりＰチャンネルＭＯＳトランジスタＱ８もオフ
状態となる。又、ＰチャンネルＭＯＳトランジスタＱ６
はゲート電極には１／２ＶCC−｜ＶTHP ｜の電圧が印加
されソース電極には１／２ＶCCの電圧が印加されている
為ぎりぎりオフしており電流はほとんど流れないこれに
よりノードＮｏ６の電圧レベルもＮチャンネルＭＯＳト
ランジスタＱ９がオフ状態になるように十分低い電圧レ
ベルになり、ＮチャンネルＭＯＳトランジスタＱ１０も
オフ状態になる。このように出力電圧ＶOUT に１／２Ｖ
CCの電圧レベルが保たれている時には第１及び第２の中
間電圧出力段３、及び４で流れる貫通電流はほとんど無
い。
した場合と同様に抵抗要素Ｒ1 及びＲ2 の抵抗値が等し
くそれぞれ十分大きい場合ではノードＮｏ１には電源電
圧をＶCCとすると１／２ＶCC＋ＶTHN の電圧レベルが発
生する。（この時ＶTHN はＮチャンネルＭＯＳトランジ
スタのしきい値電圧を示す。）同様に、抵抗要素Ｒ3及
びＲ4 の抵抗値が等しく、それぞれ十分大きい場合では
ノードＮｏ４には１／２ＶCC−｜ＶTHP ｜の電圧が発生
する。（この時ＶTHP はチャンネルＭＯＳトランジスタ
のしきい値電圧を示す。）ＶOUT の電圧レベルが１／２
ＶCCの場合ではＮチャンネルＭＯＳトランジスタＱ５は
ゲート電極には、１／２ＶCC＋ＶTHN の電圧が印加され
ソース電極には１／２ＶCCの電圧が印加されている為ぎ
りぎりオフしており電流はほとんど流れない。これによ
り、ノードＮｏ５の電圧レベルもＰチャンネルＭＯＳト
ランジスタＱ７がオフ状態になるように十分高い電圧レ
ベルになりＰチャンネルＭＯＳトランジスタＱ８もオフ
状態となる。又、ＰチャンネルＭＯＳトランジスタＱ６
はゲート電極には１／２ＶCC−｜ＶTHP ｜の電圧が印加
されソース電極には１／２ＶCCの電圧が印加されている
為ぎりぎりオフしており電流はほとんど流れないこれに
よりノードＮｏ６の電圧レベルもＮチャンネルＭＯＳト
ランジスタＱ９がオフ状態になるように十分低い電圧レ
ベルになり、ＮチャンネルＭＯＳトランジスタＱ１０も
オフ状態になる。このように出力電圧ＶOUT に１／２Ｖ
CCの電圧レベルが保たれている時には第１及び第２の中
間電圧出力段３、及び４で流れる貫通電流はほとんど無
い。
【００１１】次に出力電圧ＶOUT が１／２ＶCCの電圧レ
ベルからずれた場合について説明する。出力電圧ＶOUT
が１／２ＶCCより下がった場合ＮチャンネルＭＯＳトラ
ンジスタＱ５がオン状態となる。これによりノードＮｏ
５の電圧レベルが下がりＰチャンネルＭＯＳトランジス
タＱ７がオン状態となる。これにより第１の中間電圧出
力段を通して出力電圧ＶOUT を１／２ＶCCの電圧レベル
にもどすように働く。この時ノードＮｏ５はＰチャンネ
ルＭＯＳトランジスタＱ７をオンさせるレベルまで下が
る為、ＰチャンネルＭＯＳトランジスタＱ８も自動的に
オン状態となり、第２の中間電圧出力段を通して出力電
圧ＶOUT を１／２ＶCCの電圧レベルにもどすように動作
する。この時第１の中間電圧出力段を通ってＶOUT に流
れる電流ｉａと第２の中間電圧出力段を通ってＶOUT に
流れる電流ｉｂの比はＰチャンネルＭＯＳトランジスタ
Ｑ７とＱ８のトランジスタのサイズの比に等しくなる。
すなわちＰチャンネルＭＯＳトランジスタＱ８のトラン
ジスタサイズをＰチャンネルＭＯＳトランジスタＱ７の
トランジスタサイズに対して例えば１０倍のサイズに設
定するとｉｂ＝ｉａ×１０となり１０倍の電流のゲイン
が得られる。
ベルからずれた場合について説明する。出力電圧ＶOUT
が１／２ＶCCより下がった場合ＮチャンネルＭＯＳトラ
ンジスタＱ５がオン状態となる。これによりノードＮｏ
５の電圧レベルが下がりＰチャンネルＭＯＳトランジス
タＱ７がオン状態となる。これにより第１の中間電圧出
力段を通して出力電圧ＶOUT を１／２ＶCCの電圧レベル
にもどすように働く。この時ノードＮｏ５はＰチャンネ
ルＭＯＳトランジスタＱ７をオンさせるレベルまで下が
る為、ＰチャンネルＭＯＳトランジスタＱ８も自動的に
オン状態となり、第２の中間電圧出力段を通して出力電
圧ＶOUT を１／２ＶCCの電圧レベルにもどすように動作
する。この時第１の中間電圧出力段を通ってＶOUT に流
れる電流ｉａと第２の中間電圧出力段を通ってＶOUT に
流れる電流ｉｂの比はＰチャンネルＭＯＳトランジスタ
Ｑ７とＱ８のトランジスタのサイズの比に等しくなる。
すなわちＰチャンネルＭＯＳトランジスタＱ８のトラン
ジスタサイズをＰチャンネルＭＯＳトランジスタＱ７の
トランジスタサイズに対して例えば１０倍のサイズに設
定するとｉｂ＝ｉａ×１０となり１０倍の電流のゲイン
が得られる。
【００１２】出力電圧が１／２ＶCCより上がった場合で
はＰチャンネルＭＯＳトランジスタＱ６がオン状態とな
る。これによりノードＮｏ６の電圧レベルが上がり、Ｎ
チャンネルＭＯＳトランジスタＱ９がオン状態となる。
これにより第１の中間電圧出力段を通して出力電圧Ｖ
OUT を１／２ＶCCの電圧レベルにもどすように動作す
る。この時ノードＮｏ６はＮチャンネルＭＯＳトランジ
スタＱ９をオンさせるレベルまで上がる為Ｎチャンネル
ＭＯＳトランジスタＱ１０も自動的にオン状態となり、
第２の中間電圧出力段を通して、出力電圧ＶOUT を１／
２ＶCCの電圧レベルにもどすように動作する。この時Ｖ
OUT から第１の中間電圧出力段を通って流れ出す電流ｉ
ｃとＶOUT から第２の中間電圧出力段を通って流れ出す
電流ｉｄの比は、ＮチャンネルＭＯＳトランジスタＱ９
とＱ１０のトランジスタサイズの比に等しくなる。すな
わち、ＮチャンネルＭＯＳトランジスタＱ１０のトラン
ジスタサイズをＮチャンネルＭＯＳトランジスタＱ９の
トランジスタサイズに対して例えば１０倍のサイズに設
定するとｉｄ＝ｉｃ×１０となり１０倍の電流ゲインが
得られる。このように第２の中間電圧出力段のトランジ
スタＱ８、Ｑ１０のトランジスタサイズを第１の中間電
圧出力段の、トランジスタＱ７、Ｑ９のトランジスタサ
イズより大きくする事で、大きな電流のゲインを得る事
ができ、出力電圧ＶOUT の変動時における出力の低イン
ピーダンス化が可能になる。
はＰチャンネルＭＯＳトランジスタＱ６がオン状態とな
る。これによりノードＮｏ６の電圧レベルが上がり、Ｎ
チャンネルＭＯＳトランジスタＱ９がオン状態となる。
これにより第１の中間電圧出力段を通して出力電圧Ｖ
OUT を１／２ＶCCの電圧レベルにもどすように動作す
る。この時ノードＮｏ６はＮチャンネルＭＯＳトランジ
スタＱ９をオンさせるレベルまで上がる為Ｎチャンネル
ＭＯＳトランジスタＱ１０も自動的にオン状態となり、
第２の中間電圧出力段を通して、出力電圧ＶOUT を１／
２ＶCCの電圧レベルにもどすように動作する。この時Ｖ
OUT から第１の中間電圧出力段を通って流れ出す電流ｉ
ｃとＶOUT から第２の中間電圧出力段を通って流れ出す
電流ｉｄの比は、ＮチャンネルＭＯＳトランジスタＱ９
とＱ１０のトランジスタサイズの比に等しくなる。すな
わち、ＮチャンネルＭＯＳトランジスタＱ１０のトラン
ジスタサイズをＮチャンネルＭＯＳトランジスタＱ９の
トランジスタサイズに対して例えば１０倍のサイズに設
定するとｉｄ＝ｉｃ×１０となり１０倍の電流ゲインが
得られる。このように第２の中間電圧出力段のトランジ
スタＱ８、Ｑ１０のトランジスタサイズを第１の中間電
圧出力段の、トランジスタＱ７、Ｑ９のトランジスタサ
イズより大きくする事で、大きな電流のゲインを得る事
ができ、出力電圧ＶOUT の変動時における出力の低イン
ピーダンス化が可能になる。
【００１３】実施例２．なお、上記実施例では、ノード
Ｎｏ１の電圧レベルを１／２ＶCC＋ＶTHN に又ノードＮ
ｏ４の電圧レベルを１／２ＶCC−｜ＶTHP ｜に正確に設
定する事が難しい。というのは基準電圧発生段１及び２
では、電源電圧ＶCCの変動に追従させる為わずかである
が貫通電流を流さなければならない。これによりノード
Ｎｏ１にはトランジスタのオン抵抗による電圧分が上積
みされ１／２ＶCC＋ＶTHN ＋α、ノードＮｏ４には１／
２ＶCC−（｜ＶTHP ｜＋α）の電圧が発生し、第１の出
力電圧発生段では出力電圧ＶOUT の電圧が１／２ＶCCの
時でも、わずかながら貫通電流が流れてしまう。第２の
出力電圧発生段では第１の出力電圧発生手段で流れる電
流を増幅して流すようにカレントミラー回路を構成して
いる為無視できないレベルの貫通電流が流れる可能性が
生じる。
Ｎｏ１の電圧レベルを１／２ＶCC＋ＶTHN に又ノードＮ
ｏ４の電圧レベルを１／２ＶCC−｜ＶTHP ｜に正確に設
定する事が難しい。というのは基準電圧発生段１及び２
では、電源電圧ＶCCの変動に追従させる為わずかである
が貫通電流を流さなければならない。これによりノード
Ｎｏ１にはトランジスタのオン抵抗による電圧分が上積
みされ１／２ＶCC＋ＶTHN ＋α、ノードＮｏ４には１／
２ＶCC−（｜ＶTHP ｜＋α）の電圧が発生し、第１の出
力電圧発生段では出力電圧ＶOUT の電圧が１／２ＶCCの
時でも、わずかながら貫通電流が流れてしまう。第２の
出力電圧発生段では第１の出力電圧発生手段で流れる電
流を増幅して流すようにカレントミラー回路を構成して
いる為無視できないレベルの貫通電流が流れる可能性が
生じる。
【００１４】そこで図２では、ＮチャンネルＭＯＳトラ
ンジスタＱ１及びＱ２の基板電圧とＮチャンネルＭＯＳ
トランジスタＱ５の基板電圧を分けて、別々にコントロ
ールし、又、ＰチャンネルＭＯＳトランジスタＱ３及び
Ｑ４の基板電圧とＰチャンネルＭＯＳトランジスタＱ６
の基板電圧を分けて別々にコントロールできるようにし
ている。図においてＮチャンネルＭＯＳトランジスタＱ
１、及びＱ２の基板電圧が接続されているノードＮｏＡ
とＮチャンネルＭＯＳトランジスタＱ５の基板電圧が接
続されているノードＮｏＣとで、ノードＮｏＡの電圧レ
ベルをノードＮｏＣの電圧レベルより浅く（高く）設定
すると、トランジスタの基板効果によりＮチャンネルＭ
ＯＳトランジスタＱ１、及びＱ２のしきい値電圧ＶTHNa
がＮチャンネルＭＯＳトランジスタＱ５のしきい値電圧
ＶTHNcよりも小さくなり出力電圧ＶOUT が１／２ＶCCの
電圧レベルを保っている時の第１及び第２の中間電圧出
力段におる貫通電流をなくす事が可能となる。すなわ
ち、ノードＮｏ１の電圧レベルは１／２ＶCC＋ＶTHNa＋
αでＮチャンネルＭＯＳトランジスタＱ５のしきい値電
圧はＶTHNcであるので基板電圧のノードＮｏＡ、ＮｏＣ
を適当に認定する事でＶTHNa＋α＜ＶTHNcとなるように
構成すれば良い。
ンジスタＱ１及びＱ２の基板電圧とＮチャンネルＭＯＳ
トランジスタＱ５の基板電圧を分けて、別々にコントロ
ールし、又、ＰチャンネルＭＯＳトランジスタＱ３及び
Ｑ４の基板電圧とＰチャンネルＭＯＳトランジスタＱ６
の基板電圧を分けて別々にコントロールできるようにし
ている。図においてＮチャンネルＭＯＳトランジスタＱ
１、及びＱ２の基板電圧が接続されているノードＮｏＡ
とＮチャンネルＭＯＳトランジスタＱ５の基板電圧が接
続されているノードＮｏＣとで、ノードＮｏＡの電圧レ
ベルをノードＮｏＣの電圧レベルより浅く（高く）設定
すると、トランジスタの基板効果によりＮチャンネルＭ
ＯＳトランジスタＱ１、及びＱ２のしきい値電圧ＶTHNa
がＮチャンネルＭＯＳトランジスタＱ５のしきい値電圧
ＶTHNcよりも小さくなり出力電圧ＶOUT が１／２ＶCCの
電圧レベルを保っている時の第１及び第２の中間電圧出
力段におる貫通電流をなくす事が可能となる。すなわ
ち、ノードＮｏ１の電圧レベルは１／２ＶCC＋ＶTHNa＋
αでＮチャンネルＭＯＳトランジスタＱ５のしきい値電
圧はＶTHNcであるので基板電圧のノードＮｏＡ、ＮｏＣ
を適当に認定する事でＶTHNa＋α＜ＶTHNcとなるように
構成すれば良い。
【００１５】同様にＰチャンネルＭＯＳトランジスタＱ
３、Ｑ４の基板電圧が接続されているノードＮｏＢとＰ
チャンネルＭＯＳトランジスタＱ６の基板電圧が接続さ
れているノードＮｏＤとでノードＮｏＢの電圧をノード
ＮｏＤの電圧より低く設定する事で、ＰチャンネルＭＯ
ＳトランジスタＱ３、Ｑ４のしきい値電圧ＶTHPbの絶対
値をＰチャンネルＭＯＳトランジスタＱ６のしきい値電
圧ＶTHPdの絶対値よりも低くする事が可能となる。この
時ノードＮｏ４の電圧は１／２ＶCC−（｜ＶTHPb｜＋
α）となりＰチャンネルＭＯＳトランジスタＱ６のしき
い値電圧はＶTHPdであるので｜ＶTHPb｜＋α≦｜ＶTHPd
｜となるようにノードＮｏＢ、ＮｏＤを設定すれば、出
力電圧ＶOUTが１／２ＶCCの電圧レベルに保たれている
時、第１、第２の中間電圧出力段では貫通電流は流れな
い。出力電圧ＶOUT が１／２ＶCCからずれた場合では第
１の実施例で述べた場合と全く同様に十分低い出力イン
ピーダンスで、出力電圧ＶOUT の電圧レベルを１／２Ｖ
CCにもどすように動作する。
３、Ｑ４の基板電圧が接続されているノードＮｏＢとＰ
チャンネルＭＯＳトランジスタＱ６の基板電圧が接続さ
れているノードＮｏＤとでノードＮｏＢの電圧をノード
ＮｏＤの電圧より低く設定する事で、ＰチャンネルＭＯ
ＳトランジスタＱ３、Ｑ４のしきい値電圧ＶTHPbの絶対
値をＰチャンネルＭＯＳトランジスタＱ６のしきい値電
圧ＶTHPdの絶対値よりも低くする事が可能となる。この
時ノードＮｏ４の電圧は１／２ＶCC−（｜ＶTHPb｜＋
α）となりＰチャンネルＭＯＳトランジスタＱ６のしき
い値電圧はＶTHPdであるので｜ＶTHPb｜＋α≦｜ＶTHPd
｜となるようにノードＮｏＢ、ＮｏＤを設定すれば、出
力電圧ＶOUTが１／２ＶCCの電圧レベルに保たれている
時、第１、第２の中間電圧出力段では貫通電流は流れな
い。出力電圧ＶOUT が１／２ＶCCからずれた場合では第
１の実施例で述べた場合と全く同様に十分低い出力イン
ピーダンスで、出力電圧ＶOUT の電圧レベルを１／２Ｖ
CCにもどすように動作する。
【００１６】上記実施例をより具体的に示したのが図３
であるノードＮｏＡ、ＮｏＢ、ＮｏＣ、ＮｏＤの電圧レ
ベルを微妙なレベルで調整する事はなかなか困難である
ので、例えば図に示すようにノードＮｏＣ及びＮｏＤは
接地レベルと電源電圧レベルに例えば固定してしまい、
ノードＮｏＡ及びＮｏＢは基準電圧発生回路の抵抗要素
の中間ノードにそれぞれ接続し、上記実施例２の条件を
実現している。この時抵抗要素Ｒ２ａとＲ２ｂの比、或
いはＲ３ａとＲ３ｂα比をコントロールする事で微妙な
設定が可能となる。
であるノードＮｏＡ、ＮｏＢ、ＮｏＣ、ＮｏＤの電圧レ
ベルを微妙なレベルで調整する事はなかなか困難である
ので、例えば図に示すようにノードＮｏＣ及びＮｏＤは
接地レベルと電源電圧レベルに例えば固定してしまい、
ノードＮｏＡ及びＮｏＢは基準電圧発生回路の抵抗要素
の中間ノードにそれぞれ接続し、上記実施例２の条件を
実現している。この時抵抗要素Ｒ２ａとＲ２ｂの比、或
いはＲ３ａとＲ３ｂα比をコントロールする事で微妙な
設定が可能となる。
【００１７】実施例３．実施例２では、ＮチャンネルＭ
ＯＳトランジスタＱ１、及びＱ２の基板電圧を同じ電圧
に、ＰチャンネルＭＯＳトランジスタＱ３、及びＱ４の
基板電圧を同じ電圧に固定していたが、図４に示すよう
に独立にコントロールしても全くさしつかえない。この
時ノードＮｏＡ１、ＮｏＡ２のレベルはノードＮｏＤの
レベルより浅く（高く）、ノードＮｏＢ１、ＮｏＢ２、
のレベルＮｏＤのレベルより低く設定しなくてはならな
い。
ＯＳトランジスタＱ１、及びＱ２の基板電圧を同じ電圧
に、ＰチャンネルＭＯＳトランジスタＱ３、及びＱ４の
基板電圧を同じ電圧に固定していたが、図４に示すよう
に独立にコントロールしても全くさしつかえない。この
時ノードＮｏＡ１、ＮｏＡ２のレベルはノードＮｏＤの
レベルより浅く（高く）、ノードＮｏＢ１、ＮｏＢ２、
のレベルＮｏＤのレベルより低く設定しなくてはならな
い。
【００１８】実施例４．トランジスタのしきい値電圧を
基準電圧発生回路と、中間電圧出力段とので異なる値の
トランジスタを使用しても貫通電流を防ぐ事ができる。
一般にトランジスタのゲートが太い程しきい値電圧は高
くなる傾向がある為、ＮチャンネルＭＯＳトランジスタ
Ｑ１、及びＱ２のゲートの太さをＮチャンネルＭＯＳト
ランジスタＱ５のゲートの太さより細く又、Ｐチャンネ
ルＭＯＳトランジスタＱ３及びＱ４のゲートの太さをＰ
チャンネルＭＯＳトランジスタＱ６のゲートの太さより
細く設定してやる事で実施例２、３で述べてきたものと
同様の効果が得られる貫通電流を防ぐ事が可能となる。
基準電圧発生回路と、中間電圧出力段とので異なる値の
トランジスタを使用しても貫通電流を防ぐ事ができる。
一般にトランジスタのゲートが太い程しきい値電圧は高
くなる傾向がある為、ＮチャンネルＭＯＳトランジスタ
Ｑ１、及びＱ２のゲートの太さをＮチャンネルＭＯＳト
ランジスタＱ５のゲートの太さより細く又、Ｐチャンネ
ルＭＯＳトランジスタＱ３及びＱ４のゲートの太さをＰ
チャンネルＭＯＳトランジスタＱ６のゲートの太さより
細く設定してやる事で実施例２、３で述べてきたものと
同様の効果が得られる貫通電流を防ぐ事が可能となる。
【００１９】実施例５．実施例１〜４では中間電圧の出
力段は２段で説明してきたが図５に示すように３段目の
中間電圧の出力段を設けるとより大きな電流のゲインを
得る事ができ、出力インピーダンスを下げる事が可能と
なる。ＰチャンネルＭＯＳトランジスタＱ７とＱ８のト
ランジスタサイズの比で、電流ｉｂのｉａに対するゲイ
ンが決まるのと同様にＮチャンネルＭＯＳトランジスタ
Ｑ１１とＱ１２の比で電流ｉｅのｉｂに対するゲインが
決まる。例えばトランジスタ比を１０倍にするとｉｅ＝
ｉｂ×１０＝ｉａ×１００となり全体では電流ｉａに対
し１１１倍の電流を流す事が可能となる。ｉｃとｉｄ、
ｉｄとｉｆの関係も同様にトランジスタＱ９とＱ１０の
サイズ比、トランジスタＱ１３とＱ１４のサイズ比で決
まる。このようにして、ｉａ或いはｉｃが少しでも流れ
ると、全体では非常に大きな電流を流す事ができ出力電
圧ＶOUT の電圧レベルを常に１／２ＶCCに設定する事が
可能となる。又、実施例２〜４で述べたように出力電圧
ＶOUT が１／２ＶCCの電圧レベルにある時に中間電圧出
力段３ａ、３ｂ、３ｃで、貫通電圧が流れないように基
準電圧発生回路１、２でしきい値の微調が必要なのは言
うまでもない。
力段は２段で説明してきたが図５に示すように３段目の
中間電圧の出力段を設けるとより大きな電流のゲインを
得る事ができ、出力インピーダンスを下げる事が可能と
なる。ＰチャンネルＭＯＳトランジスタＱ７とＱ８のト
ランジスタサイズの比で、電流ｉｂのｉａに対するゲイ
ンが決まるのと同様にＮチャンネルＭＯＳトランジスタ
Ｑ１１とＱ１２の比で電流ｉｅのｉｂに対するゲインが
決まる。例えばトランジスタ比を１０倍にするとｉｅ＝
ｉｂ×１０＝ｉａ×１００となり全体では電流ｉａに対
し１１１倍の電流を流す事が可能となる。ｉｃとｉｄ、
ｉｄとｉｆの関係も同様にトランジスタＱ９とＱ１０の
サイズ比、トランジスタＱ１３とＱ１４のサイズ比で決
まる。このようにして、ｉａ或いはｉｃが少しでも流れ
ると、全体では非常に大きな電流を流す事ができ出力電
圧ＶOUT の電圧レベルを常に１／２ＶCCに設定する事が
可能となる。又、実施例２〜４で述べたように出力電圧
ＶOUT が１／２ＶCCの電圧レベルにある時に中間電圧出
力段３ａ、３ｂ、３ｃで、貫通電圧が流れないように基
準電圧発生回路１、２でしきい値の微調が必要なのは言
うまでもない。
【００２０】
【発明の効果】以上のようにこの発明によれば、中間電
圧出力段を２段に分けカレントミラー回路で電流を増幅
して流せるように構成した事により出力電圧が設定値を
保っている時に消費する電流を非常に小さく抑えなが
ら、出力電圧が設定値からずれた時すみやかに出力電圧
を設定値にもどすように働き、安定した中間電圧を得る
事ができる。さらに、中間電圧出力段を３段に分けカレ
ントミラー回路で電流を増幅して流せるように構成した
ことにより、より大きな電流のゲインを得ることがで
き、出力電圧が設定値からずれた時に、よりすみやかに
出力電圧を設定値にもどすように働かせることができ
る。
圧出力段を２段に分けカレントミラー回路で電流を増幅
して流せるように構成した事により出力電圧が設定値を
保っている時に消費する電流を非常に小さく抑えなが
ら、出力電圧が設定値からずれた時すみやかに出力電圧
を設定値にもどすように働き、安定した中間電圧を得る
事ができる。さらに、中間電圧出力段を３段に分けカレ
ントミラー回路で電流を増幅して流せるように構成した
ことにより、より大きな電流のゲインを得ることがで
き、出力電圧が設定値からずれた時に、よりすみやかに
出力電圧を設定値にもどすように働かせることができ
る。
【図１】この発明の一実施例による中間電圧発生回路を
示す回路図。
示す回路図。
【図２】この発明の他の実施例による中間電圧発生回路
を示す回路図。
を示す回路図。
【図３】この発明の他の実施例による中間電圧発生回路
を示す回路図。
を示す回路図。
【図４】この発明の別の実施例による中間電圧発生回路
を示す回路図。
を示す回路図。
【図５】この発明の別の実施例による中間電圧発生回路
を示す回路図。
を示す回路図。
【図６】従来の中間電圧発生回路を示す回路図。
１ 第１の基準電圧発生回路 ２ 第２の基準電圧発生回路 ３ 中間電圧出力段 ３ａ 第１の中間電圧出力段 ３ｂ 第２の中間電圧出力段 ３ｃ 第３の中間電圧出力段 Ｒ１、Ｒ２、Ｒ２ａ、Ｒ２ｂ、Ｒ３、Ｒ３ａ、Ｒ３ｂ、
Ｒ４ 抵抗要素 Ｑ１、Ｑ２、Ｑ５、Ｑ９、Ｑ１０、Ｑ１１、Ｑ１２ Ｎ
チャンネルＭＯＳトランジスタ Ｑ３、Ｑ４、Ｑ６、Ｑ７、Ｑ８、Ｑ１３、Ｑ１４ Ｐチ
ャンネルＭＯＳトランジスタ
Ｒ４ 抵抗要素 Ｑ１、Ｑ２、Ｑ５、Ｑ９、Ｑ１０、Ｑ１１、Ｑ１２ Ｎ
チャンネルＭＯＳトランジスタ Ｑ３、Ｑ４、Ｑ６、Ｑ７、Ｑ８、Ｑ１３、Ｑ１４ Ｐチ
ャンネルＭＯＳトランジスタ
Claims (2)
- 【請求項１】 半導体集積回路上で外部電源電圧をもと
に前記外部電源電圧より低い電圧を発生させる回路にお
いて設定電圧よりＮチャンネルＭＯＳトランジスタの第
１のしきい値電圧分高い電圧を出力する第１の基準電圧
発生回路と設定電圧よりＰチャンネルＭＯＳトランジス
タの第２のしきい値電圧の絶対値分低い電圧を出力する
第２の基準電圧発生回路と、 前記第１の基準電圧発生回路の出力で制御される第１の
ＮチャンネルＭＯＳトランジスタと、前記第２の基準電
圧発生回路の出力で制御される第１のＰチャンネルＭＯ
Ｓトランジスタと、ダイオード接続された第２のＰチャ
ンネルＭＯＳトランジスタ及び、ダイオード接続された
第２のＮチャンネルＭＯＳトランジスタにより構成され
る第１の中間電圧出力段と、 前記第２のＰチャンネルＭＯＳトランジスタのゲート電
圧をゲート電極に受けて、動作する、第３のＰチャンネ
ルＭＯＳトランジスタ及び、前記第２のＮチャンネルＭ
ＯＳトランジスタのゲート電圧をゲート電極に受けて動
作する第３のＮチャンネルＭＯＳトランジスタにより構
成される第２の中間電位出力手段とから成る中間電圧発
生回路において前記第１のＮチャンネルＭＯＳトランジ
スタのしきい値電圧を前記第１のしきい値電圧よりも高
くするべく、基板電圧或いはトランジスタのゲート長を
設定し、前記第１のＰチャンネルＭＯＳトランジスタの
しきい値電圧の絶対値を前記第２のしきい値電圧の絶対
値よりも高くするべく基板電圧或いはトランジスタのゲ
ート長を設定する事を特徴とする中間電圧発生回路。 - 【請求項２】 半導体集積回路上で外部電源電圧をもと
に前記外部電源電圧より低い電圧を発生させる回路にお
いて、設定電圧よりＮチャンネルＭＯＳトランジスタの
しきい値電圧分レベルシストして出力する第１の基準電
圧発生回路と、設定電圧よりＰチャンネルＭＯＳトラン
ジスタのしきい値電圧分レベルシフトして出力する第２
の基準電圧発生回路と、前記第１の基準電圧発生回路の
出力で制御される第１のＮチャンネルＭＯＳトランジス
タと、前記第２の基準電圧発生回路の出力で制御される
第１のＰチャンネルＭＯＳトランジスタと、ダイオーダ
接続された第２のＰチャンネルＭＯＳトランジスタ及
び、ダイオード接続された第２のＮチャンネルＭＯＳト
ランジスタにより構成される第１の中間電圧出力段と、
前記第１の中間電圧出力段に流れる第１の電流に反応し
て少なくとも前記第１の電流より大きな電流を流せるよ
うにゲインを持たせたカレントミラー回路を構成する為
の第３及び第４のＮチャンネルＭＯＳトランジスタと第
３及び第４のＰチャンネルＭＯＳトランジスタからなる
第２の中間電圧出力段と、前記第２の中間電圧出力段を
流れる第２の電流に反応して、少なくとも前記第２の電
流より大きな電流を流せるようにゲインを持たせたカレ
ントミラー回路を構成する為第５のＮチャンネルＭＯＳ
トランジスタ及び第５のＰチャンネルＭＯＳトランジス
タからなる第３の中間電圧出力段とから成る中間電圧発
生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04275802A JP3114391B2 (ja) | 1992-10-14 | 1992-10-14 | 中間電圧発生回路 |
| US08/107,882 US5369354A (en) | 1992-10-14 | 1993-08-18 | Intermediate voltage generating circuit having low output impedance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04275802A JP3114391B2 (ja) | 1992-10-14 | 1992-10-14 | 中間電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06124131A JPH06124131A (ja) | 1994-05-06 |
| JP3114391B2 true JP3114391B2 (ja) | 2000-12-04 |
Family
ID=17560618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04275802A Expired - Lifetime JP3114391B2 (ja) | 1992-10-14 | 1992-10-14 | 中間電圧発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5369354A (ja) |
| JP (1) | JP3114391B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE40552E1 (en) | 1990-04-06 | 2008-10-28 | Mosaid Technologies, Inc. | Dynamic random access memory using imperfect isolating transistors |
| JPH06223568A (ja) * | 1993-01-29 | 1994-08-12 | Mitsubishi Electric Corp | 中間電位発生装置 |
| DE4334513C1 (de) * | 1993-10-09 | 1994-10-20 | Itt Ind Gmbh Deutsche | CMOS-Schaltung mit erhöhter Spannungsfestigkeit |
| JP3626521B2 (ja) * | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
| JP3207680B2 (ja) * | 1994-08-30 | 2001-09-10 | 株式会社東芝 | 半導体集積回路 |
| JPH08123566A (ja) * | 1994-08-31 | 1996-05-17 | Mitsubishi Electric Corp | 基準電圧発生回路および半導体装置の製造方法 |
| JP3586502B2 (ja) * | 1995-09-04 | 2004-11-10 | 株式会社ルネサステクノロジ | 電圧発生回路 |
| JP3022815B2 (ja) * | 1997-07-24 | 2000-03-21 | 日本電気アイシーマイコンシステム株式会社 | 中間電位生成回路 |
| US5959444A (en) * | 1997-12-12 | 1999-09-28 | Micron Technology, Inc. | MOS transistor circuit and method for biasing a voltage generator |
| FR2781317B1 (fr) * | 1998-07-17 | 2005-08-26 | St Microelectronics Sa | Source de tension de basse impedance |
| FR2797118B1 (fr) * | 1999-07-30 | 2001-09-14 | St Microelectronics Sa | Dispositif de commande d'un commutateur haute tension de type translateur |
| US6259303B1 (en) * | 1999-11-16 | 2001-07-10 | Fairchild Semiconductor Corporation | Wave shaping circuit |
| EP1501000B1 (en) * | 2003-07-22 | 2007-03-21 | STMicroelectronics Limited | A voltage reference circuit |
| KR100641949B1 (ko) * | 2003-12-26 | 2006-11-02 | 주식회사 하이닉스반도체 | Ｃｍｏｓ 인버터를 이용한 구동 장치 |
| KR100688539B1 (ko) * | 2005-03-23 | 2007-03-02 | 삼성전자주식회사 | 내부전압 발생기 |
| JP2007133996A (ja) * | 2005-11-11 | 2007-05-31 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
| US7528648B2 (en) * | 2006-02-23 | 2009-05-05 | Cypress Semiconductor Corporation | Replica biased system |
| WO2008001255A1 (en) * | 2006-06-26 | 2008-01-03 | Nxp B.V. | A constant voltage generating device |
| CN103092245B (zh) * | 2013-01-09 | 2014-08-20 | 卓捷创芯科技（深圳）有限公司 | 一种超低功耗的低压差稳压电源电路与射频识别标签 |
| JP6798218B2 (ja) * | 2016-09-28 | 2020-12-09 | 富士電機株式会社 | 出力段バッファ回路 |
| US10725491B2 (en) * | 2018-12-05 | 2020-07-28 | Texas Instruments Incorporated | Methods and apparatus to correct gate bias for a diode-connected transistor |
| KR102204130B1 (ko) * | 2019-06-11 | 2021-01-18 | 포항공과대학교 산학협력단 | 기준 전압을 생성하기 위한 전자 회로 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2494519A1 (fr) * | 1980-11-14 | 1982-05-21 | Efcis | Generateur de courant integre en technologie cmos |
| US4788455A (en) * | 1985-08-09 | 1988-11-29 | Mitsubishi Denki Kabushiki Kaisha | CMOS reference voltage generator employing separate reference circuits for each output transistor |
| JP2652061B2 (ja) * | 1989-06-06 | 1997-09-10 | 三菱電機株式会社 | 中間電位発生回路 |
-
1992
- 1992-10-14 JP JP04275802A patent/JP3114391B2/ja not_active Expired - Lifetime
-
1993
- 1993-08-18 US US08/107,882 patent/US5369354A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06124131A (ja) | 1994-05-06 |
| US5369354A (en) | 1994-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3114391B2 (ja) | 中間電圧発生回路 | |
| US5907259A (en) | Operational amplification circuit capable of driving a high load | |
| US7027027B2 (en) | Differential amplifier and semiconductor integrated circuit for LCD drive | |
| KR930009148B1 (ko) | 전원전압 조정회로 | |
| US8575986B2 (en) | Level shift circuit and switching regulator using the same | |
| US5191233A (en) | Flip-flop type level-shift circuit | |
| US4697154A (en) | Semiconductor integrated circuit having improved load drive characteristics | |
| US11894817B2 (en) | Slew boost circuit for an operational amplifier | |
| CA1158727A (en) | Driver circuit having reduced cross-over distortion | |
| US4476428A (en) | Power supply device | |
| US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
| JPH05327455A (ja) | 中間電位発生回路 | |
| KR100290186B1 (ko) | 반도체 집적 회로 | |
| JP3561716B1 (ja) | 定電圧回路 | |
| JPH0258806B2 (ja) | ||
| JP2001102916A (ja) | レベルシフト回路 | |
| JP2005318376A (ja) | 信号増幅回路 | |
| JPH0554673A (ja) | 基準電位発生回路 | |
| JP3055505B2 (ja) | レベル変換回路 | |
| JP2731057B2 (ja) | コンパレータ | |
| EP0420183B1 (en) | Push-pull circuit | |
| JP2906522B2 (ja) | バイアス回路 | |
| JP3077664B2 (ja) | 入力回路 | |
| JP3196163B2 (ja) | レベル変換回路 | |
| JP2803633B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070929 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 13 |