KR100641949B1 - Ｃｍｏｓ 인버터를 이용한 구동 장치 - Google Patents

Abstract

본 발명은 CMOS 인버터를 이용한 구동 장치에 관한 것으로, MOS 트랜지스터의 특성에 따라 전원전압 레벨을 조절하는 전원 조절수단으로부터 출력된 구동 전압으로 CMOS 인버터를 구동하여 공정 조건이나 외부 환경의 변동이 보상회로에 의해 변동폭이 상쇄되어 안정된 동작을 수행할 수 있다.

Description

ＣＭＯＳ 인버터를 이용한 구동 장치{CMOS inverter and drive device using the same}

도 1은 일반적인 CMOS 인버터를 사용하여 구현된 지연회로를 나타낸 회로도.

도 2는 일반적인 CMOS 인버터를 사용하여 구현된 발진회로를 나타낸 회로도.

도 3은 도 2의 발진회로의 공정 조건과 환경 조건을 동시에 변동시킨 경우의 시뮬레이션 타이밍도.

도 4는 종래 기술에 따른 CMOS 인버터를 사용하여 구현된 지연회로의 다른 실시예를 나타낸 회로도.

도 5는 본 발명에 따른 CMOS 인버터를 사용하여 구현된 지연 회로를 나타낸 회로도.

도 6은 본 발명의 다른 실시예로써 CMOS 인버터를 사용하여 구현된 발진회로를 나타낸 회로도.

도 7은 도 6의 발진회로의 공정 조건과 환경 조건을 동시에 변동시킨 경우의 시뮬레이션 타이밍도.

본 발명은 CMOS 인버터를 이용한 구동 장치에 관한 것으로, 보다 상세하게는 공정조건이나 외부 환경이 변할 경우 보상회로에 의해 변동폭이 상쇄되어 안정된 동작을 수행할 수 있는 CMOS 인버터를 이용한 구동 장치에 관한 것이다.

도 1은 일반적인 CMOS 인버터를 사용하여 구현된 지연 회로를 나타낸 회로도이다.

지연회로는 직렬 연결된 다수의 인버터 IV1 내지 IV4를 포함한다. 따라서, 입력 신호 IN는 각 인버터들에 의해 반전 지연되어 출력신호 OUT로써 출력된다. 이때 출력신호의 위상은 인버터들의 개수에 따라 결정된다. 즉, 홀수개의 인버터를 사용하는 경우 출력신호 OUT의 위상은 입력신호 IN와 반대가 되어 지연되고, 짝수개의 인버터를 사용하는 경우 출력신호 OUT의 위상과 입력신호 IN의 위상은 동일하게 지연된다.

인버터의 기본 동작은 인버터를 구성하는 NMOS 트랜지스터와 PMOS 트랜지스터의 상호 상쇄 작용에 의해 형성되는데, 두 가지 타입의 트랜지스터 중 공정 요인이나 외부 환경에 의해 어느 하나만 변화가 있어도 특성에 영향을 받게 된다.

따라서, 디지털 신호만 사용되는 경우에 있어서는 정상 동작을 수행할 수 있지만, 타이밍을 맞추거나 일정 주기의 진동이 필요할 때 이러한 변수는 정상 동작을 수행할 수 없는 문제점이 된다.

도 2는 일반적인 CMOS 인버터를 사용하여 구현된 발진회로를 나타낸 회로도이다.

발진회로는 다수개의 인버터 IV5 내지 IV9가 직렬로 연결되고, 마지막 단의 인버터 IV9의 출력단자가 처음 단의 인버터 IV5의 입력단자에 접속된다.

도 3은 도 2의 발진회로의 공정 조건과 환경 조건을 동시에 변동시킨 경우의 시뮬레이션 타이밍도이다.

도 3을 참조하면, (a)는 정상 상태, 즉 25℃에서의 시뮬레이션 타이밍도이고, (b)는 NMOS 트랜지스터 및 PMOS 트랜지스터가 빠른 공정 조건으로 형성되고, -5℃의 온도 조건에서의 시뮬레이션 타이밍도이고, (c)는 NMOS 트랜지스터 및 PMOS 트랜지스터가 느린 공정 조건으로 형성되고, 85℃의 온도 조건에서의 시뮬레이션 타이밍도이다.

상기한 바와 같이 인버터만을 이용하여 발진회로를 구현한 경우 공정 조건에 따라 수십 %의 지연 시간의 변화가 발생되는 것을 알 수 있다.

이러한 변수를 줄이기 위해 공정변수 효과가 상대적으로 적은 수동 소자를 인버터들 사이에 접속하는 회로를 사용할 수 있다.

도 4는 종래 기술에 따른 CMOS 인버터를 사용하여 구현된 지연회로의 다른 실시예를 나타낸 회로도이다.

지연회로는 다수의 인버터 IV11 내지 IV14와 다수의 저항 R1 내지 R4를 교번적으로 직렬 연결하고, 인버터 IV11, IV12, 및 IV13의 출력단자에 NMOS형 캐패시터 NC1 내지 NC3을 각각 접속하고, 인버터 IV12, IV13, 및 IV14의 입력단자에 PMOS형 캐패시터 PC1 내지 PC3을 각각 접속한다.

상기한 실시예는 인버터를 구성하는 CMOS 트랜지스터의 변화에 따른 인버터 특성 변화에 대한 비중을 줄이기 위해 저항 R1 내지 R4와 캐패시터 NC1 내지 NC3 및 PC1 내지 PC3을 이용하였다.

그러나 저항은 액티브 표면(active surface)을 사용하거나 게이트 층(gate layer)을 사용하고, 캐패시터는 게이트 캐패시터를 이용하기 때문에 칩 면적이 증가하는 문제점이 있다. 또한, 공정 조건이나 외부 환경에 의해 수동소자의 특성은 변동하지 않더라도 동작 특성을 결정하는 전류는 인버터를 구성하는 CMOS 트랜지스터를 통해 흐르기 때문에 기본적인 변동폭은 보상할 수 없는 문제점이 있다.

상기 문제점을 해결하기 위한 본 발명의 목적은 MOS 트랜지스터의 변동을 이용하여 전원을 제어하여 공정 조건 또는 외부 환경에 의한 변동에 대해 타이밍 마진을 안정적으로 확보하는 것이다.

상기 목적을 달성하기 위한 본 발명의 CMOS 인버터를 이용한 구동 장치는 다수의 MOS 트랜지스터의 특성에 따라 변화되는 로우 레벨 구동전압 및 하이 레벨 구동전압을 발생하는 전원 조절수단; 및 전원 조절수단에 의해 조절된 로우 레벨 구동전압 및 하이 레벨 구동전압에 의해 구동되는 다수의 반전수단을 포함하는 지연수단을 포함하는 것을 특징으로 한다.

또한 본 발명의 CMOS 인버터를 이용한 구동 장치는 MOS 트랜지스터의 특성에 따라 전원전압 레벨을 조절하는 전원 조절수단; 및 전원조절 수단에 의해 조절된 구동 전압에 의해 구동되는 직렬 연결되고, 마지막 단의 반전수단의 출력단자가 처음 단의 반전수단의 입력단자에 접속된 다수의 반전수단을 포함하는 발진수단을 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 5는 본 발명에 따른 CMOS 인버터를 사용하여 구현된 지연 회로를 나타낸 회로도이다.

지연회로는 전원 제어부(10)와 지연부(20)를 포함한다.

전원 제어부(10)는 로우 구동 전압 발생부(12)와 하이 구동 전압 발생부(14)를 포함한다. 로우 구동 전압 발생부(12)는 전원전압 VDD과 접지 GND 사이에 직렬 연결된 다수의 PMOS 트랜지스터들 PT11 내지 PT17 및 저항 R11을 포함하는데, PMOS 트랜지스터들 PT11 내지 PT17의 게이트는 접지 GND에 접속되고, 벌크는 전원전압 VDD에 접속되고, PMOS 트랜지스터 PT17과 저항 R11의 공통 노드에서 로우 구동 전압 A가 출력된다. 하이 구동 전압 발생부(14)는 전원전압 VDD과 접지 GND 사이에 직렬 연결된 저항 R12 및 다수의 NMOS 트랜지스터들 NT11 내지 NT17을 포함하는데, NMOS 트랜지스터들 NT11 내지 NT17의 게이트는 전원전압 VDD에 접속되고, 벌크는 접지 GND에 접속되고, 저항 R12와 NMOS 트랜지스터 NT11의 공통 노드에서 하이 구동 전압 B가 출력된다.

지연부(20)는 직렬 연결된 다수의 인버터들 IV21 내지 IV24를 포함하는데, 각 인버터들 IV21 내지 IV24는 하이 구동 전압 B와 로우 구동 전압 A에 의해 구동되어 입력신호 IN를 지연하여 출력신호 OUT를 출력한다.

상기한 전원 제어부(10)는 변동 보상 회로로써 동작하는데, 트랜지스터의 변화에 따라 구동 전압들 A 및 B를 가변하여 필요한 지연부(20)의 인버터들 IV21 내지 IV24의 지연시간을 조절한다.

도 6은 본 발명의 다른 실시예로써 CMOS 인버터를 사용하여 구현된 발진회로를 나타낸 회로도이다.

발진회로는 전원 제어부(10)와 발진부(30)를 포함한다.

전원 제어부(10)는 로우 구동 전압 발생부(12)와 하이 구동 전압 발생부(14)를 포함한다. 로우 구동 전압 발생부(12)는 전원전압 VDD과 접지 GND 사이에 직렬 연결된 다수의 PMOS 트랜지스터들 PT11 내지 PT17 및 저항 R11을 포함하는데, PMOS 트랜지스터들 PT11 내지 PT17의 게이트는 접지 GND에 접속되고, 벌크는 전원전압 VDD에 접속되고, PMOS 트랜지스터 PT17과 저항 R11의 공통 노드에서 로우 구동 전압 A가 출력된다. 하이 구동 전압 발생부(14)는 전원전압 VDD과 접지 GND 사이에 직렬 연결된 저항 R12 및 다수의 NMOS 트랜지스터들 NT11 내지 NT17을 포함하는데, NMOS 트랜지스터들 NT11 내지 NT17의 게이트는 전원전압 VDD에 접속되고, 벌크는 접지 GND에 접속되고, 저항 R12와 NMOS 트랜지스터 NT11의 공통 노드에서 하이 구동 전압 B가 출력된다.

발진부(30)는 직렬 연결된 다수의 인버터들 IV25 내지 IV29를 포함하고, 마지막 단의 인버터 IV29의 출력단자가 처음 단의 인버터 IV25의 입력단자에 접속되는데, 각 인버터들 IV25 내지 IV29는 하이 구동 전압 B와 로우 구동 전압 A에 의해 구동되어 발진 신호 OUT를 출력한다.

이와 같이 본 발명은 MOS 트랜지스터의 변동을 이용하여 인버터 구동 전압을 제어하는 방법으로 지연시간을 조절하거나 발진 주기를 조절할 수 있다.

PMOS 트랜지스터의 특성이 빠른 조건(fast), 즉 문턱전압 VT이 낮아지는 조건으로 공정되었을 경우 PMOS 트랜지스터 저항이 낮아진다. 이에 따라 로우 구동 전압 A는 높아진다. 반대로 PMOS 특성이 느린 조건(slow), 즉 문턱전압 VT이 높아지는 조건으로 공정되었을 경우 PMOS 트랜지스터 저항이 높아진다. 이에 따라 로우 구동 전압 A는 낮아진다.

한편, NMOS 트랜지스터의 특성이 빠른 조건(fast), 즉 문턱전압 VT이 낮아지는 조건으로 공정되었을 경우 NMOS 트랜지스터 저항이 높아진다. 이에 따라 하이 구동 전압 B는 낮아진다. 반대로 NMOS 트랜지스터의 특성이 느린 조건(slow), 즉 문턱전압 VT이 높아지는 조건으로 공정되었을 경우 NMOS 트랜지스터 저항이 낮아진다. 이에 따라 하이 구동 전압 B는 높아진다.

구동 전압들 A 및 B를 조합하면 트랜지스터의 변화에 따라 인버터의 구동 전압을 변화시키는 역할을 하게 되며 NMOS 트랜지스터 또는 PMOS 트랜지스터가 빠른(fast) 특성을 갖으면 구동 전압 A는 높아지고, 구동전압 B는 낮아지며, 느린(slow) 특성을 갖으면 구동 전압 A는 낮아지고, 구동전압 B는 높아진다.

도 7은 도 6의 발진회로의 공정 조건과 환경 조건을 동시에 변동시킨 경우의 시뮬레이션 타이밍도이다.

도 7을 참조하면, (a)는 정상 상태, 즉 25℃에서의 시뮬레이션 타이밍도이고, (b)는 NMOS 트랜지스터 및 PMOS 트랜지스터가 빠른 공정 조건으로 형성되고, - 5℃의 온도 조건에서의 시뮬레이션 타이밍도이고, (c)는 NMOS 트랜지스터 및 PMOS 트랜지스터가 느린 공정 조건으로 형성되고, 85℃의 온도 조건에서의 시뮬레이션 타이밍도이다.

인버터의 기본 특성 중 하나인 천이 시간(transition time)은 전압이 높을수록 짧고 낮을수록 느리다. 따라서 트랜지스터가 빠른 공정 조건으로 형성되었을 경우 전압을 낮추어 지연시키고 느린 공정 조건으로 형성되었을 경우 전압을 높여 지연시간을 줄인다.

상기한 회로에서 보상 회로로써 작용하는 전원 제어부(10)의 NMOS 트랜지스터와 PMOS 트랜지스터의 크기 및 개수는 트랜지스터의 기본 특성에 맞도록 계산하여 조절되어야 한다.

또한 저항은 트랜지스터의 특성 변화만 영향을 줄 수 있도록 하기 위해 수동소자로 구현된다.

따라서 본 발명의 CMOS 인버터는 타이밍 조건이 중요한 특정 회로의 인에이블 회로(예를 들어, 센스앰프, 비트 라인 균등화 회로 등) 또는 발진기의 타이밍을 유지하기 위해 적용될 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 따른 CMOS 인버터를 이용한 구동 장치는 트랜지스터의 성질을 이용하는 보상회로를 사용하여 공정 조건이나 외부 환경의 변화에 의해 구동 능력이나 특성이 변함에 따른 위상 변동 시간을 상쇄시킬 수 있는 효과가 있다.

또한 본 발명은 공정 조건이나 외부 환경에 의한 트랜지스터의 변동에 대한 타이밍 마진을 안정적으로 확보할 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (12)

1. 다수의 MOS 트랜지스터의 특성에 따라 변화되는 로우 레벨 구동전압 및 하이 레벨 구동전압을 발생하는 전원 조절수단; 및

   상기 전원 조절수단에 의해 조절된 상기 로우 레벨 구동전압 및 상기 하이 레벨 구동전압에 의해 구동되는 다수의 반전수단을 포함하는 지연수단

   을 포함하는 것을 특징으로 하는 CMOS 인버터를 이용한 구동 장치.
2. 제 1 항에 있어서, 상기 반전수단은 CMOS 인버터인 것을 특징으로 하는 CMOS 인버터를 이용한 구동 장치.
3. 제 1 항에 있어서, 상기 전원 조절수단은

   다수의 PMOS 트랜지스터들의 특성에 따라 로우 레벨 구동 전압을 발생하는 로우 레벨 구동전압 발생수단; 및

   다수의 NMOS 트랜지스터들의 특성에 따라 하이 레벨 구동 전압을 발생하는 하이 레벨구동전압 발생수단을 포함하는 것을 특징으로 하는 CMOS 인버터를 이용한 구동 장치.
4. 제 3 항에 있어서, 상기 로우 레벨 구동전압 발생수단은

   게이트가 접지에 접속되고, 직렬 연결된 상기 다수의 PMOS 트랜지스터들; 및

   출력단자와 상기 접지 사이에 접속된 저항을 포함하는데,

   상기 다수의 PMOS 트랜지스터들과 상기 저항은 전원전압과 접지 사이에 직렬 연결되고, 상기 PMOS 트랜지스터와 상기 저항의 공통 노드에서 상기 로우 레벨 구동전압이 출력되는 것을 특징으로 하는 CMOS 인버터를 이용한 구동 장치.
5. 제 3 항에 있어서, 상기 하이 레벨 구동전압 발생수단은

   출력단자와 전원전압 사이에 접속된 저항; 및

   게이트가 상기 전원전압에 접속되고, 직렬 연결된 상기 다수의 NMOS 트랜지스터들을 포함하는데,

   상기 저항과 다수의 NMOS 트랜지스터들은 전원전압과 접지 사이에 직렬 연결되고, 상기 저항과 상기 NMOS 트랜지스터의 공통 노드에서 상기 하이 레벨 구동전압이 출력되는 것을 특징으로 하는 CMOS 인버터를 이용한 구동 장치.
6. MOS 트랜지스터의 특성에 따라 전원전압 레벨을 조절하는 전원 조절수단; 및

   상기 전원조절 수단에 의해 조절된 구동 전압에 의해 구동되는 직렬 연결되고, 마지막 단의 상기 반전수단의 출력단자가 처음 단의 상기 반전수단의 입력단자에 접속된 다수의 반전수단을 포함하는 발진수단을 포함하는 것을 특징으로 하는 CMOS 인버터를 이용한 구동 장치.
7. 제 6 항에 있어서, 상기 반전수단은 CMOS 인버터인 것을 특징으로 하는 CMOS 인버터를 이용한 구동 장치.
8. 제 6 항에 있어서, 상기 전원 조절수단은

   다수의 PMOS 트랜지스터들의 특성에 따라 로우 레벨 구동 전압을 발생하는 로우 레벨 구동전압 발생수단; 및

   다수의 NMOS 트랜지스터들의 특성에 따라 하이 레벨 구동 전압을 발생하는 하이 레벨구동전압 발생수단을 포함하는 것을 특징으로 하는 CMOS 인버터를 이용한 구동 장치.
9. 제 8 항에 있어서, 상기 로우 레벨 구동전압 발생수단은

   게이트가 접지에 접속되고, 직렬 연결된 상기 다수의 PMOS 트랜지스터들; 및

   출력단자와 상기 접지 사이에 접속된 저항을 포함하는데,

   상기 다수의 PMOS 트랜지스터들과 상기 저항은 전원전압과 접지 사이에 직렬 연결되고, 상기 PMOS 트랜지스터와 상기 저항의 공통 노드에서 상기 로우 레벨 구동전압이 출력되는 것을 특징으로 하는 CMOS 인버터를 이용한 구동 장치.
10. 제 8 항에 있어서, 상기 하이 레벨 구동전압 발생수단은

    출력단자와 전원전압 사이에 접속된 저항; 및

    게이트가 상기 전원전압에 접속되고, 직렬 연결된 상기 다수의 NMOS 트랜지스터들을 포함하는데,

    상기 저항과 다수의 NMOS 트랜지스터들은 전원전압과 접지 사이에 직렬 연결되고, 상기 저항과 상기 NMOS 트랜지스터의 공통 노드에서 상기 하이 레벨 구동전압이 출력되는 것을 특징으로 하는 CMOS 인버터를 이용한 구동 장치.
11. 제 1 항에 있어서, 상기 다수의 MOS 트랜지스터가 빠른 동작을 수행하도록 설정되는 경우 상기 로우 레벨 구동전압은 높아지고, 상기 하이 레벨 구동전압은 낮아지는 것을 특징으로 하는 CMOS 인버터를 이용한 구동 장치.
12. 제 1 항에 있어서, 상기 다수의 MOS 트랜지스터가 느린 동작을 수행하도록 설정되는 경우 상기 로우 레벨 구동전압은 낮아지고, 상기 하이 레벨 구동전압은 높아지는 것을 특징으로 하는 CMOS 인버터를 이용한 구동 장치.

Images