CN109379060B - 对于过程、温度和电压变化而具有稳定频率的cmos振荡器 - Google Patents

对于过程、温度和电压变化而具有稳定频率的cmos振荡器 Download PDF

Info

Publication number
CN109379060B
CN109379060B CN201811174600.4A CN201811174600A CN109379060B CN 109379060 B CN109379060 B CN 109379060B CN 201811174600 A CN201811174600 A CN 201811174600A CN 109379060 B CN109379060 B CN 109379060B
Authority
CN
China
Prior art keywords
current
coupled
circuit
inverter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201811174600.4A
Other languages
English (en)
Other versions
CN109379060A (zh
Inventor
V·拉纳
G·拉加尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV
Original Assignee
STMicroelectronics International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV filed Critical STMicroelectronics International NV
Publication of CN109379060A publication Critical patent/CN109379060A/zh
Application granted granted Critical
Publication of CN109379060B publication Critical patent/CN109379060B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H03L7/148—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal said digital means comprising a counter or a divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Logic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本公开涉及对于过程、温度和电压变化而具有稳定频率的CMOS振荡器。时钟信号生成电路被配置为生成具有跨越多个运行条件的变化而被保持的频率的时钟信号，多个运行条件的变化例如供应电压、温度以及处理时间的改变。在实施例中，PVT补偿的CMOS环形振荡器的生成的时钟信号的频率扩展被配置用于补偿供应电压的变化以及用于经由过程和温度补偿电路来补偿过程和温度的变化。PVT补偿的CMOS环形振荡器包括经调节的电压供应电路，以生成抵抗由于总供应电压的改变而导致的变化的供应电压。

Description

对于过程、温度和电压变化而具有稳定频率的CMOS振荡器
本申请是于2015年8月28日提交的、申请号为201510542100.1、发明名称为“对于过程、温度和电压变化而具有稳定频率的CMOS振荡器”的中国发明专利申请的分案申请。
技术领域
本公开涉及时钟生成，并且更具体地，涉及一种对于过程、温度和电压变化而具有稳定频率的CMOS振荡器。
背景技术
时钟生成是任何电子系统中的重要的部分。在集成电路器件中，晶体振荡器可以跨越多个与集成电路技术有关的运行变量，例如制造偏差、电压供应变化以及温度变化(被认为是在工业中的PVT变化)提供优秀的稳定性。用于这样的晶体振荡器的最常见的材料是石英。然而，通常不能使用常规的CMOS工艺将晶体振荡器集成在集成电路芯片上，因为这样的步骤不是IC加工工艺的一部分，并且因此，晶体振荡器必须在之后集成在相应的板中。另外，要求客户将石英晶体振荡器安装在集成电路芯片外部可能增加芯片封装所占据的覆盖区，并且，因此，可能使得集成电路芯片不适合于其中电路板面积非常短缺的应用。
为了克服在晶体振荡器中对石英晶体的需要，CMOS环形振荡器是一种常规的解决方案，其为集成电路计时提供了现成的解决方案。然而，CMOS环形振荡器的输出频率不能相对于PVT的变化保持恒定。换言之，PVT变化导致在生成的时钟信号中的不期望的频率波动，并且因此，PVT变化对于要求更加稳定的时钟信号的应用是有问题的。
发明内容
根据本公开的一个方面，提供了一种器件，包括：节点，被配置为接收电压信号；第一电路，被耦合到所述节点并且被配置为响应于所述电压信号而生成时钟信号；以及第二电路，被耦合到所述第一电路并且被配置为响应于运行条件而更改生成的所述时钟信号。
优选地，所述运行条件包括运行温度。
优选地，生成的所述时钟信号的更改对应于由于制造偏差而引起的补偿。
优选地，所述运行条件包括供应电压的电压电平。
优选地，所述第一电路包括CMOS振荡器。
优选地，所述CMOS振荡器包括：电平移位器；第一电流饥饿型反相器，被耦合到所述电平移位器；第一缓冲器，被耦合到所述第一电流饥饿型反相器；第一电容器，被耦合到所述第一电流饥饿型反相器并且被耦合到所述电平移位器；第二电流饥饿型反相器，被耦合到所述电平移位器；第二缓冲器，被耦合到所述第二电流饥饿型反相器；以及第二电容器，被耦合到所述第二电流饥饿型反相器并且被耦合到所述电平移位器。
优选地，所述CMOS振荡器还包括：第三反相器，被耦合到所述第一电流饥饿型反相器并且被耦合到所述第一缓冲器；以及第四反相器，被耦合到所述第二电流饥饿型反相器并且被耦合到所述第二缓冲器。
优选地，所述第二电路包括：晶体管电路，被配置为在节点处生成响应于所述器件中的过程和温度变量的改变的电压；电流生成器，被耦合到所述晶体管电路并且被配置为生成与在所述节点处的电压对应的校正电流；以及转换电路，被耦合到所述电流生成器并且被配置为将所述校正电流转换为与所述过程和温度变量的改变对应的偏置电流。
优选地，所述第二电路包括电压调节器，所述电压调节器被配置为生成经调节的供应电压，所述经调节的供应电压响应于供应电压的电压电平的变化。
根据本公开的另一方面，提供了一种振荡器，包括：电压供应节点；参考节点；第一晶体管，具有第一传导节点、耦合到所述参考节点的第二传导节点、以及控制节点；第二晶体管，具有第一传导节点、耦合到所述参考节点的第二传导节点、以及控制节点；第三晶体管，具有耦合到所述电压供应节点的第一传导节点、耦合到所述第一晶体管的所述第一传导节点的第二传导节点、以及耦合到所述第二晶体管的所述第一传导节点的控制节点；第四晶体管，具有耦合到所述电压供应节点的第一传导节点、耦合到所述第二晶体管的所述第一传导节点的第二传导节点、以及耦合到所述第一晶体管的所述第一传导节点的控制节点；第一电流饥饿型反相器，具有耦合到所述第三晶体管的所述控制节点的输入节点以及耦合到所述第一晶体管的所述第一传导节点的输出节点；第二电流饥饿型反相器，具有耦合到所述第四晶体管的所述控制节点的输入节点以及耦合到所述第二晶体管的所述第一传导节点的输出节点；第一电容器，具有耦合到所述第一晶体管的所述第一节点的第一节点以及耦合到所述参考节点的第二节点；以及第二电容器，具有耦合到所述第二晶体管的所述第一节点的第一节点以及耦合到所述参考节点的第二节点。
优选地，所述振荡器还包括：第一电流注入节点，被配置为接收响应于运行条件的改变的第一电流，所述第一电流注入节点被耦合到所述第一电流饥饿型反相器；以及第二电流注入节点，被配置为接收响应于所述运行条件的改变的第二电流，所述第二电流注入节点被耦合到所述第二电流饥饿型反相器。
优选地，所述振荡器还包括偏置电流生成器，所述偏置电流生成器被配置为生成所述第一电流和所述第二电流，所述偏置电流生成器具有：晶体管电路，被配置为在节点处生成响应于过程和温度变量的改变的电压；电流生成器，被耦合到所述晶体管电路并且被配置为生成与在所述节点处的电压对应的校正电流；以及转换电路，被耦合到所述电流生成器并且被配置为将所述校正电流转换为与所述过程和温度变量的改变对应的所述第一电流和所述第二电流。
优选地，所述振荡器还包括：第一缓冲器，被耦合在所述第一电流饥饿型反相器的所述输入节点与所述第三晶体管的所述控制节点之间；第二缓冲器，被耦合在所述第二电流饥饿型反相器的所述输入节点与所述第四晶体管的所述控制节点之间。
优选地，所述振荡器还包括：第三反相器，具有耦合到所述第一电流饥饿型反相器的所述输入节点的输入节点；以及第四反相器，具有耦合到所述第二电流饥饿型反相器的所述输入节点的输入节点。
根据本公开的又一方面，提供了一种系统，包括时钟生成电路，具有：节点，被配置为接收电压信号；第一电路，被耦合到所述节点并且被配置为响应于所述电压信号而生成时钟信号；以及第二电路，被耦合到所述第一电路并且被配置为响应于运行条件而更改生成的所述时钟信号。
优选地，所述系统还包括：处理器，被耦合到所述时钟信号生成电路；以及存储器，被耦合到所述处理器。
优选地，所述系统还包括单个集成电流裸片。
优选地，所述系统还包括多个集成电流裸片。
根据本公开的又一方面，提供了一种方法，包括：在具有电压供应信号的电路中，生成具有响应于所述电压供应信号的周期的振荡时钟信号；以及响应于运行条件的改变来更改所述时钟信号的生成，使得所述周期被保持。
优选地，所述方法还包括响应于所述电路中的运行温度的改变而更改所述时钟信号的生成。
优选地，所述方法还包括响应于所述电路中的所述电压供应的电压电平的改变而更改所述时钟信号的生成。
优选地，所述方法还包括响应于所述电路中的过程的传输时间的改变而更改所述时钟信号的生成。
附图说明
权利要求的方面和多个随之带来的优点在结合所附的附图的情况下通过参考下面的详细描述将变得更加容易领会以及变得更加容易理解，其中：
图1是常规CMOS环形振荡器的电路图。
图2是与电流饥饿型CMOS环形振荡器相结合使用的常规延迟单元的电路图。
图3A-3B为利用了图2中的延迟单元的常规电流饥饿型CMOS环形振荡器和参考信号生成器的电路图。
图4A-4B为供应补偿的电流饥饿型CMOS环形振荡器的电路图。
图5为依据在本文中公开的主题的实施例的PVT补偿的电流饥饿型环形振荡器的电路图。
图6为依据在本文中公开的主题的实施例的电流饥饿型的、基于电平移位器的环形振荡器的电路图。
图7为依据在本文中公开的主题的实施例的、与图5中的环形振荡器相结合使用的过程和温度变化生成器的电路图。
图8为依据在本文中公开的主题的实施例的、具有数模转换控制电路的PVT补偿的电流饥饿型环形振荡器的电路图。
图9为依据在本文中公开的主题的实施例的、具有PVT补偿的电流饥饿型环形振荡器的系统的方框图。
具体实施方式
提出下面的讨论，以使得本领域的技术人员能够实施或使用在本文中公开的主题。在不偏离当前的详细描述的精神和范围的情况下，在本文中描述的一般原理能够应用在上面详述的实施例和应用之外的实施例和应用中。本公开并非旨在限于示出的实施例，而是旨在给予与在本文中公开或建议的原理和特征一致的最大范围。
总体来看，在本文中公开的主题可以是时钟信号生成电路，其配置为生成具有跨越多个运行条件的变化而被保持的频率的时钟信号，这些变化例如是供应电压和温度的改变以及由于制造偏差造成的变化。在实施例中，PVT补偿的CMOS环形振荡器的生成的时钟信号的频率扩展配置用于补偿供应电压的变化以及用于经由过程和温度补偿电路来补偿过程和温度的变化。PVT补偿的CMOS环形振荡器包括经调节的电压供应电路，以生成抵抗由于总供应电压的改变而导致的变化的供应电压。
通常，PVT补偿的CMOS环形振荡器生成两个相同的电流，该电流最终用作生成具有期望的频率的时钟信号。同时，如将在下面讨论的那样，这些电流响应于在PVT补偿的CMOS环形振荡器的过程和温度变化，并且因此补偿振荡器时钟CLK的输出频率以使得该输出频率在电压、过程和温度变化的范围上近似恒定。下面，将参考图1-9来讨论这些和其他方面。
图1为常规CMOS环形振荡器100的电路图。如在背景技术章节所讨论的那样，不使用石英(或任意基于振动的其他)振荡器的时钟生成可以使用CMOS环形振荡器(例如图1中的这一CMOS环形振荡器)来实现。这个环形振荡器100可以认为是最基本的CMOS环形振荡器并且包括一系列的奇数个反相器110A-110E。这些反相器110A-110E反馈地耦合以使得每个反相器的每个输出端被馈送至另外的反相器的输入端。如示出的，反相器110A的输出端耦合到反相器110B的输入端，诸如此类。在最后一个反相器110E处，其输出端耦合回到反相器110A的输入端。由于是奇数个反相器，将总是存在不稳定的状态(也就是，其中在至少为1的增益处有效地存在具有至少180度的相位的正反馈的状态)，其导致了在任意给出的反相器110A-110E的输出端处生成的振荡的信号。为了辅助稳定，每个反相器的输出端耦合到相应的定时电容器111A-111E，以提供稳定性以便防止CMOS环形振荡器失控，因为整体的增益可能大于个体。
因此，围绕CMOS振荡器环100的信号传输在处于给定的测量点(例如反相器110E的输出端115)的信号返回初始状态(即，振荡返回到开始值)之前经过每个反相器110A-110E两次。例如，如果，在到第一反相器110A的输入端处，信号在特定时间具有逻辑1的状态，之后信号必须传输经过所有的反相器110A-110E一次，从而在到第一反相器110A的输入端处(其为与反相器110E的输出端相同的节点115)，信号作为逻辑0的状态，并且在之后信号第二次通过反相器110A-110E，使得在节点115处，信号再次具有逻辑1的开始状态。以这样的方式，给出振荡频率F＝1/2Nτ，其中N为在CMOS环形振荡器100中的级数的数量，以及τ为与反相器110A-110E中的每一个相关联的延迟(假设所有的反相器的延迟是相同的)。
然而，在图1中的CMOS环形振荡器100中，功率消耗可能会非常高，使得其对于功率非常短缺的一些应用是不切实际的。另外，振荡功率可能随着供应电压信号的变化陡然地并且显著地变化。这是由于供应电压的变化改变了每个反相器110A-110E能够以其对下一反相器的定时电容器111A-111E进行充电/放电的“强度”，并且也更改了反相器对相应的定时电容器111A-111E进行充电的电压阈值。在CMOS环形振荡器100中，每个反相器110A-110E的跳变点(当反相器的输出响应于其相应的输入电压的改变而改变时)为电源的强函数。因此，振荡器的输出功率随着供应电压陡然地改变。通常，供应电压越高，则振荡频率越高，并且供应电压越低，则振荡频率越低。此外，图1中的CMOS环形振荡器100的频率也随着温度和过程的变化而变化。图1的简单的CMOS环形振荡器100的这些缺点可以通过在接下来将参考图2和图3A-3B讨论的所谓的电流饥饿型(current starved)环形振荡器中的反相器110A-110E之间引入附加的延迟来调节。
图2为在图3A示出的电流饥饿型CMOS环形振荡器300中使用的常规延迟单元200的电路图。在电流饥饿型环形振荡器中，来自电流源的恒定电流可以用于对每个延迟单元200的相应的定时电容器211进行充电和放电。以这样的方式，进一步控制每个延迟单元200的反相器210的相应的跳变点。在图2中，以附加的细节将反相器示出为具有PMOS晶体管215A和NMOS晶体管215B，其具有被耦合至彼此并且被耦合至输出节点的相应的传导节点。另外，PMOS晶体管215A和NMOS晶体管215B具有被耦合至彼此并且被耦合到定时电容器211的相应的控制节点。此外，PMOS晶体管215A具有耦合到振荡器供应电压Vosc的第二传导节点并且NMOS晶体管215B具有耦合到接地的第二传导节点。
在延迟单元200中，电路的左手侧包括三态反相器，使得来自输入PMOS晶体管220的电流用于对定时电容器进行充电，以及来自输入NMOS晶体管221的电流用于对定时电容器211进行放电。另外，参考PMOS晶体管220B耦合到偏置电压信号PREF，其使得即使在总供应电压Vdd(在图3A中所示)在一定范围上变化，经过参考PMOS晶体管220B以及输入PMOS晶体管220A的电流也保持在预定的恒定值处。类似的，参考NMOS晶体管221B耦合到偏置电压信号NREF，使得即使GND在一定范围上变化(例如由于接地反弹(ground bounce))，经过参考NMOS晶体管221B以及输入NMOS晶体管221A的电流也保持在预定的恒定值处。下面参考图3B示出用于生成电压偏置信号PREF和NREF的电路，然而，接下来结合图3A描述电流饥饿型CMOS环形振荡器的总电路。
图3A为使用图2中的延迟单元200的常规电流饥饿型CMOS环形振荡器300的电路图。在电路300中，延迟单元200中的两个连同反馈级325一起耦合在环路中，反馈级325可以与延迟单元200类似地不包括其他延迟单元200的定时电容器211和反相器210。反馈级325不具有定时电容器211和反相器210，如这个电路简单地配置为三态反相器(例如仅在上文参考图2来描述的延迟单元200的左手侧)。这是由于对于电流饥饿型CMOS环形振荡器300(与任意CMOS环形振荡器一样)，需要奇数个反相级来提供振荡。之后在这个电路300中，具有定时电容器211的延迟单元200中的每一个包括偶数个(2)反相器210，对于振荡来说，除了具有定时电容器211的延迟单元200之外还存在奇数个(1)反相器。
如在上文中简单提到的，电压参考信号Pref和Nref由图3B中的电路340来生成。在这个电路340中，电压参考信号Pref设定为一值，该值设计为即使供应电压Vdd在一范围上变化的情况下也使得经过参考PMOS晶体管220B以及输入PMOS晶体管220A的电流保持在预定的恒定值处。类似的，电压参考信号Nref设定为一值，该值设计为即使GND在一范围上变化的情况下也使得经过参考NMOS晶体管221B以及输入NMOS晶体管221A的电流保持在预定的恒定值处。
在如上面参考图2以及图3A-3B描述的整个电流饥饿型CMOS环形振荡器300中，与图1中的CMOS环形振荡器100相比功率消耗较减小，这是因为对于相应的反相器210的PMOS和NMOS晶体管215A和215B来说，对于给定的晶体管阈值下降Vt，反相器210中的瞬态开路电流会更小。然而，振荡的频率仍将随着过程、电压和温度的改变而变化。例如即使是用于对定时电容器进行充电和放电的电流随着供应电压Vdd的变化而恒定，反相器210的速率随着供应电压Vdd的变化而改变。因此，为了使振荡频率进一步在供应电压Vdd的变化范围上保持稳定，用于供应电压Vdd的经调节的恒定供应电压电路可以如所描述的那样在接下来描述的图4A-4B的供应补偿的电流饥饿型CMOS环形振荡器400中使用。
图4A-4B为供应补偿的电流饥饿型CMOS环形振荡器400的电路图。在这个电路中，如参考图4A详细描述的，电压调节器445能够用于为电流饥饿型环形振荡器400生成经调节的供应电压Vosc。为了生成经调节的供应电压Vsoc，通常使用一个参考电压(带隙参考电压Vbg)。处于闭环配置中的运算放大器446(或低压差(LDO)调节器(未示出))可以用于生成经调节的供应电压Vosc。如可以看出的，带隙参考电压Vbg可以被耦合到运算放大器446的正输入端，并且负输入端可以耦合到在运算放大器446的输出端处的分压器的中间节点。以这样的方式，生成经调节的供应电压Vosc，其不会受到由总供应电压Vdd的变化带来的那么多影响。因此，如同在图4B中能够看到的，与在图3A中的电流饥饿型CMOS环形振荡器300相比较，经调节的供应电压Vosc代替之前所有的供应电压Vdd节点来使用。
尽管图4B的供应补偿的电流饥饿型CMOS环形振荡器400针对供应电压Vosc的变化进行补偿，但是其仍然不能针对过程和温度的变化进行补偿。
图5为依据在本文中公开的主题的实施例的PVT补偿的电流饥饿型CMOS环形振荡器555的电路图。在这个实施例中，振荡器570的生成的时钟输出信号CLK的频率扩展不仅仅针对供应电压Vosc的变化进行补偿，并且还经由过程和温度补偿电路560针对过程和温度的变化进行补偿。PVT补偿的电流饥饿型环形振荡器555同样包括之前描述的经调节的电压供应电路445，以生成供应电压Vosc，其抵抗由于总供应电压Vdd(未示出)的改变造成的变化。通常，电路555生成两个用在振荡器570的电流，Icomp和Ifix。如将在下面讨论的，这些电流一起响应于电路555中的过程和温度变化，并且，因此补偿时钟输出信号CLK的输出频率以使得该输出频率在过程和温度变化的范围上近似恒定。
图6是依据在本文中公开的主题的实施例的电流饥饿型的、基于电平移位器的环形振荡器570的电路图。在这个实施例中，使用若干部件，这些部件或多或少地类似于常规的技术方案(如同在图1-4中讨论的)中的奇数个反相器。然而，部件的不同配置带来跨越PVT变化的额外的效率和稳定性。因此，在图6的实施例中，振荡器电路570包括一个电平移位器670，两个电流饥饿型反相器681和686，两个缓冲器680和685，以及两个附加的反相器682和687。在实施例中，电平移位器起到反相器的作用，因此，其使得电路570的布置是不稳定的，正如常规的CMOS环形振荡器中的奇数个级。
为了这个目的，取决于哪个上拉路径(是反相器681还是反相器686)是激活的，电容器690和691依次地由分别源自晶体管M5和M6的恒定电流进行充电。节点IN+/IN-中的一个静态接地，而另一个以斜坡的样式对相应的定时电容器690和691进行充电，直到达到电平移位器670的切换阈值。这时，电平移位器670快速地改变状态并且互补的节点的上拉接通。电平移位器670设计为使得NMOS晶体管M1/M2强于交叉耦合的PMOS晶体管M3/M4。因此，电平移位器670的切换点变为NMOS晶体管M1/M2的阈值电压的强函数。另外，NMOS晶体管M1和M2可以通常均具有相同的阈值电压。因此电压斜升取决于等式(1)：
Figure BDA0001823388150000111
由于该现象是周期性的，Tramp+Tdelay成为振荡器的时间周期的半周期，其中Tdelay是在信号链中的其他元件(也就是相应的缓冲器680和685)的延迟。电容器690和691使用积聚态PMOS模式来实施，使得在节点IN+/IN-的周期性活动期间电容是固定的。附加的反相器682缓冲离开电路的信号，并且另一个附加的反相器687作为虚设物以防止损失对称性(也就是反相器682的输入电容加载并且有效地添加至反相器681的输入电容，并且反相器687被包括以类似地添加至反相器686的输入电容，以使得振荡器的两侧具有平衡的/相等的延迟)。附加的，包括缓冲器680和685，以分别地加速电流饥饿型反相器681和686的信号输出的上升和下降时间，以便防止吸引大的瞬态开路电流。
在操作的实例中，考虑如下实施例，其中跨电容器691在节点IN-处的电压为0V，并且跨电容器691在节点IN+处的电压从0V朝向NMOS晶体管M1的阈值电压(Vth)斜升。这意味着电流饥饿型反相器681的输出从逻辑0斜升为逻辑1，并且进而意味着电流饥饿型反相器681的输入(缓冲器680的输出)为逻辑0。因此，总时钟输出信号CLK通过附加的反相器682处于逻辑1。
响应于在节点IN+处的电压等于或超过NMOS晶体管M1的阈值电压Vth，之后NMOS晶体管M1接通。因为NMOS晶体管M1强于PMOS晶体管M3，所以NMOS晶体管M1快速地将节点OUT下拉至PMOS晶体管M4的阈值电压Vth，因此接通PMOS晶体管M4。现在接通的PMOS晶体管M4快速地将节点OUT_N上拉至逻辑1(按照上面概述的初始条件节点IN-为0，所以NMOS晶体管M2关断)。当节点OUT_N处于逻辑1，PMOS晶体管M3关断。因此，NMOS晶体管M1快速地将节点OUT下拉至逻辑0，使得仅有少量或没有瞬态开路电流流过PMOS晶体管M3和NMOS晶体管M1。在电平移位器中具有少量的瞬态开路电流带来功率消耗的效率。
此外，在节点OUT_N的逻辑1经过左侧的缓冲器680传输至电流饥饿型反相器681和附加的反相器682的输入端。因此，附加的反相器682将时钟输出信号CLK转变为逻辑0，并且电流饥饿型反相器681开始对电容器690进行放电。如下面进一步描述的，放电电流不局限于如同在图3-4的电路中的放电电流，电流饥饿型反相器681相当快速地对电容器690进行放电；能够比电流饥饿型反相器686更快速地对电容器691进行充电。
将注意力转移到振荡器电路570的右手侧，在节点OUT的逻辑0经过右侧的缓冲器685传输至电流饥饿型反相器686的输入端，其开始将电容器691从0伏充电至NMOS晶体管M2的阈值电压Vth。响应于在节点IN-处的电压等于或超过NMOS晶体管M2的阈值电压Vth，NMOS晶体管接通。因为NMOS晶体管M2强于PMOS晶体管M4，NMOS晶体管M2快速地将节点OUT_N下拉至PMOS晶体管M3的阈值电压Vth，因此接通PMOS晶体管M3。之后，PMOS晶体管M3快速地将节点OUT上拉至逻辑1(按照上面的节点IN+为0，因此NMOS晶体管M1关断)，这关断了PMOS晶体管M3。因此，NMOS晶体管M2快速地将节点OUT_N下拉至逻辑0，使得仅有少量或没有瞬态开路电流流过PMOS晶体管M4和NMOS晶体管M2。
此外，在节点OUT_N的逻辑0经过左侧的缓冲器680传输至电流饥饿型反相器681和附加的反相器682的输入端。因此，附加的反相器682将输出CLK转变为逻辑1，并且电流饥饿型反相器681开始对电容器690进行充电，以再次开始上面描述的循环。
根据上面描述的等式(1)，振荡的时间周期与Ibias和NMOS晶体管M1/M2的阈值电压Vth的比值成比例，因此如果Ibias生成为与随着过程和温度变化的阈值电压Vth具有强相关性，则可以控制频率为相对地恒定。这样的控制可通过如在下文中参考图7进一步详细描述的过程和温度电路560和PMOS晶体管M5/M6的电流镜来实施。
图7是依据在本文中公开的主题的实施例的、与图5中的环形振荡器570相结合地使用的过程和温度变化生成器560的电路图。在这个实施例中，过程和温度变化生成器560用于生成在上面参考图6描述的电流Ibias。本领域的技术人员理解图7的电路560仅仅是实施生成器电路560的一种方式，然而也能够实现用于生成电流Ibias的其他实施例。在这个实施例中。一对级联的NMOS晶体管M10和M11用于生成如下电压，其为供应电压Vosc减去两个阈值电压降。因此，在图7的电路560中，低电流可通过NMOS晶体管M10和M11，从耦合至供应电压Vosc的相应的漏极节点拉取。NMOS晶体管M10的控制节点同样耦合到供应电压Vosc。NMOS晶体管M10的源极节点处在Vosc-Vth，并且NMOS晶体管M11的源极节点处于Vosc-2Vth，其中假设对于NMOS晶体管M10和M11而言阈值电压是相同的。在NMOS晶体管M11的源极节点的电压(Vosc-2Vth)在之后转换成校正电流Icc，其使用常规的带有源极负反馈级的共源极PMOS晶体管M12，使得跨导在电压范围上是线性的，因此使得校正电流Icc与Vth成比例。
该校正电流Icc被添加至固定电流Idc并且(经由电流镜M15/M16)适当地被镜像以生成Pbias(参见图6)，使得Ibias(图6)等于校正电流Icc+Idc，并且追踪电路560中的晶体管的阈值电压Vth的变化。电流Ibias在之后经由PMOS晶体管M17被镜像到图6的PMOS晶体管M5和M6，以将电流Ibias发送到相应的电流饥饿型反相器681和686。该校正电流Icc至少在一阶上消除了由于过程和温度导致的NMOS晶体管M1和M2的阈值电压Vth的变化(一阶与任意的PMOS晶体管中的变化相比与NMOS晶体管M1和M2的Vth的变化更相关，这是因为如上文所述，图6的电路的振荡频率相较于任意的PMOS晶体管更多地取决于NMOS晶体管M1和M2的阈值电压)。例如，如果NMOS晶体管M1和M2的阈值电压Vth增大，则校正电流Icc增大，Ibias增大，并且进而NMOS晶体管M1和M2(图6)能更快速地对电容器690和691进行充电，以补偿NMOS阈值电压Vth的增加。相反的，如果NMOS晶体管M1和M2的阈值电压Vth减小，则校正电流Icc减小，Ibias减小，并且进而NMOS晶体管M1和M2(图6)能较慢地对电容器690和691进行充电，以补偿NMOS阈值电压Vth的减小。
尽管图7中的电路560针对NMOS阈值电压的增大有效地起到了减小校正电流Icc以及进而减小Ibias的作用，但针对NMOS和PMOS阈值电压Vth的整体增大，电路560仍然使校正电流Icc和Ibias增大，这是因为校正电流Icc相比较于PMOS阈值电压更多地取决于NMOS阈值电压。通过设定gmRs>>1能够基本上消除校正电流Icc对PMOS阈值电压的依赖性，其中gm为图7的电路560的PMOS晶体管M12的跨导，以及Rs为电阻器695的电阻。
此外，仍然参考图7，尽管电阻器695的电阻以不辅助电路560的温度/过程补偿的方式随着过程和温度变化，但是电阻器695的值能够在制造期间修正到在预定的温度处的预定值，使得该修正至少用于补偿由于芯片到芯片的过程导致的电阻器695的电阻的改变。
如在上文参考图1-4讨论的常规的CMOS振荡器通常在频率方面能具有+/-25％的变化。通过对在参考图5-7描述的实施例中的PVT变化进行的补偿，在频率方面的变化在所有PVT条件下能降低到+/-4.2。此外，由于图5-7中的实施例的电流饥饿型结构，功率消耗很低。更进一步的，由于振荡器电路570设计的对称性，时钟输出信号CLK的占空比变化更小。该设计同样进一步免除了随机成分变化，因为在振荡器电路570的每一“侧”的部件能够容易地与其在“另一侧”对应的部件匹配；例如，参考图6，NMOS晶体管M1能够匹配到NMOS晶体管M2，PMOS晶体管M3能够匹配到PMOS晶体管M4，电流饥饿型反相器681能够匹配到电流饥饿型反相器686，诸如此类。
在备选的实施例中，图6的电路能够设计为使得时钟频率相对于NMOS阈值电压更多地取决于PMOS阈值电压，并且图7的电路能够设计为使得校正电流Icc相对于NMOS阈值电压能更多地取决于PMOS阈值电压。此外，本领域的技术人员理解上面描述的实施例能够实施在具有范围从3.0V至3.5V的供应电压的、针对-40至160的华氏温度变化的、约21MHz的目标频率的110nm(BCD9S)技术中。在其他实施例中，数字控制可以如接下来参考图8讨论的那样来实施。
图8为依据在本文中公开的主题的实施例的、具有数模转换补偿网络801的PVT补偿的电流饥饿型环形振荡器800的电路图。在这个实施例中，若干开关(在这里示出的S1，S2和S3)可以被编程以生成CMOS振荡器570的输出时钟信号CLK的特定频率。通过占用用于电流Ifix的附加的路径，在CMOS振荡器570处用于驱动时钟输出信号CLK的电流Ifix的大小可以在数学上地减小以达到所期望的频率。
时钟输出信号CLK的平均输出频率是通过修正电容器690和691的纵横比(等效尺寸)、PMOS晶体管M5和M6的纵横比、或者通过使用现有的补偿网络801修正Idc的值可编程的。利用补偿网络，多个频率能通过改变在图7的电路560中使用的Idc的值来生成，或者，可编程的电流Ifix能够被添加到图6中的Ibias以调节输出时钟信号CLK的频率。
图9为依据在本文中公开的主题的实施例的、具有PVT补偿的电流饥饿型CMOS环形振荡器555的系统900的方框图。在这个系统中，振荡器555可以本身是单个集成电路芯片或与处理器901和存储器902一起布置在集成电路芯片910上。在其他实施例中，处理器901和存储器可以是连同振荡器555一同布置在印刷电路板910的独立的集成电路芯片。更进一步的，板/芯片910可以耦合到另外的板/芯片911。
尽管可以对本文中讨论的主题做出各种修改或备选的构建，但在附图中示出了其特定的说明性实施例，并且已经在上面进行了详细地描述。然而，应该理解的是，并非旨在将权利要求限于所公开的特定的形式，相反的，其旨在覆盖落在权利要求的精神和范围之内的所有修改，备选的构建以及等同物。

Claims (7)

1.一种电子电路，包括：
电平移位器，具有第一输入、第二输入、第一输出和第二输出；
第一电流饥饿型反相器，被耦合以驱动所述第一输入；
第一电容器，被耦合在所述第一输入与参考供应节点之间；
第二电流饥饿型反相器，被耦合以驱动所述第二输入；
第二电容器，被耦合在所述第二输入与所述参考供应节点之间；
第一缓冲器电路，耦合到所述第一电流饥饿型反相器；
第二缓冲器电路，耦合到所述第二电流饥饿型反相器；
其中所述第一电流饥饿型反相器和所述第二电流饥饿型反相器由偏置电流偏置；
其中所述第二输出被耦合到所述第一电流饥饿型反相器的输入；
其中所述第一输出被耦合到所述第二电流饥饿型反相器的输入；以及
偏置生成器电路，被配置为产生所述偏置电流；所述偏置生成器电路产生与MOS晶体管阈值电压成比例的所述偏置电流。
2.根据权利要求1所述的电子电路，其中所述偏置生成器电路包括：
第一导电类型的第一MOS晶体管；
所述第一导电类型的第二MOS晶体管，与所述第一MOS晶体管级联耦合；
第二导电类型的第三MOS晶体管，与所述第二MOS晶体管级联耦合，所述第三MOS晶体管产生与所述第一MOS晶体管和所述第二MOS晶体管的阈值电压成比例的校正电流；以及
电流镜电路，被配置为根据所述校正电流产生所述偏置电流。
3.根据权利要求2所述的电子电路，其中所述偏置生成器电路还包括：求和电路，被配置为将固定电流添加至所述校正电流以生成所述偏置电流。
4.根据权利要求1所述的电子电路，其中：
所述第一缓冲器电路被耦合在所述第二输出与所述第一电流饥饿型反相器的输入之间；以及
所述第二缓冲器电路被耦合在所述第一输出与所述第二电流饥饿型反相器的输入之间。
5.根据权利要求1所述的电子电路，其中所述MOS晶体管阈值电压是nMOS晶体管的阈值电压。
6.根据权利要求5所述的电子电路，其中所述nMOS晶体管是在所述电平移位器中的下拉晶体管，所述nMOS晶体管由所述第一输入控制、并且被耦合在所述第一输出与所述参考供应节点之间。
7.根据权利要求1所述的电子电路，其中所述偏置发生器电路包括：
晶体管电路，被配置为在节点处生成响应于过程和温度的改变的电压；
电流生成器，被耦合到所述晶体管电路、并且被配置为生成与在所述节点处的电压对应的校正电流；以及
转换电路，被耦合到所述电流生成器、并且被配置为将所述校正电流转换为所述偏置电流。
CN201811174600.4A 2014-08-30 2015-08-28 对于过程、温度和电压变化而具有稳定频率的cmos振荡器 Expired - Fee Related CN109379060B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/474,091 US9325323B2 (en) 2014-08-30 2014-08-30 CMOS oscillator having stable frequency with process, temperature, and voltage variation
US14/474,091 2014-08-30
CN201510542100.1A CN105391424B (zh) 2014-08-30 2015-08-28 对于过程、温度和电压变化而具有稳定频率的cmos振荡器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510542100.1A Division CN105391424B (zh) 2014-08-30 2015-08-28 对于过程、温度和电压变化而具有稳定频率的cmos振荡器

Publications (2)

Publication Number Publication Date
CN109379060A CN109379060A (zh) 2019-02-22
CN109379060B true CN109379060B (zh) 2023-02-28

Family

ID=55403762

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201520664280.6U Withdrawn - After Issue CN205105179U (zh) 2014-08-30 2015-08-28 时钟生成器件、振荡器以及时钟生成系统
CN201510542100.1A Expired - Fee Related CN105391424B (zh) 2014-08-30 2015-08-28 对于过程、温度和电压变化而具有稳定频率的cmos振荡器
CN201811174600.4A Expired - Fee Related CN109379060B (zh) 2014-08-30 2015-08-28 对于过程、温度和电压变化而具有稳定频率的cmos振荡器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201520664280.6U Withdrawn - After Issue CN205105179U (zh) 2014-08-30 2015-08-28 时钟生成器件、振荡器以及时钟生成系统
CN201510542100.1A Expired - Fee Related CN105391424B (zh) 2014-08-30 2015-08-28 对于过程、温度和电压变化而具有稳定频率的cmos振荡器

Country Status (2)

Country Link
US (1) US9325323B2 (zh)
CN (3) CN205105179U (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9325323B2 (en) * 2014-08-30 2016-04-26 Stmicroelectronics International N.V. CMOS oscillator having stable frequency with process, temperature, and voltage variation
KR102349418B1 (ko) * 2015-08-31 2022-01-10 삼성전자 주식회사 기준전류 발생회로 및 기준전류 발생회로를 포함하는 전자 장치
FR3056861B1 (fr) * 2016-09-23 2018-11-23 Stmicroelectronics (Rousset) Sas Procede et systeme de gestion du fonctionnement d'oscillateurs en anneau
GB201622029D0 (en) * 2016-12-22 2017-02-08 Nederlands Inst Voor Ecologie (Nioo-Knaw) See Scientia Terrae Vzw Nordic Semiconductor Asa Voltage sampling circuits
US10171065B2 (en) 2017-02-15 2019-01-01 International Business Machines Corporation PVT stable voltage regulator
CN107991553B (zh) * 2017-11-21 2019-12-31 中国电子科技集团公司第四十一研究所 一种矢量网络分析仪时钟系统及其优化方法
KR102475460B1 (ko) * 2018-03-12 2022-12-08 에스케이하이닉스 주식회사 오실레이터 및 이를 포함하는 메모리 시스템
TWI668957B (zh) 2018-05-15 2019-08-11 華邦電子股份有限公司 震盪器電路
KR102452619B1 (ko) * 2018-07-04 2022-10-07 삼성전자주식회사 Pvt 변화에 적응성 있는 집적 회로
CN109120258B (zh) * 2018-08-03 2022-03-15 北京大学深圳研究生院 一种温度自补偿环形振荡器和一种时钟产生电路
US11048292B2 (en) * 2018-12-13 2021-06-29 Nxp Usa, Inc. Duty cycle control for reduced dynamic power consumption
CN109639135B (zh) * 2019-01-22 2024-03-01 上海艾为电子技术股份有限公司 一种电荷泵电路
CN110542849B (zh) * 2019-09-16 2021-11-05 广州粒子微电子有限公司 全mos电压及温度监测方法及电路
CN110706642B (zh) * 2019-11-08 2020-10-27 四川遂宁市利普芯微电子有限公司 一种用于led显示屏驱动芯片的振荡电路
CN111537773A (zh) * 2020-06-05 2020-08-14 北京交通大学 电压检测电路及控制器和电子设备
CN112350722B (zh) * 2020-11-16 2024-08-02 上海唯捷创芯电子技术有限公司 一种低温漂环形振荡器、芯片及通信终端
WO2022106960A1 (en) 2020-11-23 2022-05-27 Silanna Asia Pte Ltd Noise-tolerant delay circuit
CN114553196A (zh) * 2020-11-25 2022-05-27 长鑫存储技术有限公司 电位产生电路、反相器、延时电路和逻辑门电路
EP4033661B1 (en) 2020-11-25 2024-01-24 Changxin Memory Technologies, Inc. Control circuit and delay circuit
EP4033664B1 (en) 2020-11-25 2024-01-10 Changxin Memory Technologies, Inc. Potential generation circuit, inverter, delay circuit, and logic gate circuit
EP4033312B1 (en) 2020-11-25 2024-08-21 Changxin Memory Technologies, Inc. Control circuit and delay circuit
US11681313B2 (en) 2020-11-25 2023-06-20 Changxin Memory Technologies, Inc. Voltage generating circuit, inverter, delay circuit, and logic gate circuit

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995232A (en) 1975-05-02 1976-11-30 National Semiconductor Corporation Integrated circuit oscillator
US4283690A (en) 1979-12-31 1981-08-11 Motorola, Inc. Low power CMOS oscillator
US4910471A (en) 1989-02-15 1990-03-20 Ict International Cmos Technology, Inc. CMOS ring oscillator having frequency independent of supply voltage
US5072197A (en) 1991-01-03 1991-12-10 Hewlett-Packard Company Ring oscillator circuit having improved frequency stability with respect to temperature, supply voltage, and semiconductor process variations
JP2990863B2 (ja) 1991-06-26 1999-12-13 日本電気株式会社 発振回路
JPH06169237A (ja) 1991-09-13 1994-06-14 Mitsubishi Electric Corp リングオシレータ回路
US5175512A (en) * 1992-02-28 1992-12-29 Avasem Corporation High speed, power supply independent CMOS voltage controlled ring oscillator with level shifting circuit
FR2758422B1 (fr) 1997-01-13 1999-02-05 Sgs Thomson Microelectronics Oscillateur en anneau en technologie cmos
US5905412A (en) 1997-05-21 1999-05-18 National Semiconductor Corporation Process compensation method for CMOS current controlled ring oscillators
US6628558B2 (en) * 2001-06-20 2003-09-30 Cypress Semiconductor Corp. Proportional to temperature voltage generator
US7321270B2 (en) * 2005-04-14 2008-01-22 Ess Technology, Inc. Current-controlled CMOS ring oscillator circuit
KR100696958B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부 전압 발생 회로
US7701301B2 (en) 2006-09-13 2010-04-20 Conexant Systems, Inc. Systems for implementing a temperature and process compensated two-stage ring oscillator
US7710208B2 (en) * 2007-04-18 2010-05-04 Vns Portfolio Llc Multi-speed ring oscillator
US7642872B2 (en) 2007-05-24 2010-01-05 Atmel Corporation Low cost and low variation oscillator
CN101127506A (zh) * 2007-09-29 2008-02-20 北京时代民芯科技有限公司 一种新型cmos振荡器电路
KR101104720B1 (ko) * 2009-11-30 2012-01-11 이타칩스 주식회사 외부공급전압, 온도 및 공정에 대한 보상을 갖는 오실레이터 회로
JP5491319B2 (ja) * 2010-08-16 2014-05-14 ルネサスエレクトロニクス株式会社 表示ドライバ回路
CN103684354B (zh) * 2013-05-21 2015-01-07 国家电网公司 一种环形振荡电路、环形振荡器及其实现方法
US9325323B2 (en) * 2014-08-30 2016-04-26 Stmicroelectronics International N.V. CMOS oscillator having stable frequency with process, temperature, and voltage variation

Also Published As

Publication number Publication date
US20160065220A1 (en) 2016-03-03
CN109379060A (zh) 2019-02-22
CN205105179U (zh) 2016-03-23
CN105391424B (zh) 2018-10-30
CN105391424A (zh) 2016-03-09
US9325323B2 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
CN109379060B (zh) 对于过程、温度和电压变化而具有稳定频率的cmos振荡器
US9112485B2 (en) Comparator with transition threshold tracking capability
US7205813B2 (en) Differential type delay cells and methods of operating the same
US20100171558A1 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
US8258880B2 (en) Ring oscillator for providing constant oscillation frequency
US5463353A (en) Resistorless VCO including current source and sink controlling a current controlled oscillator
US5059838A (en) Signal delay circuit using charge pump circuit
US20050258911A1 (en) Ring oscillation circuit
US20070153950A1 (en) Delay circuit with timing adjustment function
JP2008301042A (ja) 発振回路及び半導体装置
CN117980852A (zh) 具有过程电压温度鲁棒性、线性度和漏电流补偿的延迟线
US7969253B2 (en) VCO with stabilized reference current source module
JPH10242812A (ja) 半導体回路
JP2022156805A (ja) 遅延回路、及び遅延回路の制御方法
US20060232345A1 (en) Current-controlled CMOS ring oscillator circuit
KR20050055425A (ko) 가변 구동 전압을 갖는 오실레이타
JP2000091890A (ja) 発振回路
KR100520269B1 (ko) 전압-전류변환기 및 그를 이용한 셀프-오실레이터
US20240106441A1 (en) Phase locked loop circuit and semiconductor device including the same
US9325325B2 (en) Method and device for managing the time transition of a CMOS logic circuit as a function of temperature
KR102695245B1 (ko) 전압 제어 발진기용 지연 셀
US11929745B1 (en) Clock generator
US6515537B2 (en) Integrated circuit current source with switched capacitor feedback
CN110932670B (zh) 振荡器电路以及相关的振荡器装置
US20160191030A1 (en) Voltage controlled delay circuit and voltage controlled oscillator including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20230228