KR20080001923A - 반도체 소자의 링 발진기 - Google Patents

반도체 소자의 링 발진기 Download PDF

Info

Publication number
KR20080001923A
KR20080001923A KR1020060060395A KR20060060395A KR20080001923A KR 20080001923 A KR20080001923 A KR 20080001923A KR 1020060060395 A KR1020060060395 A KR 1020060060395A KR 20060060395 A KR20060060395 A KR 20060060395A KR 20080001923 A KR20080001923 A KR 20080001923A
Authority
KR
South Korea
Prior art keywords
ring oscillator
pmos transistor
temperature
power supply
inverter
Prior art date
Application number
KR1020060060395A
Other languages
English (en)
Inventor
송청기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060060395A priority Critical patent/KR20080001923A/ko
Publication of KR20080001923A publication Critical patent/KR20080001923A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 소자의 링 발진기에 관한 것이다. 본 발명은 온도 변화에 따른 발진 신호의 주기 변화를 최소화할 수 있는 반도체 소자의 링 발진기를 제공하는데 그 목적이 있다. 본 발명의 일 측면에 따르면, 홀수개의 인버터를 구비하는 링 발진부; 상기 링 발진부의 각 인버터의 전원전압단을 구동하기 위한 전원전압 구동부; 및 온도에 대응하여 상기 전원전압 구동부를 제어하기 위한 온도 보상 제어부를 구비하는 반도체 소자의 링 발진기가 제공된다.
링 발진기, 온도 변화, 다이오드, 저항, 전원

Description

반도체 소자의 링 발진기{RING OSCILLATOR IN SEMICONDUCTOR DEVICE}
도 1은 종래기술에 따른 링 발진기의 회로도.
도 2는 본 발명의 일 실시예에 따른 링 발진기의 회로도.
도 3은 도 2의 발진기의 시뮬레이션 결과를 나타낸 도면.
도 4는 본 발명과 종래기술에 따른 링 발진기의 온도 특성 시뮬레이션 결과를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
2000: 링 발진부
201: PMOS 트랜지스터
202: 다이오드
203: 저항
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 소자의 링 발진기에 관한 것이다.
반도체 소자에서 발진기는 특정 주파수를 가지는 신호를 생성하기 위하여 널리 사용되는 회로이다. 특히, DRAM(Dynamic Random Access Memory)에서는 리프레시 주기를 정의하기 위하여 발진기가 사용되며, 이러한 발진기의 신뢰도가 리프레시 특성에 큰 영향을 미치게 된다.
도 1은 종래기술에 따른 링 발진기의 회로도이다.
도 1을 참조하면, 종래기술에 따른 링 발진기는, 직렬로 연결된 홀수개의 인버터(101, 102, 103, 104, 105)와, 각 인버터(101, 102, 103, 104, 105)의 출력 노드(10A, 10B, 10C, 10D, 10E)에 병렬로 접속된 다수의 그라운드 캐패시터(106, 107, 108, 109, 110)로 구성된다.
여기서, 최종 출력 노드(10E)는 첫번째 인버터(101)의 입력단과 연결되어 있다.
최종 출력 노드(10E)에 초기 전압값으로 접지전압(VSS)을 인가하면, 라이징 전달 딜레이 이후에 인버터(101)의 출력 노드(10A)가 전원전압(VDD)으로 천이된다. 동일한 방식으로 이후의 인버터(102, 103, 104, 105)를 거치면서 신호가 전송되어 최종 출력 노드(10E)가 전원전압(VDD)으로 천이된다. 이후, 다시 인버터(101, 102, 103, 104, 105)로 이루어진 루프를 통해 신호가 전송되면 최종 출력 노드(10E)가 다시 접지전압(VSS)으로 천이된다.
이처럼 최종 출력 노드(10E)는 일정 시간 동안 전원전압(VDD)을 유지하다가 일정 시간 동안 접지전압(VSS)을 유지하는 과정을 반복하게 된다. 최종 출력 노드(10E)의 라이징 유지 시간(tR) 및 폴링 유지 시간(tF)는 하기의 수학식 1과 같이 각 인버터(101, 102, 103, 104, 105)의 라이징 전달 딜레이와 폴링 전달 딜레이에 따라 결정된다.
tR = TR(101) + TF(101) + TR(103) + TF(101) + TR(105)
tF = TF(101) + TR(101) + TF(103) + TR(101) + TF(105)
여기서, 'TR(101)'은 인버터(101)의 라이징 전달 딜레이를, 'TF(101)'은 인버터(101)의 폴링 전달 딜레이를 각각 나타낸다.
그런데, 상기와 같은 종래의 링 발진기는 온도가 변화하면 인버터(101, 102, 103, 104, 105)의 라이징 전달 딜레이와 폴링 전달 딜레이가 변하기 때문에 온도에 따라 발진 신호의 주기가 달라지는 결과를 초래한다.
DRAM의 경우, 발진 신호의 주기가 달라지면 리프레시 주기가 달라지기 때문에 데이터 오류가 발생할 수 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 온도 변화에 따른 발진 신호의 주기 변화를 최소화할 수 있는 반도체 소자의 링 발진기를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 홀수개의 인버터를 구비하는 링 발진부; 상기 링 발진부의 각 인버터의 전원전압단을 구동하기 위한 전원전압 구동부; 및 온도에 대응하여 상기 전원전압 구동부를 제어하기 위한 온도 보상 제어부를 구비하는 반도체 소자의 링 발진기가 제공된다.
여기서, 상기 링 발진부는 각 인버터의 출력 노드에 병렬로 접속된 다수의 캐패시터를 더 구비할 수 있다.
여기서, 상기 온도 보상 제어부는 선택신호에 응답하여 온도 보상 동작을 수행하는 것이 바람직하다.
또한, 본 발명의 다른 측면에 따르면, 홀수개의 인버터를 구비하는 링 발진부; 상기 링 발진부의 각 인버터의 전원전압단을 구동하기 위한 제1 PMOS 트랜지스터; 선택신호에 응답하여 상기 제1 PMOS 트랜지스터의 게이트단을 풀다운하기 위한 NMOS 트랜지스터; 상기 선택신호에 응답하여 상기 제1 PMOS 트랜지스터의 게이트단을 풀업하기 위한 제2 PMOS 트랜지스터; 상기 제1 PMOS 트랜지스터의 게이트단과 상기 제2 PMOS 트랜지스터 사이에 접속된 수동 저항; 및 상기 제1 PMOS 트랜지스터의 게이트단과 접지전압단 사이에 접속된 다이오드를 구비하는 반도체 소자의 링 발진기가 제공된다.
여기서, 상기 능동 소자로서 다이오드, 바이폴라 트랜지스터, 전계효과 트랜지스터 중 어느 하나를 사용할 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2는 본 발명의 일 실시예에 따른 링 발진기의 회로도이다.
도 2를 참조하면, 본 실시예에 따른 링 발진기는, 링 발진부(2000)와, 전원전압 구동부와, 온도 보상 제어부를 구비한다.
여기서, 링 발진부(2000)는, 도 1에 도시된 종래의 링 발진기와 동일하다. 다만, 풀업용 전원전압단(NPVS)이 전원전압단(VDD)에 직접 접속되어 있는 것이 아니라, 전원전압 구동부를 통해 접속되어 있다.
한편, 전원전압 구동부는 전원전압단(VDD)과 풀업용 전원전압단(NPVS) 사이에 접속된 PMOS 트랜지스터(201)로 구현할 수 있다.
그리고, 온도 보상 제어부는, 선택신호(SEL)에 응답하여 PMOS 트랜지스터(201)의 게이트단(CNTR)을 풀다운하기 위한 NMOS 트랜지스터(205)와, 선택신호(SEL)에 응답하여 PMOS 트랜지스터(201)의 게이트단(CNTR)을 풀업하기 위한 PMOS 트랜지스터(204)와, PMOS 트랜지스터(201)의 게이트단(CNTR)과 PMOS 트랜지스터(204) 사이에 접속된 수동 저항(203)과, PMOS 트랜지스터(201)의 게이트단(CNTR)과 접지전압단(VSS) 사이에 접속된 다이오드(202)를 구비한다. 다이오드(202)는 접지전압단(VSS)에 순방향 접속되어 있다.
우선, 선택신호(SEL)가 논리레벨 하이이면, PMOS 트랜지스터(204)는 턴오프 되고, NMOS 트랜지스터(205)가 턴온되어, PMOS 트랜지스터(201)은 완전히 턴온되어 종래의 링 발진기(도 1 참조)와 같이 풀업용 전원전압단(NPVS)이 전원전압(VDD)에 연결된 상태가 되므로 별도의 온도 보상 동작을 수행하지 않는다.
한편, 선택신호(SEL)가 논리레벨 로우이면, NMOS 트랜지스터(205)가 턴오프되고, PMOS 트랜지스터(204)는 턴온되어 PMOS 트랜지스터(201)의 게이트단(CNTR)의 전위가 온도에 따라 제어되는 온도 보상 동작을 수행한다.
다이오드(202)는 정해진 온도에서 일정한 문턱전압(Vth) 값을 가지며, 이러한 문턱전압(Vth) 값이 PMOS 트랜지스터(201)의 게이트단(CNTR)의 전위에 반영된다. 주변의 온도가 상승함에 따라 다이오드(202)의 문턱전압(Vth)은 기준전압 대비 약 2mV/℃의 비율로 감소한다. 도 3에 각 온도별 PMOS 트랜지스터(201)의 게이트단(CNTR)의 전위 변화가 나타나 있다.
따라서, 온도가 상승함에 따라 PMOS 트랜지스터(201)의 게이트단(CNTR)의 전위가 점점 낮아지게 되고, 이에 따라 PMOS 트랜지스터(201)를 통해 풀업용 전원전압단(NPVS)으로 공급되는 전류가 증가하게 된다.
결국, 온도 변화에 따라 링 발진부(2000)를 구성하는 각 인버터의 전원전압이 달라지게 되며, 이는 각 인버터의 라이징 전달 딜레이 및 폴링 전달 딜레이를 변화시켜 발진 신호의 주기 변화로 귀결된다.
온도가 증가하면 할수록 링 발진기의 발진 신호의 주기는 자연적으로 증가하는 추세를 보이는데, 본 발명을 적용하는 경우, 온도 보상 동작에 의해 각 인버터의 라이징 전달 딜레이 및 폴링 전달 딜레이가 줄어드는 작용을 수행하기 때문에 온도 증가에 따른 발진 신호의 주기 증가 정도를 완화시킬 수 있다.
도 4는 본 발명과 종래기술에 따른 링 발진기의 온도 특성 시뮬레이션 결과를 나타낸 도면으로서, 종래기술에 비해 본 발명의 링 발진기가 온도 변화에 따른 주기 변동성이 낮게 나타남을 확인할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 링 발진부를 5개의 인버터와 5개의 그라운드 캐패시터로 구현하는 경우를 일례로 들어 설명하였으나, 링 발진부는 원하는 발진 주파수에 따라 다르게 구현해야 한다.
또한, 전술한 실시예에서는 온도 보상 제어부에 다이오드를 사용하는 경우를 일례로 들어 설명하였으나, 다이오드를 대신하여 바이폴라 트랜지스터(BJT), 전계효과 트랜지스터(FET) 등의 다른 능동 소자를 사용할 수 있다.
전술한 본 발명은 링 발진기의 온도 의존성을 최소화하여 온도 변화에 관계없이 일정한 주기를 갖는 발진 신호를 확보할 수 있으며, 특히 본 발명의 링 발진기를 DRAM에 적용할 경우, 리프레시 특성 개선을 기대할 수 있다.

Claims (6)

  1. 홀수개의 인버터를 구비하는 링 발진부;
    상기 링 발진부의 각 인버터의 전원전압단을 구동하기 위한 전원전압 구동부; 및
    온도에 대응하여 상기 전원전압 구동부를 제어하기 위한 온도 보상 제어부
    를 구비하는 반도체 소자의 링 발진기.
  2. 제1항에 있어서,
    상기 링 발진부는 각 인버터의 출력 노드에 병렬로 접속된 다수의 캐패시터를 더 구비하는 것을 특징으로 하는 반도체 소자의 링 발진기.
  3. 제1항 또는 제2항에 있어서,
    상기 온도 보상 제어부는 선택신호에 응답하여 온도 보상 동작을 수행하는 것을 특징으로 하는 반도체 소자의 링 발진기.
  4. 홀수개의 인버터를 구비하는 링 발진부;
    상기 링 발진부의 각 인버터의 전원전압단을 구동하기 위한 제1 PMOS 트랜지스터;
    선택신호에 응답하여 상기 제1 PMOS 트랜지스터의 게이트단을 풀다운하기 위한 NMOS 트랜지스터;
    상기 선택신호에 응답하여 상기 제1 PMOS 트랜지스터의 게이트단을 풀업하기 위한 제2 PMOS 트랜지스터;
    상기 제1 PMOS 트랜지스터의 게이트단과 상기 제2 PMOS 트랜지스터 사이에 접속된 수동 저항; 및
    상기 제1 PMOS 트랜지스터의 게이트단과 접지전압단 사이에 접속된 능동 소자
    를 구비하는 반도체 소자의 링 발진기.
  5. 제4항에 있어서,
    상기 능동 소자는 다이오드, 바이폴라 트랜지스터, 전계효과 트랜지스터 중 어느 하나인 것을 특징으로 하는 반도체 소자의 링 발진기.
  6. 제4항 또는 제5항에 있어서,
    상기 링 발진부는 각 인버터의 출력 노드에 병렬로 접속된 다수의 캐패시터 를 더 구비하는 것을 특징으로 하는 반도체 소자의 링 발진기.
KR1020060060395A 2006-06-30 2006-06-30 반도체 소자의 링 발진기 KR20080001923A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060060395A KR20080001923A (ko) 2006-06-30 2006-06-30 반도체 소자의 링 발진기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060395A KR20080001923A (ko) 2006-06-30 2006-06-30 반도체 소자의 링 발진기

Publications (1)

Publication Number Publication Date
KR20080001923A true KR20080001923A (ko) 2008-01-04

Family

ID=39213803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060395A KR20080001923A (ko) 2006-06-30 2006-06-30 반도체 소자의 링 발진기

Country Status (1)

Country Link
KR (1) KR20080001923A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104764914A (zh) * 2014-01-03 2015-07-08 致茂电子股份有限公司 误差补偿方法与应用此方法的自动测试设备
CN105161487A (zh) * 2015-08-20 2015-12-16 上海华力微电子有限公司 一种互连寄生电阻电容校准结构
KR101717881B1 (ko) * 2016-05-25 2017-03-17 숭실대학교산학협력단 차동 출력 구조의 링 발진기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104764914A (zh) * 2014-01-03 2015-07-08 致茂电子股份有限公司 误差补偿方法与应用此方法的自动测试设备
CN105161487A (zh) * 2015-08-20 2015-12-16 上海华力微电子有限公司 一种互连寄生电阻电容校准结构
KR101717881B1 (ko) * 2016-05-25 2017-03-17 숭실대학교산학협력단 차동 출력 구조의 링 발진기

Similar Documents

Publication Publication Date Title
US7839159B2 (en) ZQ calibration circuit and a semiconductor device including a ZQ calibration circuit
KR100549621B1 (ko) 셀프 리프래쉬용 오실레이터
US20070024328A1 (en) Output driver with maintained slew rate
US6429705B1 (en) Resetting circuit independent of a transistor's threshold
US10516384B2 (en) Circuit for generating voltage
KR20080001923A (ko) 반도체 소자의 링 발진기
US20130162342A1 (en) Reference voltage generator of semiconductor integrated circuit
KR20150128106A (ko) 출력 신호의 듀티 사이클을 조절하는 증폭 회로
KR0173934B1 (ko) 내부전원전압 공급장치
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR20050102485A (ko) 펄스 발생기
US7881128B2 (en) Negative word line voltage generator for semiconductor memory device
US8912841B1 (en) Semiconductor devices and semiconductor systems including the same
KR100641949B1 (ko) Ｃｍｏｓ 인버터를 이용한 구동 장치
US10416693B1 (en) Internal voltage generation circuits
KR20130132186A (ko) 주기신호생성회로
CN1627440B (zh) 更新振荡器
KR100965054B1 (ko) 파워 온 리셋 회로
KR100772711B1 (ko) 내부전원 생성장치
KR20150005365A (ko) 주기신호생성회로
KR20130132185A (ko) 주기신호생성회로
US9223330B2 (en) Internal voltage generation circuit
US20080036519A1 (en) Apparatus for controlling voltage
KR100799103B1 (ko) 반도체 소자
KR20130132188A (ko) 리프레쉬회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid