KR940017214A - 기준전압 발생회로 - Google Patents

기준전압 발생회로 Download PDF

Info

Publication number
KR940017214A
KR940017214A KR1019930028677A KR930028677A KR940017214A KR 940017214 A KR940017214 A KR 940017214A KR 1019930028677 A KR1019930028677 A KR 1019930028677A KR 930028677 A KR930028677 A KR 930028677A KR 940017214 A KR940017214 A KR 940017214A
Authority
KR
South Korea
Prior art keywords
voltage
generating circuit
capacitor
constant voltage
holding means
Prior art date
Application number
KR1019930028677A
Other languages
English (en)
Inventor
쥰 에토오
요시노부 나카고메
히토시 다나카
고오지 가와모토
마사카즈 아오키
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
스즈끼 진이찌로오
히타치 쪼오엘.에스.아이.엔지니아링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼, 스즈끼 진이찌로오, 히타치 쪼오엘.에스.아이.엔지니아링 가부시키가이샤 filed Critical 가나이 쓰토무
Publication of KR940017214A publication Critical patent/KR940017214A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

본 발명은 소비전력이 작은 기준전압발생회로를 제공하는 것이다.
2개 MOS트랜지스터의 드레시홀드치 전압차를 기준으로한 전압을 발생하는 정전압발생회로(CVC)와 그 출력 전압을 보지하는 전압보지수단(SH3)을 가지고 전압보지수단(SH3)이 전압발생회로(CVC)의 출력전압을 보지한 후에 정전압발생회로(CVC)의 전원스위치를 오프한다. 그 결과 기준전압발생회로의 전압발생회로(CVC)의 소비전력을 삭감할 수 있다.

Description

기준전압 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 펄스 구동의 기준전압 발생회로도.

Claims (13)

  1. 제1의 동작전위와 제2의 동작전위와의 사이에 결속된 정전압 발생회로와, 상기 정전압 발생회로의 출력전압을 보지하는 전압보지수단을 구비하되, 상기 정전압발생회로는, 제1과 제2의 MOS트랜지스터와, 상기 제1과 제2의 MOS트랜지스터의 각각의 소오스드레인 경로와 직열로 상기 제1의 동작전위와 상기 제2의 동작전위와의 사이에 결속된 제1의 스위치수단을 구비하여, 상기 정전압발생회로가 상기 제1과 제2의 MOS트랜지스터의 드레시홀드치 전압의 전압차에 비례한 제1의 출력단자에 출력하도록 구성하고, 상기 전압보지수단은, 한단이 상기 정전압 발생회로의 상기 제1의 출력단자에 결속된 제2의 스위치수단과, 상기 제2의 스위치수단의 타단에 접속되는 것에 의해 상기 정전압발생회로의 상기 제1의 전압을 축적하는 제1의 콘덴서를 구비하여 상기 전압 보지수단의 상기 제1의 콘덴서가 상기 정전압발생회로의 상기 제1의 전압을 축적한 후에 상기 전압보지수단의 상기 제2의 스위치수단이 오프로되고, 그후 상기 정전압 발생회로의 상기 제1의 스위치수단이 오프되는 것에 의해 상기 정전압 발생회로의 소비전류를 저감하도록한 기준전압발생회로.
  2. 제1항에 있어서, 정기적으로 상기 정전압 발생회로의 상기 제1의 스위치 수단을 온으로 하고 상기 정전압발생회로 상기 제1의 스위치수단을 온의 사이에 상기 전압보지수단의 상기 제2의 스위치수단이 온으로 되어, 상기 전압보지수단의 제1의 콘덴서는 상기 정전압 발생회로의 상기 제1의 전압을 재차 축적하도록한 기준전압발생회로.
  3. 제2항에 있어서, 상기 전압보지수단은, 상기 제1의 콘덴서에 의해 보지된 전압을 출력하는 출력수단을 더 구비하고, 상기 출력수단은, 게이트와 소오스와의 사이에 상기 전압 보지수단의 상기 제1의 콘덴서가 접속된 제3의 MOS트랜지스터를 구비하도록한 기준전압발생회로.
  4. 제1항에 있어서, 상기 정전압발생회로는 상기 제1과 제2의 MOS트랜지스터의 드레시홀드치 전압의 전압차에 비례한 제2의 전압을 제2의 출력단자에 출력하고, 상기 제1의 전압 및 상기 제2의 전압은 상기 제1의 동작 전위를 기준으로 한 전압인 기준 전압발생회로.
  5. 제4항에 있어서, 상기 전압보지수단은, 한단이 상기 정전압 발생회로의 상기 제2의 출력단자에 결속된 제3의 스위치수단과, 상기 제3의 스위치수단을 통하여 상기 정전압발생회로의 상기 제2의 전압을 축적하는 제2의 콘덴서와, 상기 제1의 콘덴서에 축적된 상기 제1의 전압을 상기 제2의 동작전위를 기준으로한 제3의 전압으로 변환하는 전압변환수단과, 상기 제2의 전위를 기준으로하여 상기 제2의 콘덴서에 축적된 상기 제2의 전압과 상기 제3의 어느 큰쪽의 전압을 출력하는 수단을 더 구비하도록한 기준전압발생회로.
  6. 제5항에 있어서, 상기 정전압 발생회로의 상기 제1의 스위치수단은 정기적으로 온으로 되고, 상기 정전압발생회로의 상기 제1의 스위치수단이 온의 사이에 상기 전압보지수단의 상기 제2의 스위치수단 및 상기 제3의 스위치수단이 온으로 되어, 상기 전압보지수단의 상기 제1의 콘덴서는 상기 정전압발생회로의 상기 제1의 전압을 상기 전압 보지수단의 상기 제2의 콘덴서는 상기 정전압발생회로의 상기 제2의 전압을 재차 축적하도록한 기준전압발생회로.
  7. 제1의 동작전위가 공급되는 제1의 단자와, 제2의 동작전위가 공급되는 제2의 단자와, 복수의 워드선과, 상기 복수위 워드선에 교차하는 것과 같이 배치된 복수의 데이터선과, 상기 복수의 워드선과 상기 복수의 데이터선과의 소망의 교점에 배치된 복수의 메모리셀과, 상기 복수의 워드선의 하나의 워드선을 선택하는 디코더와, 상기 제1과 제2의 동작전위가 공급되는 것에 의해 제3의 동작전위를 발생하는 워드선 전압발생회로와, 상기 디코더에 의해 선택된 상기 복수의 워드선의 상기 하나의 워드선과 상기 제3의 동작전위들을 접속하는 워드선 구동회로와, 상기 제1가 제2의 동작전위가 공급되는 것에의해 기준전압을 발생하는 기준전압 발생회로와, 워드선에 공급되는 전압을 상기 워드선에 공급되는 전압에서 상기 제1의 동작 전위분을 뺀 전압으로 레벨을 변환하는 감산회로와, 상기 감산회로의 출력전압과 상기 기준전압을 비교하는 비교회로를 구비하고, 상기 비교회로는 상기 감산회로의 출력전압과 상기 기준전압이 대략 같게 되도록 상기 워드선 전압발생회로를 제어하고, 상기 복수의 메모리셀의 각 메모리셀은, 게이트가 상기 복수워드선이 대응하는 워드선에 접속된 MOS트랜지스터와 그 MOS트랜지스터의 소오스 또는 드레인에 일단이 접속된 제1의 콘덴서를 가지며, 상기 기준전압발생회로는, 상기 제1의 동작전위와 상기 제2의 동작전위와의 사이에 결속된 정전압 발생회로와, 상기 정전압발생회로의 출력전압을 보지하는 전압보지수단을 구비하고, 상기 정전압발생회로는, 제1과 제2의 MOS트랜지스터와, 상기 제1과 제2의 MOS트랜지스터의 각각의 소오스드레인 경로와 직열로 상기 제1의 동작전위와 상기 제2의 동작전위와의 사이에 결속된 제1의 스위치수단을 구비하여, 상기 정전압발생회로가 상기 제1과 제2의 MOS트랜지스터의 드레시홀드 전압의 차전압에 비례한 제1의 전압을 제1의 출력단자에 출력하며, 상기 전압보지수단은, 일단이 상기 정전압발생회로의 상기 제1의 출력단자에 결속된 제2의 스위치수단과, 상기 제2의 스위치수단의 타단에 접속되는 것에 의해 상기 정전압발생회로의 상기 제1의 전압을 축적하는 제1의 콘덴서를 구비하여, 상기 전압보지수단의 상기 제1의 콘덴서가 상기 정전압발생회로의 상기 제1의 전압을 축적한 후에 상기 전압보지수단의 상기 제2의 스위치수단은 오프로되어, 그후 상기 정전압발생회로의 상기 제1의 스위치수단이 오프되는 것에 의해 상기 정전압 발생회로의 소비전류를 저감하도록한 DRAM.
  8. 제7항에 있어서, 상기 정전압발생회로의 상기 제1의 스위치수단은 정기적으로 온으로 되고, 상기 정전압발생회로의 상기 제1의 스위치 수단이 온의 사이에 상기 전압보지수단의 상기 제2의 스위치수단은 온으로 되어, 상기 전압보지수단의 제1의 콘덴서는 상기 정전압발생회로의 상기 제1의 전압을 재차 축적하도록한 DRAM.
  9. 제8항에 있어서, 상기 전압보지수단은, 상기 제1의 콘덴서에 축적된 전압을 출력하는 출력수단을 더 구비하고, 상기 출력수단은, 게이트와 소오스 사이에 상기 전압보지수단의 상기 제1의 콘덴서가 접속된 제3의 MOS트랜지스터를 구비하도록 한 DRAM.
  10. 제7항에 있어서, 상기 정전압 발생회로는 상기 제1과 제2의 MOS트랜지스터의 드레시홀드치 전압의 차전압에 비례한 제2의 전압을 제2의 출력단자에 출력하고, 상기 제1의 전압 및 상기 제2의 전압은 상기 제1의 동작전위를 기준으로한 전압으로 되게한 DRAM.
  11. 제10항에 있어서, 상기 전압보지수단은, 일단이 상기 정전압 발생회로의 상기 제2의 출력단자에 결속 된 제3의 스위치수단과, 상기 제3의 스위치수단을 통하여 상기 정전압발생회로의 상기 제2의 전압을 축적하는 제2의 콘덴서와, 상기 제1의 콘덴서에 축적된 상기 제1의 전압을 상기 제2의 동작전위를 기준으로한 제3의 전압으로 변환하는 전압변환수단과, 상기 제2의 전위를 기준으로하여 상기 제2의 콘덴서에 축적된 상기 제2의 전압과 상기 제3의 전압의 어느 큰쪽의 전압을 출력하는 수단을 더 구비하도록한 DRAM.
  12. 제11항에 있어서, 정기적으로 상기 정전압 발생회로의 상기 제1의 스위치수단은 온으로 하고, 상기 정전압발생회로의 상기 제1의 스위치수단이 온의 사이에 상기 전압보지수단의 상기 제2의 스위치수단 및 상기 제3의 스위치수단은 온으로되어, 상기 전압보지수단의 상기 제1의 콘덴서는 상기 정전압발생회로의 상기 제1의 전압을 상기 전압보지수단의 상기 제2의 콘덴서는 상기 정전압발생회로의 상기 제2의 전압을 재차 축적하도록한 DRAM.
  13. 제7항에 있어서, 상기 정전압 발생회로의 상기 제1의 전압은 상기 복수의 메모리셀의 MOS트랜지스터의 드레시홀드치 전압과 거의 같은 값으로 설정되도록한 DRAM.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930028677A 1992-12-24 1993-12-20 기준전압 발생회로 KR940017214A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34380892 1992-12-24
JP92-343808 1992-12-24

Publications (1)

Publication Number Publication Date
KR940017214A true KR940017214A (ko) 1994-07-26

Family

ID=18364397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930028677A KR940017214A (ko) 1992-12-24 1993-12-20 기준전압 발생회로

Country Status (2)

Country Link
US (2) US5384740A (ko)
KR (1) KR940017214A (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238526B2 (ja) * 1992-06-10 2001-12-17 松下電器産業株式会社 基準電位発生回路とそれを用いた半導体集積回路
KR940017214A (ko) * 1992-12-24 1994-07-26 가나이 쓰토무 기준전압 발생회로
EP0676768B1 (en) * 1994-03-28 2000-12-27 STMicroelectronics S.r.l. Reference signal generating method and circuit for differential evaluation of the content of non-volatile memory cells
FR2721771B1 (fr) * 1994-06-27 1996-09-06 Sgs Thomson Microelectronics Dispositif de mise en veille d'une source de polarisation.
JP3109792B2 (ja) * 1994-09-02 2000-11-20 株式会社東芝 電源装置
EP0701190A3 (en) * 1994-09-06 1998-06-17 Motorola, Inc. CMOS circuit for providing a bandgap reference voltage
US5506543A (en) * 1994-12-14 1996-04-09 Texas Instruments Incorporated Circuitry for bias current generation
US5563549A (en) * 1995-03-17 1996-10-08 Maxim Integrated Products, Inc. Low power trim circuit and method
FR2732129B1 (fr) * 1995-03-22 1997-06-20 Suisse Electronique Microtech Generateur de courant de reference en technologie cmos
WO1996033496A1 (en) * 1995-04-21 1996-10-24 Advanced Micro Devices, Inc. Reference for cmos memory cell having pmos and nmos transistors with a common floating gate
US5557579A (en) * 1995-06-26 1996-09-17 Micron Technology, Inc. Power-up circuit responsive to supply voltage transients with signal delay
US5703476A (en) * 1995-06-30 1997-12-30 Sgs-Thomson Microelectronics, S.R.L. Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator
US5666046A (en) * 1995-08-24 1997-09-09 Motorola, Inc. Reference voltage circuit having a substantially zero temperature coefficient
KR0163728B1 (ko) * 1995-11-29 1999-03-20 김광호 바이모오스로 이루어진 정전압 발생회로
US5818774A (en) * 1996-07-24 1998-10-06 Texas Instruments Incorporated Apparatus and method for a data path implemented using non-differential, current mode techniques
US5959444A (en) * 1997-12-12 1999-09-28 Micron Technology, Inc. MOS transistor circuit and method for biasing a voltage generator
JP3741534B2 (ja) * 1998-03-24 2006-02-01 株式会社リコー 半導体メモリ
JP2000113670A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2000155620A (ja) * 1998-11-20 2000-06-06 Mitsubishi Electric Corp 基準電圧発生回路
US6222395B1 (en) 1999-01-04 2001-04-24 International Business Machines Corporation Single-ended semiconductor receiver with built in threshold voltage difference
US6175267B1 (en) * 1999-02-04 2001-01-16 Microchip Technology Incorporated Current compensating bias generator and method therefor
JP2002118451A (ja) * 2000-10-10 2002-04-19 Fujitsu Ltd 定電流ドライバ回路
US6466081B1 (en) 2000-11-08 2002-10-15 Applied Micro Circuits Corporation Temperature stable CMOS device
DE10102129B4 (de) * 2001-01-18 2005-06-23 Texas Instruments Deutschland Gmbh Schaltungsanordnung zur Erzeugung einer Referenzspannung
US6385109B1 (en) * 2001-01-30 2002-05-07 Motorola, Inc. Reference voltage generator for MRAM and method
FR2846791A1 (fr) * 2002-10-31 2004-05-07 St Microelectronics Sa Element resistif en silicium polycristallin commandable en diminution irreversible de sa valeur
US6788134B2 (en) * 2002-12-20 2004-09-07 Freescale Semiconductor, Inc. Low voltage current sources/current mirrors
KR100492095B1 (ko) * 2003-02-24 2005-06-02 삼성전자주식회사 스타트업 회로를 갖는 바이어스회로
US7567063B1 (en) 2004-05-05 2009-07-28 National Semiconductor Corporation System and method for minimizing power consumption of a reference voltage circuit
DE102005009138A1 (de) * 2005-03-01 2006-09-07 Newlogic Technologies Ag Widerstands-Schaltkreis
JP2006244228A (ja) * 2005-03-04 2006-09-14 Elpida Memory Inc 電源回路
CN100377037C (zh) * 2005-06-13 2008-03-26 鸿富锦精密工业（深圳）有限公司 内存电压信号产生电路
US7821321B2 (en) * 2006-01-12 2010-10-26 Micron Technology, Inc. Semiconductor temperature sensor using bandgap generator circuit
US9000745B2 (en) * 2009-04-10 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Switching regulator and method for operating the same
US8618784B2 (en) * 2009-04-10 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Regulator control circuits, switching regulators, systems, and methods for operating switching regulators
US8315111B2 (en) * 2011-01-21 2012-11-20 Nxp B.V. Voltage regulator with pre-charge circuit
JP5975907B2 (ja) 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US10007289B2 (en) 2016-11-01 2018-06-26 Dialog Semiconductor (Uk) Limited High precision voltage reference circuit
US10720885B2 (en) 2017-08-04 2020-07-21 Dialog Semiconductor (Uk) Limited Low power oscillator using flipped-gate MOS
WO2019145803A1 (ja) 2018-01-24 2019-08-01 株式会社半導体エネルギー研究所 半導体装置、電子部品、及び電子機器
WO2020240331A1 (ja) 2019-05-31 2020-12-03 株式会社半導体エネルギー研究所 半導体装置、および当該半導体装置を備えた無線通信装置
US11841727B2 (en) 2020-03-13 2023-12-12 Analog Devices International Unlimited Company NMOS PTAT generator and voltage reference

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539412A (en) * 1978-09-13 1980-03-19 Hitachi Ltd Insulating gate field effect transistor integrated circuit and its manufacture
US4754167A (en) * 1985-04-04 1988-06-28 Cecil Conkle Programmable reference voltage generator for a read only memory
JPH01296491A (ja) * 1988-05-25 1989-11-29 Hitachi Ltd 基準電圧発生回路
JP2634685B2 (ja) * 1990-07-24 1997-07-30 シャープ株式会社 半導体装置の電圧降下回路
US5109187A (en) * 1990-09-28 1992-04-28 Intel Corporation CMOS voltage reference
IT1244341B (it) * 1990-12-21 1994-07-08 Sgs Thomson Microelectronics Generatore di tensione di riferimento con deriva termica programmabile
JPH0561558A (ja) * 1991-08-30 1993-03-12 Sharp Corp 基準電圧発生回路
JPH0574181A (ja) * 1991-09-10 1993-03-26 Nec Corp 半導体メモリ装置のデータ読み出し回路
JP2736483B2 (ja) * 1992-03-03 1998-04-02 三菱電機株式会社 電圧発生装置
KR940017214A (ko) * 1992-12-24 1994-07-26 가나이 쓰토무 기준전압 발생회로

Also Published As

Publication number Publication date
US5455797A (en) 1995-10-03
US5384740A (en) 1995-01-24

Similar Documents

Publication Publication Date Title
KR940017214A (ko) 기준전압 발생회로
KR930024162A (ko) 반도체 기억 장치
KR950024217A (ko) 반도체 기억장치
KR920018759A (ko) 반도체 메모리장치에서의 워드라인 구동회로
KR960002345A (ko) 지연회로와 발진회로 및 반도체 메모리장치
KR940018864A (ko) 반도체 장치
JP2004005777A5 (ko)
KR920013456A (ko) 반도체 기억장치
KR960019702A (ko) 강전계용의 mos 회로를 갖춘 반도체 회로
KR970017596A (ko) 임계값전압의 영향을 받지 않고 안정하게 중간 전위를 발생할 수 있는 전압발생회로
KR970012728A (ko) 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이
KR920022293A (ko) 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치
KR880003335A (ko) 각각이 3상태중 하나를 기억하는 메모리셀을 갖춘 판독전용기억(rom)장치
KR870009385A (ko) 반도체 집적회로 장치
KR960032498A (ko) 복수의 임계 레벨로 세트가능한 마스크 판독 전용 메모리(rom)를 갖는 반도체 메모리
KR970012752A (ko) 반도체 집적회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR970067368A (ko) 워드선 활성화전압의 안정화회로를 가지는 반도체기억장치
KR20000011355A (ko) 부스트회로및이것을이용한반도체장치
KR970012756A (ko) Nmos 트랜지스터들로 구성된 분할 디코더 회로를 포함하는 반도체 메모리 소자
KR960012017A (ko) 반도체 메모리장치의 워드라인드라이버
KR950004264A (ko) 전압 발생 회로
KR970701947A (ko) 클록 스윙을 감소시킨 저전력손실 집적회로(low loss integrated circuit with reduced clock swing)
KR20060135366A (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
KR930017037A (ko) 비휘발성 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application