KR960012017A - 반도체 메모리장치의 워드라인드라이버 - Google Patents

반도체 메모리장치의 워드라인드라이버 Download PDF

Info

Publication number
KR960012017A
KR960012017A KR1019940023220A KR19940023220A KR960012017A KR 960012017 A KR960012017 A KR 960012017A KR 1019940023220 A KR1019940023220 A KR 1019940023220A KR 19940023220 A KR19940023220 A KR 19940023220A KR 960012017 A KR960012017 A KR 960012017A
Authority
KR
South Korea
Prior art keywords
word line
node
transistor
signal
pull
Prior art date
Application number
KR1019940023220A
Other languages
English (en)
Other versions
KR0121134B1 (ko
Inventor
김승봉
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940023220A priority Critical patent/KR0121134B1/ko
Priority to US08/326,424 priority patent/US5461593A/en
Priority to JP26211894A priority patent/JP2578730B2/ja
Publication of KR960012017A publication Critical patent/KR960012017A/ko
Application granted granted Critical
Publication of KR0121134B1 publication Critical patent/KR0121134B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 시스템으로부터 입력된 로우어드레스에 대응되는 워드라인을 활성화시키는 워드라인드라이버에 관한 것으로, 상기 워드라인디코딩신호의 입력에 응답하여 소정의 제1워드라인이 연결되는 제1노드로 제1로우선택신호를 공급하는 제1풀엎트랜지스터와, 상기 제1노드와 접지전압단사이에 연결되고 상기 제1로우선택신호의 상보신호에 응답하여 상기 제1노드의 전위를 풀다운시키는 제1풀다운트랜지스터와, 상기 워드라인디코딩신호의 입력에 응답하여 소정의 제2워드라인이 연결되는 제2노드로 제2로우선택신호를 공급하는 제2풀엎트랜지스터와, 상기 제2노드와 접지전압단 사이에 연결되고 상기 제2로우선택신호의 상보신호의 입력에 응답하여 상기 제2노드의 전위를 풀다운시키는 제2풀다운트랜지스터와, 상기 제1노드와 제2노드 사이에 연결되고 상기 워드라인디코딩신호에 의해 제어되는 스위칭트랜지스터로 이루어지는 워드라인드라이버를 제공한다. 이와 같은 본 발명은 그 점유면적 및 전류소비에 있어서 고집적 및 저전력소비 반도체 메모리장치에 적합한 효과가 있다.

Description

반도체 메모리장치의 워드라인드라이버
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 종래의 워드라인드라이버의 다른예를 보여주는 회로도.
제3도는 본 발명에 의한 워드라인드라이버의 실시예를 보여주는 회로도.

Claims (3)

  1. 로우어드레스를 입력하는 어드레스버퍼와, 상기 어드레스버퍼의 출력신호를 디코딩하여 워드라인디코딩신호를 출력하는 워드라인디코더를 가지는 반도체 메로리장치에 있어서, 상기 워드라인디코딩신호의 입력에 응답하여 소정의 제1워드라인이 연결되는 제1노드로 제1로우선택신호를 공급하는 제1풀엎트랜지스터와, 상기 제1노드와 접지전압단사이에 연결되고 상기 제1로우선택신호의 상보신호에 응답하여 상기 제1노드의 전위를 풀다운시키는 제1풀다운트랜지스터와, 상기 워드라인디코딩신호의 입력에 응답하여 소정의 제2워드라인이 연결되는 제노드로 제2로우선택신호를 공급하는 제2풀엎트랜지스터와, 상기 제2노드와 접지전압단사이에 연결되고 제2로우선택신호의 상보신호의 입력에 응답하여 상기 제2노드의 전위를 풀다운시키는 제2풀다운크랜지스터와, 상기 제1노드와 제2노드 사이에 연결되고 상기 워드라인디코딩신호에 의해 제어되는 스위칭트랜지스터를 구비함을 특징으로 하는 반도체 메모리장치의 워드라인드라이버.
  2. 제1항에 있어서, 상기 제1 및 제2풀엎트랜지스터가 각각 피모스트랜지스터로 이루어짐을 특징으로 하는 반도체 메모리장치의 워드라인드라이버.
  3. 제1항에 있어서, 상기 제1 및 제2풀다운트랜지스터와 스위칭트랜지스터가 각각 엔모스트랜지스터로 이루어짐을 특징으로 하는 반도체 메모리장치의 워드라이드라이버.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940023220A 1994-09-14 1994-09-14 반도체 메모리장치의 워드라인드라이버 KR0121134B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940023220A KR0121134B1 (ko) 1994-09-14 1994-09-14 반도체 메모리장치의 워드라인드라이버
US08/326,424 US5461593A (en) 1994-09-14 1994-10-20 Word-line driver for a semiconductor memory device
JP26211894A JP2578730B2 (ja) 1994-09-14 1994-10-26 半導体メモリ装置のワードラインドライバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940023220A KR0121134B1 (ko) 1994-09-14 1994-09-14 반도체 메모리장치의 워드라인드라이버

Publications (2)

Publication Number Publication Date
KR960012017A true KR960012017A (ko) 1996-04-20
KR0121134B1 KR0121134B1 (ko) 1997-11-10

Family

ID=19392743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023220A KR0121134B1 (ko) 1994-09-14 1994-09-14 반도체 메모리장치의 워드라인드라이버

Country Status (3)

Country Link
US (1) US5461593A (ko)
JP (1) JP2578730B2 (ko)
KR (1) KR0121134B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0121131B1 (ko) * 1994-10-13 1997-11-10 문정환 반도체 메모리장치의 구동회로
US5724302A (en) * 1995-07-10 1998-03-03 Intel Corporation High density decoder
KR0164358B1 (ko) * 1995-08-31 1999-02-18 김광호 반도체 메모리 장치의 서브워드라인 디코더
US5761148A (en) * 1996-12-16 1998-06-02 Cypress Semiconductor Corp. Sub-word line driver circuit for memory blocks of a semiconductor memory device
WO1998036498A1 (en) * 1997-02-12 1998-08-20 Intel Corporation High density decoder
EP1619875A1 (en) * 1997-06-17 2006-01-25 Seiko Epson Corporation Image processing apparatus, image processing method, color adjustment method, and color adjusment system
DE10203152C1 (de) * 2002-01-28 2003-10-23 Infineon Technologies Ag Speichervorrichtung
CN107799089B (zh) * 2017-12-13 2021-02-09 京东方科技集团股份有限公司 像素电路和显示装置
CN109272962B (zh) * 2018-11-16 2021-04-27 京东方科技集团股份有限公司 像素内存储单元、像素内数据存储方法以及像素阵列

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514829A (en) * 1982-12-30 1985-04-30 International Business Machines Corporation Word line decoder and driver circuits for high density semiconductor memory
JPS6366789A (ja) * 1986-09-09 1988-03-25 Mitsubishi Electric Corp Ｃｍｏｓ行デコ−ダ回路
JPH0766669B2 (ja) * 1988-02-19 1995-07-19 日本電気株式会社 デコーダバッファ回路

Also Published As

Publication number Publication date
JP2578730B2 (ja) 1997-02-05
JPH0896576A (ja) 1996-04-12
US5461593A (en) 1995-10-24
KR0121134B1 (ko) 1997-11-10

Similar Documents

Publication Publication Date Title
KR890009003A (ko) 반도체 집적회로
KR0146387B1 (ko) 플립플롭형 증폭 회로
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
KR960012017A (ko) 반도체 메모리장치의 워드라인드라이버
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR970051355A (ko) 동기형 반도체 메모리 장치의 컬럼 리던던시 회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR960042726A (ko) 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
KR970016535A (ko) 어드레스 디코더
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
KR890004495A (ko) 리셋트신호 발생회로
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR100583108B1 (ko) 레벨 시프터 회로
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로
JP3000950B2 (ja) 半導体メモリ装置のワード線駆動回路
KR970051332A (ko) 이.이.피.롬(eeprom) 장치
KR960705323A (ko) 반도체장치의 기억회로(memory circuit of semiconductor device)
KR970076895A (ko) 소형 메모리 셀 구동 회로를 갖는 반도체 메모리 장치
KR970076829A (ko) 반도체 메모리 장치의 디코더 장치
KR930014585A (ko) 고속 센스앰프회로
KR960042727A (ko) 반도체 메모리의 전압 부스팅회로
KR970003225A (ko) 비트라인 분리신호 발생장치
KR970078008A (ko) 반도체 메모리 장치의 출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee