KR970051332A - 이.이.피.롬(eeprom) 장치 - Google Patents
이.이.피.롬(eeprom) 장치 Download PDFInfo
- Publication number
- KR970051332A KR970051332A KR1019950066875A KR19950066875A KR970051332A KR 970051332 A KR970051332 A KR 970051332A KR 1019950066875 A KR1019950066875 A KR 1019950066875A KR 19950066875 A KR19950066875 A KR 19950066875A KR 970051332 A KR970051332 A KR 970051332A
- Authority
- KR
- South Korea
- Prior art keywords
- pumping clock
- word line
- voltage word
- line
- low voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 이.이.피.롬(EEPROM) 장치에 관한 것으로서, 열디코더(row decoder); 페이지버퍼(page buffer) 및 센스라인(sense line)/비트라인(bit line) 선택부; 및 상기 페이지버퍼(page buffer) 및 센스라인(senseline)/비트라인(bit line) 선택부와 복수의 센스라인(sense line)과 복수의 비트라인(bit line)으로 연결된 행디코더(column decoder)를 갖는 EEPROM 장치에 있어서, 상기 열디코더와 복수의 고전압 워드라인(word line) 및 저전압 워드라인(word line)으로 각각 연결되고, 펌핑클럭(pumping clock)을 발생하는 펌핑클럭발생부(CLK); 상기 고전압 워드라인(word line)의 노이즈를 감소하기 위한 인버터(INV1); 상기 펌핑클럭발생부(CLK)에서 발생된 펌핑클럭을 차단하는 펌핑클럭차단 트랜지스터(M12); 및 상기 열디코더와 연결된 저전압 워드라인을 입력으로 하는 접지제어단을 포함한다.
따라서, 저전압 워드라인을 이용한 펌핑클럭의 온/오프 제어 및 접지제어회로를 추가함으로써, 노이즈에 의한 고전압이 유입되는 것을 막아 워드라인에서 발생하는 노이즈를 감소시켜 데이타 보존성을 높이는 효과를 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 EEPROM의 블럭도이다.
Claims (3)
- 열디코더(row decoder); 페이지버퍼(page buffer) 및 센스라인(sense line)/비트라인(bit line) 선택부; 및 상기 페이지버퍼(page buffer) 및 센스라인(sense line)/비트라인(bit line) 선택부와 복수의 센스라인(sense line)과 복수의 비트라인(bit line)으로 연결된 행디코더(column decoder)를 갖는 EEPROM 장치에 있어서, 상기 열디코더와 복수의 고전압 워드라인(word line) 및 저전압 워드라인(word line)으로 각각 연결되고, 펌핑클럭(pumping clock)을 발생하는 펌핑클럭발생부(CLK); 상기 고전압 워드라인(word line)의 노이즈를 감소하기 위한 인버터(INV1); 상기 펌핑클럭발생부(CLK)에서 발생된 펌핑클럭을 차단하는 펌핑클럭차단 트랜지스터(M12); 및 상기 열디코더와 연결된 저전압 워드라인을 입력으로 하는 접지제어단을 포함하는 EEPROM 장치.
- 제1항에 있어서, 상기 펌핑클럭차단 트랜지스터(M12)는 상기 저전압 워드라인이 게이트에 연결되고 펌핑클럭입력이 드레인에 연결되고 그 소스가 펌핑 커패시터(C1)에 연결됨을 특징으로 하는 EEPROM 장치.
- 제1항에 있어서, 상기 접지제어단은 상기 저전압 워드라인을 입력으로 하는 인버터(INV1)와 그 인버터 출력이 게이트에 연결되고 드레인이 워드라인에 연결되고 그 소스가 접지에 연결되는 NMOS(M13)로 구성됨을 특징으로 하는 EEPROM 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066875A KR0170293B1 (ko) | 1995-12-29 | 1995-12-29 | 이.이.피.롬 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066875A KR0170293B1 (ko) | 1995-12-29 | 1995-12-29 | 이.이.피.롬 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051332A true KR970051332A (ko) | 1997-07-29 |
| KR0170293B1 KR0170293B1 (ko) | 1999-03-30 |
Family
ID=19447495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950066875A KR0170293B1 (ko) | 1995-12-29 | 1995-12-29 | 이.이.피.롬 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170293B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000048334A (ko) * | 1998-12-29 | 2000-07-25 | 포만 제프리 엘 | 부스트 감지 접지 회로 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1285894B1 (it) * | 1996-09-13 | 1998-06-24 | Texas Instruments Italia Spa | Circuito di pilotaggio di riga per memorie flash eeprom a bassa tensione. |
| KR101287447B1 (ko) | 2007-08-28 | 2013-07-19 | 삼성전자주식회사 | 이이피롬 셀, 이이피롬 셀 제조 방법 및 이이피롬 셀에서의데이터 읽기 방법 |
-
1995
- 1995-12-29 KR KR1019950066875A patent/KR0170293B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000048334A (ko) * | 1998-12-29 | 2000-07-25 | 포만 제프리 엘 | 부스트 감지 접지 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0170293B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920018759A (ko) | 반도체 메모리장치에서의 워드라인 구동회로 | |
| KR950030487A (ko) | 래치-업을 방지한 씨모스형 데이타 출력버퍼 | |
| KR0121131B1 (ko) | 반도체 메모리장치의 구동회로 | |
| KR970051270A (ko) | 반도체 메모리 장치의 워드라인 구동 방법 | |
| KR970013732A (ko) | 멀티파워를 사용하는 데이타 출력버퍼 | |
| KR920017123A (ko) | Eeprom | |
| KR940016232A (ko) | 반도체 메모리장치 | |
| KR970078020A (ko) | 래치 회로를 포함하는 메모리 장치 | |
| KR960012462A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| KR970051332A (ko) | 이.이.피.롬(eeprom) 장치 | |
| KR930003150A (ko) | 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치 | |
| KR960015586A (ko) | 기록 및 독출에서 독립적으로 제어되는 메모리셀 회로 | |
| KR960012017A (ko) | 반도체 메모리장치의 워드라인드라이버 | |
| KR970012756A (ko) | Nmos 트랜지스터들로 구성된 분할 디코더 회로를 포함하는 반도체 메모리 소자 | |
| KR960025787A (ko) | 플래쉬 메모리 장치 | |
| KR930018584A (ko) | 워드선(Word line)구동회로와 이를 이용한 반도체 기억장치 | |
| KR20020043780A (ko) | 디램 셀의 누설전류 억제 회로 | |
| KR0182011B1 (ko) | 출력 데이타 안정화를 위한 라이트 드라이버 | |
| KR930020444A (ko) | 반도체 메모리장치의 워드라인 구동회로 | |
| KR970051241A (ko) | 반도체 메모리장치의 서브 워드라인 드라이버 | |
| KR100407986B1 (ko) | 워드 라인 구동 회로 | |
| KR960038986A (ko) | 반도체 메모리소자의 비트라인 풀업회로 | |
| KR970024603A (ko) | 슈미트 트리거회로 | |
| KR960042747A (ko) | 반도체 메모리의 워드라인 제어회로 | |
| KR970024588A (ko) | 반도체 메모리 장치의 기준입력회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |