KR0182011B1 - 출력 데이타 안정화를 위한 라이트 드라이버 - Google Patents
출력 데이타 안정화를 위한 라이트 드라이버 Download PDFInfo
- Publication number
- KR0182011B1 KR0182011B1 KR1019950026168A KR19950026168A KR0182011B1 KR 0182011 B1 KR0182011 B1 KR 0182011B1 KR 1019950026168 A KR1019950026168 A KR 1019950026168A KR 19950026168 A KR19950026168 A KR 19950026168A KR 0182011 B1 KR0182011 B1 KR 0182011B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- input
- output
- write driver
- write
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
본 발명은 출력 데이타 안정화를 위한 라이트 드라이버에 관한 것으로서, 더 상세히 말하자면, 스태틱 램의 데이타 출력을 낸드 게이트로 안정화하여 안정된 신호의 입출력을 제공하기 위한 출력 데이타 안정화를 위한 라이트 드라이버에 관한 것으로, 종래에는 집적 회로의 버스 상태를 고려해 비활성 상태일 경우에는 풀업(Pull-Up) 또는 풀다운(Pull-Down) 트랜지스터를 사용하여 하이 전위 상태나 로우 전위 상태로 버스의 상태를 결정해 주지만, 이와 같은 풀업 또는 풀다운 트랜지스터를 사용하지 않은 집적회로 내부 버스의 경우는, 하이 임피던스 상태가되어 누설 전류의 통로를 만들어 회로의 오동작을 일으킬 수 있는 단점이 있다. 따라서 본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 앞에서 명기한 낸드 게이트의 물리적 특성을 이용하여 데이타가 하이 임피던스 상태가 되더라도 데이타 버스에 누설 전류가 흐르지 않게 함으로써, 회로의 오동작을 방지하는 작용을 하는 출력 데이타 안정화를 위한 라이트 드라이버를 제공하는데에 있다.
Description
제1도는 종래의 라이트 드라이버 회로도이고,
제2도는 본 발명의 실시예에 따른 출력 데이타 안정화를 위한 라이트 드라이버를 나타낸 회로도이다.
본 발명은 출력 데이타 안정화를 위한 라이트 드라이버(Write driver)에 관한 것으로서, 더 상세히 말하자면, 스태틱 램의 데이타 출력을 낸드 게이트로 안정화 하여 안정된 신호의 입출력을 제공하기 위한 출력 데이타 안정화를 위한 라이트 드라이버에 관한 것이다.
메모리로 상용되는 직접 회로인 램(RAM, Random Access Memory)에는 스태틱 램(Static RMA)과 다이나믹 램(Dynamic RMA)의 두가지 종류가 사용되고 있다. 이중에 스태틱 램은 2진 정보를 내부 플립 플롭으로 구성된다. 기억된 정보는 그 장치에 전원이 공급되는 동안 보존이 되고 전원이 차단되면 기억된 정보는 사라지는 휘발성 성질을 갖는 메모리 소자이다. 또한, 스태틱 램은 읽기 및 쓰기 사이클이 상기 다이나믹 램보다 더 짧은 것이 특징이다.
m개의 워드와 워드당 n비트의 램의 내부 구성은 m x n개의 2진 기억 셀과 개개의 워드를 선택하는 디코딩 회로로 되어 있다. 2진 기억셀이 메모리 유니트의 기본 구성 단위이다. 또한 2진 기억셀은 내부 플립 플롭에 한 비트를 기억한다. 그리고 이 2진셀은 3개의 입력과 1개의 출력을 갖고 있다. 셀렉트(Select) 입력은 읽기나 쓰기가 행해질 셀을 인에이블시키고 리드(Read)/라이트(Write) 입력은 선택된 셀 동작을 결정한다. 리드 입력이 1이면 읽기, 라이트 입력이 0이면 쓰기 동작이 실행된다.
이하, 첨부된 도면을 참조로 하여 종래의 라이트 드라이버에 대하여 설명하기로 한다.
제1도는 종래의 라이트 드라이버를 나타낸 회로도이다.
제1도에 도시되어 있듯이, 종래의 라이트 드라이버의 구성은, 데이타 입력 신호를 전기적으로 입력받아 반전시켜 라이트 셀 비트 라인 바(Write cell bit line bar)출력단으로 출력하는 인버터(INV11)와, 상기 반전된 입력 신호를 다시 반전시켜 라이트 셀 비트 라인(Write cell bit line) 출력단으로 출력하는 인버터(INV12)로 이루어진다.
상기한 구성에 의한 종래의 라이트 드라이버의 작용은 다음과 같다.
스태틱 램에서 리드(Read)/라이트(Write) 입력이 0이면 라이트 동작을 시작한다. 이후에 입력 데이타는 인버터(INV11, INV12)를 통하여 스태틱 램으로 저장된다. 또한, 인버터(INV11)의 출력은 입력된 데이타의 반전된 신호로 스태틱 램으로 저장된다.
그러나 입력과 출력이 양방향성으로 묶인 스태틱 램 데이타 출력을 스태틱 램이 동작하지 않을 경우, 데이타 출력단을 하이 임피던스 상태로 유지하여야 한다. 이는 데이타 출력단과 물린 다른 로직 또는 회로가 데이타 출력단과 연결된 데이타 버스를 사용하고 있기 때문이다. 그러나 집적 회로 자체가 활성 상태일 경우 스태틱 램을 사용하는 로직(Logic) 또는 회로 그리고 스태틱 램 자체도 데이타 출력을 하이 임피던스 상태로 만들어 주어야 한다. 물론 직접 회로의 버스 상태를 고려해 활성 상태일 경우에는 풀업(Pull-Up) 또는 풀다운(Pull-Down) 트랜지스터를 사용하여 하이 전위 상태나 로우 전위 상태로 버스의 상태를 결정해 주지만, 이와 같은 버스의 하이 임피던스 상태는 누설 전류의 통로를 만들어 회로의 오동작을 일으킬 수 있는 단점이 있다.
따라서 본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 낸드 게이트를 이용하여 데이타의 하이 레벨과 로우 레벨의 상태를 명확하게 함으로써 회로의 오동작을 방지하는 작용을 하는 출력 데이타 안정화를 위한 라이트 드라이버를 제공하는 데에 있다.
상기의 목적을 달성하기 위한 본 발명의 구성은, 데이타를 입력받아 데이타를 안정화시키는 입력 데이타 안정화 회로와, 상기 데이타를 입력받아 인에이블시키는 작용을 하는 데이타 인에이블 회로로 이루어진다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.
제2도는 본 발명의 실시예에 다른 출력 데이타 안정화를 위한 라이트 드라이버 회로도이다.
제2도에 도시되어 있듯이, 본 발명의 실시예에 따른 출력 데이타 안정화를 위한 라이트 드라이버의 구성은, 데이타를 입력받아 데이타를 안정화시키는 입력 데이타 안정화 회로(20)와, 상기 데이타를 인에이블시키는 작용을 하는 데이타 인에이블 회로(30)로 이루어 진다.
상기 입력 데이타 안정화 회로(20)는, 데이타 입력 신호(DIN)를 제1입력단에 입력받고, 라이트 드라이버 인에이블신호(WDEN)를 제2입력단에 입력받는 낸드 게이트(NAND21)와, 상기 낸드 게이트(NAND21)의 출력을 입력받는 인버터(INV22)로 이루어진다.
상기 데이타 인에이블 회로(30)는, 인버터(INV22)의 출력이 드레인단에 전기적으로 연결되고, 게이트는 라이트 드라이버 인에이블 신호가 게이트에 전기적으로 연결되고, 소스단의 안정된 데이타 신호는 라이트 셀 비트 라인(WCBL)에 출력하는 트랜지스터(Q31)와, 낸드 게이트(NAND21)의 출력을 드레인단에 전기적으로 연결되고, 라이트 드라이버 인에이블 신호(WDEN)가 게이트에 전기적으로 연결되고, 소스단의 안정된 데이타 신호는 라이트 셀 비트 바 라인(WCBLB)에 출력하는 트랜지스터(Q32)로 이루어진다.
상기한 바와 같이 이루어진 본 발명의 실시예에 따른 출력 데이타 안정화를 위한 라이트 드라이버의 작용은 다음과 같다.
제2도에 도시되어 있듯이, 데이타 입력 신호는 낸드 게이트(NAND21)의 제1입력단에 연결되고, 제2입력단에는 라이트 드라이버 인에이블 신호가 입력이 된다.
입력단과 출력단의 양방향성으로 구성된 스태틱 램의 데이타 출력단은 스태틱 램이 동작하지 않을 경우 데이타 출력단을 하이 임피던스 상태로 유지한다.
또한, 상기 데이타 입력이 낸드 게이트(NAND21)에 입력되고, 라이트 드라이버 인에이블 신호(WDEN)가 입력이 되지 않으면 누설 전류는 발생하지 않는다.
상기한 바와 같이 누설 전류가 발생하지 않는 이유는, 직렬 구조로 이루어진 2개의 N형 트랜지스터와, 상기 직렬 구조에 2개의 병렬 구조를 가진 P형 트랜지스터가 낸드 게이트 구성을 이루고 있으므로, 회로의 물리적인 특성에 의하여 누설 전류는 거의 발생하지 않는다.
종래의 기술과 같이 인버터나 버퍼와 같이 N형 트랜지스터 하나로 구성되는 라이트 드라이버에서는 접지로 인한 전류 통로가 형성될 수 있고, 데이타 입력단(DIN)의 전압 레벨이 로우 상태일 경우에는 전원단에서 누설 전류의 통로가 만들어질 수 있다.
그러나 상기한 바와 같이, 낸드 게이트(NAND21)는 누설 전류의 통로를 라이즈 드라이브 인에이블 신호(WDEN)로 방지할 수 있다.
라이트 드라이브 인에이블 신호(WDEN)가 하이 상태가 되어 입력이 되면 데이타 입력 신호는 인버터(INV22), 트랜지스터(Q31)를 통하여 인에이블되며, 데이타 스태틱 램으로 입력, 즉 메모리된다. 또한, 낸드 게이트(NAND21)의 출력 신호는 트랜지스터(Q32)의 드레인단에 입력되어 상기 라이트 셀 비트 라인 신호(WCBL)의 반전된 상태의 신호 즉, 라이트 셀 비트 라인 바 신호(WCBLB)를 발생하여 스태틱 램으로 출력한다.
이상에서와 같이 이 발명의 실시예에서, 낸드 게이트의 물리적 특성을 이용하여 누설 전류의 흐름을 방지하고, 따라서 오동작이 일어날 수 있는 불안정한 상태를 방지하는 효과가 있는 출력 데이타 안정화를 위한 라이트 드라이버를 제공하기 위한 것이다.
이 발명의 이러한 효과는 누설 전류가 발생할 수 있는 데이타 전송 회로 부분에서 폭넓게 이용될 수 있다.
Claims (1)
- 입력단에 데이타 입력 신호가 전기적으로 연결되고, 제2입력단에 라이트 드라이브 인에이블 신호가 전기적으로 연결되는 낸드 게이트와, 상기 낸드 게이트의 출력을 입력받는 인버터 게이트로 이루어져, 입력 데이타를 안정화시키는 입력 데이타 안정화 회로와; 상기 인버터의 출력단은 드레인단에 연결되고, 라이트 드라이버 인에이블 신호가 게이트에 입력되고, 소스단에서 라이트 셀 비트 라인 신호를 출력하는 제1트랜지스터와, 상기 낸드 게이트의 출력을 입력받고, 라이트 드라이버 인에이블 신호가 게이트에 입력되고, 소스단에서 라이트 셀 비트 라인 바 신호를 출력하는 제2트랜지스터로 이루어져 입력 데이타를 인에이블시키는 인에이블 회로를 포함하여 이루어지는 것을 특징으로 하는 출력 데이타 안정화를 위한 라이트 드라이버.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950026168A KR0182011B1 (ko) | 1995-08-23 | 1995-08-23 | 출력 데이타 안정화를 위한 라이트 드라이버 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950026168A KR0182011B1 (ko) | 1995-08-23 | 1995-08-23 | 출력 데이타 안정화를 위한 라이트 드라이버 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970012735A KR970012735A (ko) | 1997-03-29 |
| KR0182011B1 true KR0182011B1 (ko) | 1999-04-15 |
Family
ID=19424251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950026168A KR0182011B1 (ko) | 1995-08-23 | 1995-08-23 | 출력 데이타 안정화를 위한 라이트 드라이버 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0182011B1 (ko) |
-
1995
- 1995-08-23 KR KR1019950026168A patent/KR0182011B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970012735A (ko) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910009077B1 (ko) | 전압레벨 변환회로 | |
| KR950025787A (ko) | 반도체 기억장치 | |
| US4910710A (en) | Input circuit incorporated in a semiconductor device | |
| JP3841469B2 (ja) | 内部セル電圧を減少させたｓｒａｍメモリセル | |
| US11811404B2 (en) | Latch circuit, memory device and method | |
| KR0182011B1 (ko) | 출력 데이타 안정화를 위한 라이트 드라이버 | |
| KR950015394A (ko) | 스태틱 랜덤 억세스 메모리 | |
| KR900003901A (ko) | 프로그램 가능한 반도체 메모리 회로 | |
| US6998873B2 (en) | Data input/output buffer and semiconductor memory device using the same | |
| JP2534697B2 (ja) | 半導体記憶装置 | |
| JPH06132747A (ja) | 半導体装置 | |
| KR100266644B1 (ko) | 입력버퍼회로 | |
| KR19990002136A (ko) | 어드레스 천이 검출회로 | |
| KR100282445B1 (ko) | 센스앰프 | |
| KR20070076112A (ko) | 레벨 쉬프터 | |
| KR960012725A (ko) | 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로 | |
| KR100224763B1 (ko) | 반도체 메모리 장치의 전원전압 공급회로 | |
| JPH11161354A (ja) | 電圧発生回路 | |
| JP3167309B2 (ja) | 半導体集積回路 | |
| KR100344759B1 (ko) | 반도체 메모리 | |
| KR100252879B1 (ko) | 반도체장치의 서브(sub)워드라인 드라이버 | |
| KR100710643B1 (ko) | 반도체 메모리의 전류 감소 회로 | |
| KR960002822B1 (ko) | 반도체 장치용 펄스발생회로 | |
| JPS5833636B2 (ja) | 記憶装置 | |
| KR100475893B1 (ko) | 데이터입출력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |