KR100224763B1 - 반도체 메모리 장치의 전원전압 공급회로 - Google Patents
반도체 메모리 장치의 전원전압 공급회로 Download PDFInfo
- Publication number
- KR100224763B1 KR100224763B1 KR1019970001401A KR19970001401A KR100224763B1 KR 100224763 B1 KR100224763 B1 KR 100224763B1 KR 1019970001401 A KR1019970001401 A KR 1019970001401A KR 19970001401 A KR19970001401 A KR 19970001401A KR 100224763 B1 KR100224763 B1 KR 100224763B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- voltage
- internal power
- sensing
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 전원전압 공급에 있어서 센싱시의 적절한 시간동안의 전원전압 공급 및 높은 외부전원전압에 의한 오버슈팅을 방지할 수 있는 반도체 메모리 장치의 전원전압 공급회로에 관한 것이다. 본 발명의 요지는 다수개의 메모리 쎌이 매트릭스 형태로 구성되는 메모리 어레이와, 다수개의 칼럼라인 및 워드라인과, 상기 메모리 쎌의 데이터를 센싱 및 증폭하는 센스앰프를 구비하는 반도체 메모리 장치의 전원전압 공급회로에 있어서, 상기 메모리 어레이내에 공급되는 내부전원전압과 기준전압을 비교하여 출력노드로 소정 레벨의 신호를 출력하는 차동증폭부와, 상기 차동증폭부의 출력단과 입력단이 접속되어 상기 내부전원전압이 상기 기준전압보다 낮을시 구동되어 상기 외부전원전압을 통하여 상기 내부전원전압을 상승시켜 상기 센스앰프의 센싱이전에 상기 메모리 어레이 내부로 공급하기 위한 제1구동부와, 상기 내부전원전압이 기준전압보다 낮을시 차단되며 높을시 구동되어 상기 외부전원전압을 내부전원전압으로 변환하여 상기 메모리 어레이 내부로 공급하기 위한 제2구동부와, 상기 제2구동부의 입력단과 출력단이 접속되며 상기 차동증폭부의 출력 및 센싱 신호를 입력으로 하여 상기 내부전원전압이 상기 기준전압보다 낮을시 상기 제2구동부의 동작을 차단하며 상기 외부전원전압이 상기 내부전원전압 이상으로 높아질 시 상기 제1구동부만을 동작시키는 구동제어부를 가지는 것이다.
Description
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 메모리 어레이(Memory Array)의 동작을 안정화시켜주며 메모리의 센싱에 필요한 전압을 적절한 시간에 공급하는 반도체 메모리 장치의 전원전압 공급회로에 관한 것이다.
최근, 반도체 메모리 장치가 고집적화됨에 따라 메모리 어레이의 각 블록(block)마다 전원을 공급하는 전원공급장치(이하 LAPG 발생기)는 수개의 LAPG 발생기로 인해 고집적화를 저해할 뿐아니라 어레이가 센싱(Sensing)을 하는 동안 LAPG 발생기로부터 가까운 부분과 가장 먼 부분의 전압의 레벨이 동일하지 않아 센싱 마진(Sensing Margin)에 영향을 주게 된다. 전술한 바와 같은 제약들을 해결하기 위해 어레이 블록 전체를 구동하는 전원전압 공급회로(이하 VCCA 발생기)를 메모리 장치에 사용하게 되었으나, VCCA 발생기의 회로가 복잡할 뿐아니라 어레이의 센싱에 필요한 전압을 적절한 시기에 공급하지 못하는 문제점이 발생한다. 도 1은 종래기술의 일실시예에 따른 전원전압 공급회로(LAPG 발생기)를 사용하는 메모리 장치의 어레이 구조도이다. 도 1을 참조하면, 메모리 어레이 블록 50을 구성하는 다수개의 메모리 어레이들 51,...,53과, 상기 메모리 어레이들 각각에 접속되어 센싱 및 증폭을 하기 위한 센스앰프(Sense Amplifier)들 41∼48과, 상기 메모리 어레이들 51,...,53에 전원전압을 공급하기 위한 전원라인 70과, 상기 전원라인 70을 통하여 전원을 공급하기 위한 전원전압 공급회로 61∼68로 구성되어 있다. 따라서 센싱할 메모리 어레이의 수와 전원전압 공급회로 예를들면 LAPG 발생기의 수가 비례하여 메모리 어레이가 증가할수록 이에 비례하여 전원전압 공급회로들도 증가하므로 메모리 장치의 고집적화가 어려워지는 문제점이 있다. 도 2는 일반적인 전원전압 공급회로(VCCA 발생기)를 사용하는 메모리 장치의 구조도이다. 도 2를 참조하면, 상기 도 1과 거의 구조가 같으나 하나의 VCCA 발생기 60 예를들면 내부전원전압으로써 각각의 파워라인 70으로 전원전압을 공급하는 구조이다. 도 3은 도 2의 전원전압 공급회로(VCCA 발생기)의 상세회로도이다. 도 3을 참조하면, 피모오스 트랜지스터들 301, 305와 엔모오스 트랜지스터들 303,307 및 309로 이루어지며 기준전압 VREFA와 공급되는 전원전압 VCCA의 레벨을 비교하는 차동증폭부 100과, 상기 차동증폭부 100의 출력단에 입력단이 접속된 인버터들 311,313이 직렬로 구성되어 데이터 저장시간(Restore time) 확보를 위한 시간지연부 200과, 상기 시간지연부 200의 출력단에 입력단이 접속되며 인버터들 315,317과 피모오스 트랜지스터들 319,321,325,327과 엔모오스 트랜지스터 323,329,331,333으로 구성된 구동제어부 300와, 상기 구동제어부 300과 입력단이 접속되어 소정 레벨의 전원전압 VCCA를 출력하는 구동부 400으로 구성되어 있다. 동작을 간략히 설명하면, 상기 차동증폭부 100은 기준전압 VREF와 VCCA 발생기를 통해 공급된 전원전압 VCCA 간의 차이를 비교하여 공급된 전원전압 VCCA가 기준전압 VREF보다 낮을 경우 노드 N2를 논리 로우(Low)상태로 만들어주며, 상기 시간지연부 200은 노드 N2의 레벨을 감지하여 구동제어부 300에 공급하고 구동부 400에 따라 전원전압 VCCA 레벨은 상승하게 된다. 만일 공급된 전원전압 VCCA의 레벨이 기준전압 VREF보다 상승하게 되면 차동증폭부 100이 이를 감지하여 구동부 400을 차단한다.
도 4는 도 3에 따른 동작타이밍도이다. 도 4를 참조하면, 로우어드레스스트로우브 신호 RASB가 논리 로우로 인에이블(Enable)되고, 이에 응답하여 소정시간 지연후 센싱 인에이블 제어신호 PENB가 논리 하이로 천이하며, 이로부터 소정시간 후 센싱 인에이블 신호 PSE가 논리 하이로 천이하고 이와 동시에 전원전압 VCCA이 논리 로우로 천이하였다가 서서히 논리 하이로 천이하게 된다. 이 경우 센싱시점 a와 비교할 때 센싱에서 소모된 전원전압 VCCA(내부전원전압)를 공급하는 시점 b가 센싱시점 a와 일치하지 않아, 센싱시점에서의 적절한 전원전압 공급이 이루어지지 못하여 메모리의 센싱속도가 저하되고 데이터 저장시간이 늦어지게 되는 문제점이 발생한다. 뿐만아니라, 안정된 전원전압 VCCA의 공급을 위해 상기 도 3의 구동부 400의 모오스 트랜지스터의 크기를 상대적으로 크게 하면 메모리에 공급되는 외부전원전압 VCC가 기준전압 VREFA보다 높아질 경우 센싱시 전원전압의 오버슈팅(Over Shooting)이 발생하게 되는 문제점이 있다.
본 발명의 목적은 메모리 어레이의 센싱에 필요한 전압을 적절한 시점에서 공급함으로써 센싱 속도를 향상시킬 수 있는 반도체 메모리 장치의 전원전압 공급회로를 제공함에 있다.
본 발명의 다른 목적은 메모리 어레이의 센싱에 필요한 전압을 적절한 시점에서 공급함으로써 데이터 저장시간을 확보하는 반도체 메모리 장치의 전원전압 공급회로를 제공함에 있다.
본 발명의 또다른 목적은 기준전압보다 높은 외부전원전압에 의한 오버슈팅을 방지할 수 있는 반도체 메모리 장치의 전원전압 공급회로를 제공함에 있다.
도 1은 종래기술의 일실시예에 따른 전원전압 공급회로를 사용한 메모리 어레이의 구조도.
도 2는 일반적인 전원전압 공급회로를 사용한 메모리 어레이의 구조도.
도 3은 도 2에서의 전원전압 공급회로의 상세회로도.
도 4는 도 3의 동작타이밍도.
도 5는 본 발명의 일실시예에 따른 전원전압 공급회로(VCCA 발생기)의 상세회로도.
도 6은 도 5의 동작타이밍도.
상기한 본 발명의 기술적 사상에 따르면, 다수개의 메모리 쎌이 매트릭스 형태로 구성되는 메모리 어레이와, 다수개의 칼럼라인 및 워드라인과, 상기 메모리 쎌의 데이터를 센싱 및 증폭하는 센스앰프를 구비하는 반도체 메모리 장치의 전원전압 공급회로에 있어서, 상기 메모리 어레이내에 공급되는 내부전원전압과 기준전압을 비교하여 출력노드로 소정 레벨의 신호를 출력하는 차동증폭부와, 상기 차동증폭부의 출력단과 입력단이 접속되어 상기 내부전원전압이 상기 기준전압보다 낮을시 구동되어 상기 외부전원전압을 통하여 상기 내부전원전압을 상승시켜 상기 센스앰프의 센싱이전에 상기 메모리 어레이 내부로 공급하기 위한 제1구동부와, 상기 내부전원전압이 기준전압보다 낮을시 차단되며 높을시 구동되어 상기 외부전원전압을 내부전원전압으로 변환하여 상기 메모리 어레이 내부로 공급하기 위한 제2구동부와, 상기 제2구동부의 입력단과 출력단이 접속되며 상기 차동증폭부의 출력 및 센싱 신호를 입력으로 하여 상기 내부전원전압이 상기 기준전압보다 낮을시 상기 제2구동부의 동작을 차단하며 상기 외부전원전압이 상기 내부전원전압 이상으로 높아질 시 상기 제1구동부만을 동작시키는 구동제어부를 가짐을 특징으로 한다.
이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다. 그리고, 도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다. 또한, 하기의 실시예에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흐트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
도 5는 본 발명의 일실시예에 따른 전원전압 공급회로(VCCA 발생기)의 상세회로도이다. 도 5를 참조하면, 피모오스 트랜지스터들 501, 505와 엔모오스 트랜지스터들 503,507 및 509로 이루어지며 기준전압 VREFA와 공급되는 전원전압 VCCA의 레벨을 비교하는 차동증폭부 100-1과, 상기 센싱 인에이블 제어신호 PENB를 입력으로 하는 인버터 511과, 상기 인버터 511의 출력단에 게이트(Gate)단이 접속되며 소오스(Source)단이 외부전원전압 VCC 단자에 접속되고 드레인(Drain)이 상기 차동증폭부 100-1의 출력노드 N2에 접속되는 외부전원전압 공급부와, 센싱 신호 PS에 응답하여 전압레벨을 일정레벨로 전환하기 위한 레벨 쉬프트 회로 523과 상기 출력노드 N2의 레벨 및 상기 레벨 쉬프트 회로 523의 출력을 두 개의 입력으로하여 반전논리합하는 노아게이트(NOR Gate) 515와 인버터 517로 구성되어 있는 구동제어부 300-1과, 상기 출력노드 N2와 게이트 입력단이 접속되며 소오스단이 외부전원전압 VCC 단자와 접속되고 드레인단이 공급 전원전압 VCCA을 출력하는 피모오스 트랜지스터 519로 구성된 제1구동부 400-1과, 상기 구동제어부 300-1의 출력단과 게이트 입력단이 접속되며 소오스가 외부전원전압 VCC 단자에 접속되어 소정 레벨의 전원전압 VCCA를 출력하는 피모오스 트랜지스터 521로 구성된 제2구동부 400-2로 구성되어 있다. 도 6은 도 5의 동작타이밍도이다. 도 6을 참조하여 도 5의 동작을 설명하면, 시스템으로부터의 주 클럭인 로우어드레스스트로우브 신호 RASB에 의해 지연된 센싱 인에이블 제어신호 PENB가 발생되고, 이 센싱 인에이블 제어신호 PENB에 의해 전원전압 공급회로(VCCA 발생기)가 동작준비상태로 진입하게 된다. 메모리 어레이에 공급된 전원전압 VCCA가 기준전압 VREFA 레벨보다 낮아지게 되면 출력노드 N2의 전압레벨이 접지전압 VSS에서 문턱전압 3Vtn을 가산한 레벨의 일정레벨로 낮아지게 되어, 이를 통하여 제1구동부 400-1이 센싱이전에 동작하게 된다. 이때 제2구동부 400-2는 차단상태이다. 센싱이 시작되면, 센싱 클럭 PS에 의해 구동제어부 400-2가 출력노드 N2를 감지하여 동작하게 되며 전원전압 VCCA는 제2구동부 400-2를 통하여 a와 같이 상승하게 된다. 이로 인해 데이터의 빠른 저장시간이 확보된다. 또한, 동작전압 즉 공급 전원전압 VCCA의 전압레벨이 기준전압 VREF보다 높을 경우 출력노드 N2는 논맨舅肩뭔�상태가 되어 제1구동부 400-1 및 제2구동부 400-2는 차단상태를 계속 유지하게 된다. 만일, 메모리 어레이에 인가된 외부전원전압 VCC가 높아지면 노드 N2의 레벨에 따라 제1구동부 400-1은 동작하나, 제2구동부 400-2는 차단상태를 계속 유지하게 되어 메모리 어레이의 외부전원전압 VCC에 따른 전원전압 VCCA의 오버슈팅(Overshooting)을 방지할 수 있으며 이로 인해 안정된 전원전압 공급 및 외부전원전압 인가에 따른 노이즈(Noise) 발생을 줄일 수 있는 효과를 가져온다. 메모리 어레이가 도 6에서의 b구간에서와 같이 로우어드레스스트로우브 신호 RASB가 논리 하이상태를 유지하면 전원전압 공급회로는 동작대기상태로 진입하므로 상기 도 5의 제1구동부 400-1과 제2구동부 400-2는 차단상태를 계속 유지하게 된다. 센싱 클럭 PS는 메모리내의 다른 전원레벨에서 발생되므로 전원전압 공급회로와의 호환성을 위해 레벨쉬프트(Level Shift) 523을 사용하여 레벨을 변환한다. 구동제어부 300-1의 동작은 노드 N2의 레벨과 외부전원전압 VCC에 따라 노드 N3의 레벨을 결정짓는 노아게이트(NOR Gate) 515에 의해 이루어진다. 다시말하면, 노드 N2의 레벨이 논리 하이일 때는 센싱 클럭 PS의 논리 하이 또는 논리 로우에 상관없이 구동제어부 300-1의 논리조합에 의해 제2구동부 400-2는 차단상태가 되며, 노드 N2의 레벨이 논리 로우일 때는 상기 센싱 클럭 PS의 레벨 쉬프트 회로 523을 통한 출력이 논리 로우일 경우만 상기 제2구동부 400-2가 동작하여 전원전압 VCCA를 외부전원전압 VCC 레벨로 출력하게 된다. 한편 메모리 어레이에 인가되는 외부전원전압 VCC가 높아지면, 상기 외부전원전압 VCC가 낮을때에 비해 메모리 어레이가 센싱을 시작할 때 소모되는 전원전압 VCCA를 빠르게 공급가능하므로 구동제어부 300-1을 통한 제2구동부 400-2는 차단상태로 결정하는 것이 유리하다. 그러므로 구동제어부 300-1에 사용되는 노아게이트 515은 높은 트립점(Trip point: 모오스 게이트의 차단 및 동작을 결정짓는 점)을 갖도록 크기를 결정한다.
결과적으로, 센싱시의 적절한 시간동안의 전원전압 공급 및 높은 외부전원전압에 의한 오버슈팅을 방지하기 위해 종래기술에서 존재하던 구동제어부를 제거하고, 메모리에 인가된 외부전원전압의 영향에 둔감하도록 구동부를 제1 및 제2구동부로 이원화한 것이다.
상기한 본 발명에 따르면, 메모리 어레이의 센싱에 필요한 전압을 적절한 시점에서 공급함으로써 센싱 속도를 향상시키며 또한 데이터 저장시간을 확보할 수 있는 효과가 있으며, 기준전압보다 높은 외부전원전압에 의한 오버슈팅을 방지할 수 있는 효과가 있다.
상기한 본 발명은 도면을 중심으로 예를 들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.
Claims (2)
- 다수개의 메모리 쎌이 매트릭스 형태로 구성되는 메모리 어레이와, 다수개의 칼럼라인 및 워드라인과, 상기 메모리 쎌의 데이터를 센싱 및 증폭하는 센스앰프를 구비하는 반도체 메모리 장치의 전원전압 공급회로에 있어서, 상기 메모리 어레이내에 공급되는 내부전원전압과 기준전압을 비교하여 출력노드로 소정 레벨의 신호를 출력하는 차동증폭부와, 상기 차동증폭부의 출력단과 입력단이 접속되어 상기 내부전원전압이 상기 기준전압보다 낮을시 구동되어 상기 외부전원전압을 통하여 상기 내부전원전압을 상승시켜 상기 센스앰프의 센싱이전에 상기 메모리 어레이 내부로 공급하기 위한 제1구동부와, 상기 내부전원전압이 기준전압보다 낮을시 차단되며 높을시 구동되어 상기 외부전원전압을 내부전원전압으로 변환하여 상기 메모리 어레이 내부로 공급하기 위한 제2구동부와, 상기 제2구동부의 입력단과 출력단이 접속되며 상기 차동증폭부의 출력 및 센싱 신호를 입력으로 하여 상기 내부전원전압이 상기 기준전압보다 낮을시 상기 제2구동부의 동작을 차단하며 상기 외부전원전압이 상기 내부전원전압 이상으로 높아질 시 상기 제1구동부만을 동작시키는 구동제어부를 구비함을 특징으로 하는 반도체 메모리 장치의 전원전압 공급회로.
- 제 1항에 있어서, 상기 구동제어부가 상기 외부전원전압이 상기 기준전압보다 높을시 이를 감지하여 상기 제2구동부를 디세이블시킴을 특징으로 하는 반도체 메모리 장치의 전원전압 공급회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970001401A KR100224763B1 (ko) | 1997-01-18 | 1997-01-18 | 반도체 메모리 장치의 전원전압 공급회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970001401A KR100224763B1 (ko) | 1997-01-18 | 1997-01-18 | 반도체 메모리 장치의 전원전압 공급회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980066077A KR19980066077A (ko) | 1998-10-15 |
| KR100224763B1 true KR100224763B1 (ko) | 1999-10-15 |
Family
ID=19495041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970001401A KR100224763B1 (ko) | 1997-01-18 | 1997-01-18 | 반도체 메모리 장치의 전원전압 공급회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100224763B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450663B1 (ko) * | 1997-11-03 | 2005-04-06 | 삼성전자주식회사 | Vcc 변동에 관계없이 일정량의 전하를 공급해 주는 액티브용vcca 공급 회로 |
-
1997
- 1997-01-18 KR KR1019970001401A patent/KR100224763B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980066077A (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256644B2 (en) | Semiconductor circuit device having hierarchical power supply structure | |
| KR100269313B1 (ko) | 대기시전류소모가적은반도체메모리장치 | |
| KR100231951B1 (ko) | 반도체 집적회로 | |
| KR100816403B1 (ko) | 저소비 전력형 다이내믹 랜덤 액세스 메모리 | |
| KR100648537B1 (ko) | 반도체 집적 회로 및 반도체 집적 회로의 내부 전원 전압발생 방법 | |
| US6850453B2 (en) | Deep power down control circuit | |
| KR100471185B1 (ko) | 내부 공급 전압의 파워-업 기울기를 제어하기 위한 내부전압 변환기 구조 | |
| KR100224669B1 (ko) | 내부 전원 전압 발생기 회로 | |
| US5986959A (en) | Semiconductor memory device having internal voltage down-converting circuit reducing current consumption upon power ON | |
| KR20040004813A (ko) | 워드라인 구동 회로 | |
| US5818790A (en) | Method for driving word lines in semiconductor memory device | |
| US7961548B2 (en) | Semiconductor memory device having column decoder | |
| US7804326B1 (en) | Voltage level shifter | |
| US6404677B2 (en) | Semiconductor memory device capable of performing stable read operation and read method thereof | |
| US6046954A (en) | Circuit for controlling internal voltage for output buffer of semiconductor memory device and method therefor | |
| KR100527552B1 (ko) | 반도체 메모리장치 | |
| IE54376B1 (en) | Semiconductor memory device | |
| KR100224763B1 (ko) | 반도체 메모리 장치의 전원전압 공급회로 | |
| KR100224666B1 (ko) | 반도체장치의 전원제어회로 | |
| JP7490786B2 (ja) | 制御回路及び半導体メモリ | |
| US6246633B1 (en) | Semiconductor memory device permitting stabilized operation and high-speed access | |
| KR20040059979A (ko) | 반도체메모리장치의 코아전압발생회로 | |
| KR100679255B1 (ko) | 반도체 메모리 장치 | |
| KR20020014543A (ko) | 안정된 파워온리셋신호 발생회로 | |
| KR100311216B1 (ko) | 스탠바이 전류의 흐름을 차단시키기 위한 메모리 소자의 리페어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070612 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |