KR970051270A - 반도체 메모리 장치의 워드라인 구동 방법 - Google Patents

반도체 메모리 장치의 워드라인 구동 방법 Download PDF

Info

Publication number
KR970051270A
KR970051270A KR1019950066002A KR19950066002A KR970051270A KR 970051270 A KR970051270 A KR 970051270A KR 1019950066002 A KR1019950066002 A KR 1019950066002A KR 19950066002 A KR19950066002 A KR 19950066002A KR 970051270 A KR970051270 A KR 970051270A
Authority
KR
South Korea
Prior art keywords
potential
word line
power
power supply
bootstrap
Prior art date
Application number
KR1019950066002A
Other languages
English (en)
Other versions
KR100220939B1 (ko
Inventor
김정필
박기우
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950066002A priority Critical patent/KR100220939B1/ko
Priority to TW085116115A priority patent/TW347535B/zh
Priority to JP8356491A priority patent/JPH09191093A/ja
Priority to US08/777,224 priority patent/US5818790A/en
Priority to GB9626953A priority patent/GB2308699B/en
Priority to DE19654577A priority patent/DE19654577B4/de
Publication of KR970051270A publication Critical patent/KR970051270A/ko
Application granted granted Critical
Publication of KR100220939B1 publication Critical patent/KR100220939B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치의 워드라인 구동 방법에 관한 것으로, 상기 본 발명에 워드라인 구동방법을 반도체 메모리 장치에 사용하게 되면 라스(RAS) 신호가 긴 경우에 부트스트랩 노드의 전위가 낮아서 생기는 오프 전류로 인해서 워드라인이 풀로딩되는 문제를 해결할 뿐만 아니라, 부트스트랩핑 효율을 향상시킬 수 있는 효과가 있다.

Description

반도체 메모리 장치의 워드라인 구동방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 워드라인 구동 방법을 설명하기 위한 워드라인 구동회로의 부 디코더 회로도,
제3도는 본 발명의 제1실시예에 의한 워드라인 구동 방법에 의한 동작 타이밍도.

Claims (12)

  1. 로오 어드레스 신호에 의해 워드라인을 선택하기 위한 디코딩된 신호를 출력하는 한개의 주 디코딩부와, 상기 주 디코딩부로 부터 출력된 신호에 의해 선택된 워드라인으로 고전위를 공급하는 다수개의 부 디코딩부를 구비된 로오 디코더 회로에서 상기 부 디코딩부가 상기 주 디코딩부의 제1출력노드 및 부트스트랩 노드 사이에 접속되고 게이트로 제1전원전압이 인가되는 부트스트랩 트랜지스터와, 제2전원전압 및 워드라인 접속노드 사이에 접속되며 게이트가 상기 부트스트랩 노드에 연결된 고전위 전달 트랜지스터와, 상기 워드라인 접속노드및 제3전원전압원 사이에 접속되며 게이트가 상기 주 디코딩부의 제2출력노드에 연결된 저전위 전달 트랜지스터로 구성된 반도체 메모리 장치 있어서, 상기 주 디코더부의 제1출력노드의 전위 신호가 로우에서 하이로 간 후에 상기 고전위 전달 트랜지스터의 드래인에 접속된 제2전원전압원이 접지전위에서 고전위로 변하여 상기워드라인을 구동시키는 제2과정과, 상기 제1과정이 지난후 상기 제1전원전압원이 이전 상태보다도 낮은 전위로 변하는 제2과정을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동방법.
  2. 제1항에 있어서, 상기 제1전원잔업원은 초기 상태에서 전원전위(Vcc)보다는 높고, Vcc+Vtn(상기 부트스트랩 트랜지스터의 문턱전위)보다는 낮은 전압인 VXG 전위 또는 전원전위인 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 방법
  3. 제1항에 있어서, 상기 고전위 전달 트랜지스터의 래이아웃이 게이트 오버랩 캐패시턴스를 증가시키기 위해 래이아웃을 가지는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 방법
  4. 로오 어드레스 신호에 의해 워드라인을 선택하기 위한 디코딩된 신호를 출력하는 한개의 주 디코딩부와 상기 주 디코딩부로 부터 출력된 신호에 의해 선택된 워드라인으로 고전위를 공급하는 다수개의 부 디코딩부를 구비한 로오 디코더 회로에서 상기 부 디코딩부가 상기 주 디코딩부의 제2출력노드 및 부트스트랩 노드도사이에 접속되고 게이트로 제1전원전압원이 인가되는 부트스트랩 트랜지스터와 , 제2전원접압원 및 워드라인 접속노드 사이에 접속되며 게이트가 상기 부트스트랩 노드에 연결된 고전위 전달 트랜지스터와 상기 워드라인 접속노드 및 제3전원잔업원 사이에 접속되며 게이트가 상기 주 디코당부의 제2출력노드에 연결된 저전위 전달 트랜지스터로 구성된 반도체 메모리 장치에 있어서 ,상기 부트스트랩 트랜지스터는 문턱전압이 낮은 모스 트랜지스터를 사용하고 상기 고전위 전달 트랜지스터는 정상적인 모스 트랜지스터인 경우 상기 제1출력 노드의 신호가 접지전위에서 전원전위로 변할 때 상기 제1전원전압원이 하이 레벨에서 로우 레벨로 변화되는 제1과정과, 상기 제1과정 의해 상기 제2전원전압원을 상기 워드라인으로 전달시키는 제2과정를 구비하느 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 방법.
  5. 제4항에 있어서, 상기 제1전원전업원은 초기 상태에서 전원전위(Vcc)보다는 높고 Vcc+Vtn(상기 부트스트랩 트랜지스터의 문턱전위)보다는 낮은 전압인 VXG 전위 또는 전원전위이고 상기 제2전원전압원은 고전위(Vpp)인 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 방법.
  6. 제4항에 있어서, 상기 고전위 전달 트랜지스터의 래이아웃이 게이트 오버랩 캐패시턴스를 증가시키기 위한 래이아웃을 가지는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동방법.
  7. 로어 어드레스 신호에 의해 워드라인을 선택하기 위한 디코딩된 신호를 출력하는 한개의 주 디코딩 부와, 상기 주디코딩부로 부터 출력된 신호에 의해 선택된 워드라인으로 고전위를 공급하는 다수개의 부 디코딩부를 구비된 로오 디코더 회로에서 상기 부 디코딩부가 상기 주 디코딩부의 제1출력노드 및 부트스트랩 노드 사이에 접속되고 게이트로 제1전원전압이 인가되는 부스스트랩 트랜지스터와 제2전원전압 및 워드라인 접속노드 사이에 접속되며 게이트가 상기 부트스트랩 노드에 연결된 고전위 전달 트랜지스터와 상기워드라인 접속노드 및 제3전원전압원 사이에 접속되며 게이트가 상기 주 디코딩부의 제2출력노드에 연결된 저전위 전달 트랜지스터로 구성된 반도체 메모리 장치에 있어서, 상기 고전위 전달 트랜지스터는 문턱전압이 낮은 모스 트랜지스터를 사용하고 상기 부르스트렙 트랩지스터는 정상적인 모스 트랜지스터인 경우, 상기 제1출력노드의 신호가 접지전위에서 전원전위로 변할 때 상기 제1전원전압원이 하이 레벨에서 로우 레벨로 변화되는 제1과정과, 상기제1과정이 끝난 후에 상기 제2전원전압원이 접지전위에서 고전위로 변하여 상기 워드라인을 구동시키는 제2과정을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 방법.
  8. 제7항에 있어서, 상기 제1전원전압원은 초기 상태에서 전원전위(Vcc) 보다는 높고, Vcc+Vtn(상기 부트스트랩 트랜지스터의 문턱전위)보다는 낮은 전압인 VXG 전위 또는 전원전위인 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 방법
  9. 제7항에 있어서 상기 고전위 전달 트랜지스터의 래이아웃이 게이트 오버랩 캐패시턴스를 증가시키기 위한 래이아웃을 가지는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동방법
  10. 로오 어드레스 신호에 의해 워드라인을 선택하기 위한 디코딩된 신호를 출력하는 한개의 주 디코딩부와, 상기 주 디코딩부로 부터 출력된 신호에 의해 선택된 워드라인으로 고전위를 공급하는 다수개의 부 디코딩부를 구비된 로어 디코더 회로에서 상기 부 디코딩부가 상기 주 디코딩부의 제1출력노드 및 부트스트랩 노드 사이에 접속되며 게이트로 제1전원전압이 인가되는 부트스트랩 트랜지스터와, 제2전원전압 및 워드라인 접속노드 사이에 접속되며 게이트가 상기 부트스트랩 노드에 연결된 고전위 전달 트랜지스터와, 상기 워드라인 접속노드및 제3전원전압원 사이에 접속되며 게이트가 상기 주 디코딩부의 제2출력노드에 연결된 저전위 전달 트랜지스 터로 구성된 반도체 메모리 장치에 있어서, 상기 고전위 전달 트랜지스터 및 부트스트랩 트랜지스터가 문턱전압이 낮은 모스 트랜지스터를 사용하는 경우, 상기 제1출력노드의 신호가 접지전위에서 전원전위로 변할 때상기 제1전원전압원이 하이 레벨에서 로우 레벨로 변화되는 제1과정과 상기 제1과정이 끝난 후에 상기 제2전원전압원이 접지전위에서 고전위로 변하여 상기 위드란인을 구동시키는 제2과정을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동방법
  11. 제10항에서 있어서 상기 제1전원전압원은 초기 상태에서 전원전위(Vcc) 보다는 높고, Vcc+Vtn(상기 부트스트랩 트랜지스터의 문턱전위)보다는 낮은 전압인 VXG전위 또는 전원전위인 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 방법
  12. 제10항에 있어서, 상기 고전위 전달 트랜지스터의 래이아웃이 게이트 오버랩 캐패시턴스를 증가시키기 위한 래이아웃을 가지는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066002A 1995-12-29 1995-12-29 반도체 메모리 장치의 워드라인 구동방법 KR100220939B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950066002A KR100220939B1 (ko) 1995-12-29 1995-12-29 반도체 메모리 장치의 워드라인 구동방법
TW085116115A TW347535B (en) 1995-12-29 1996-12-24 Method for driving word lines in semiconductor memory device
JP8356491A JPH09191093A (ja) 1995-12-29 1996-12-26 半導体メモリ装置のワードライン駆動方法
US08/777,224 US5818790A (en) 1995-12-29 1996-12-27 Method for driving word lines in semiconductor memory device
GB9626953A GB2308699B (en) 1995-12-29 1996-12-27 Method for driving word lines in semiconductor memory device
DE19654577A DE19654577B4 (de) 1995-12-29 1996-12-27 Verfahren zum Ansteuern von Wortleitungen in Halbleiter-Speichervorrichtungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066002A KR100220939B1 (ko) 1995-12-29 1995-12-29 반도체 메모리 장치의 워드라인 구동방법

Publications (2)

Publication Number Publication Date
KR970051270A true KR970051270A (ko) 1997-07-29
KR100220939B1 KR100220939B1 (ko) 1999-09-15

Family

ID=19447183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066002A KR100220939B1 (ko) 1995-12-29 1995-12-29 반도체 메모리 장치의 워드라인 구동방법

Country Status (6)

Country Link
US (1) US5818790A (ko)
JP (1) JPH09191093A (ko)
KR (1) KR100220939B1 (ko)
DE (1) DE19654577B4 (ko)
GB (1) GB2308699B (ko)
TW (1) TW347535B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101351156B1 (ko) * 2010-05-19 2014-01-14 피에스4 뤽스코 에스.에이.알.엘. 반도체 기억 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999461A (en) * 1996-06-07 1999-12-07 Ramtron International Corporation Low voltage bootstrapping circuit
TW405121B (en) * 1996-12-31 2000-09-11 Hyundai Electronics Ind Sub row decoder circuit for semiconductor memory device
KR100268889B1 (ko) * 1997-10-28 2000-10-16 김영환 반도체 메모리 장치의 워드라인 구동회로
KR20000014567A (ko) * 1998-08-21 2000-03-15 윤종용 리셋신호 부트스트랩핑 회로를 갖는 저전압 집적형 포토 센서
JP3248576B2 (ja) * 1998-10-05 2002-01-21 日本電気株式会社 ブースト回路およびブースト方法
US6026047A (en) * 1998-11-03 2000-02-15 Samsung Electronics Co., Ltd. Integrated circuit memory device with hierarchical work line structure
US6404264B2 (en) * 1999-12-06 2002-06-11 Infineon Technologies North America Corp. Fuse latch having multiplexers with reduced sizes and lower power consumption
US6535430B2 (en) 2000-02-16 2003-03-18 Halo, Inc. Wordline decoder for flash memory
US6735145B1 (en) * 2002-11-04 2004-05-11 International Business Machines Corp. Method and circuit for optimizing power consumption and performance of driver circuits
KR100630529B1 (ko) * 2004-11-15 2006-09-29 주식회사 하이닉스반도체 반도체 메모리 장치의 워드라인 구동회로
KR100640786B1 (ko) * 2005-03-24 2006-10-31 주식회사 하이닉스반도체 반도체 기억 소자의 워드 라인 인에이블 회로 및 방법
KR100648861B1 (ko) * 2005-09-29 2006-11-24 주식회사 하이닉스반도체 워드라인 구동 장치
JP2011044186A (ja) * 2009-08-19 2011-03-03 Oki Semiconductor Co Ltd ワード線駆動装置
KR20200004002A (ko) 2018-07-03 2020-01-13 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
KR102615012B1 (ko) 2018-11-12 2023-12-19 삼성전자주식회사 메모리 장치 및 그것의 동작 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639622A (en) * 1984-11-19 1987-01-27 International Business Machines Corporation Boosting word-line clock circuit for semiconductor memory
JP3109184B2 (ja) * 1991-11-08 2000-11-13 富士通株式会社 信号発生回路
JP3179848B2 (ja) * 1992-03-27 2001-06-25 三菱電機株式会社 半導体記憶装置
JPH0684354A (ja) * 1992-05-26 1994-03-25 Nec Corp 行デコーダ回路
US5416747A (en) * 1992-07-15 1995-05-16 Kawasaki Steel Corporation Semiconductor memory driven at low voltage
KR960011206B1 (ko) * 1993-11-09 1996-08-21 삼성전자 주식회사 반도체메모리장치의 워드라인구동회로
KR960006377B1 (ko) * 1993-11-17 1996-05-15 삼성전자주식회사 반도체 메모리장치의 워드라인 로딩 보상 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101351156B1 (ko) * 2010-05-19 2014-01-14 피에스4 뤽스코 에스.에이.알.엘. 반도체 기억 장치

Also Published As

Publication number Publication date
DE19654577A1 (de) 1997-11-06
DE19654577B4 (de) 2010-04-15
GB9626953D0 (en) 1997-02-12
JPH09191093A (ja) 1997-07-22
GB2308699A (en) 1997-07-02
TW347535B (en) 1998-12-11
US5818790A (en) 1998-10-06
KR100220939B1 (ko) 1999-09-15
GB2308699B (en) 2000-06-28

Similar Documents

Publication Publication Date Title
KR950010621B1 (ko) 반도체 기억장치
TW594788B (en) Word line driver for a semiconductor memory device
KR970051270A (ko) 반도체 메모리 장치의 워드라인 구동 방법
KR950015380A (ko) 반도체 메모리장치의 워드라인구동회로
KR960027291A (ko) 차지-펌프형 부스터 회로
US6985399B2 (en) Main word line driver circuit receiving negative voltage in semiconductor memory device
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
KR960015568A (ko) 승압전위 발생회로
JP3182120B2 (ja) サブロウデコーダ回路
JPH0470716B2 (ko)
KR100282082B1 (ko) 워드 라인 드라이버 회로
KR970012756A (ko) Nmos 트랜지스터들로 구성된 분할 디코더 회로를 포함하는 반도체 메모리 소자
KR100385463B1 (ko) 반도체 메모리 장치의 워드라인 제어회로
KR20040054362A (ko) 반도체 메모리 장치의 서브-워드 라인 드라이버를제어하는 제어회로 및 그 방법
US5850363A (en) Voltage boosting circuit having dual precharge circuits in semiconductor memory device
KR970051332A (ko) 이.이.피.롬(eeprom) 장치
KR100407986B1 (ko) 워드 라인 구동 회로
KR930020444A (ko) 반도체 메모리장치의 워드라인 구동회로
KR100224789B1 (ko) 고전위 발생 회로
KR100253292B1 (ko) 반도체 메모리 장치의 워드라인 구동회로
KR100238868B1 (ko) 스트레스를 줄인 워드라인 구동관련회로를 구비한 반도체 메모리 장치
KR0144496B1 (ko) 워드라인 구동장치
KR100268945B1 (ko) 반도체 메모리 장치
KR20010109572A (ko) 로우 디코더
KR970017675A (ko) 불 휘발성 반도체 메모리의 로우 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee