KR0144496B1 - 워드라인 구동장치 - Google Patents
워드라인 구동장치Info
- Publication number
- KR0144496B1 KR0144496B1 KR1019940040576A KR19940040576A KR0144496B1 KR 0144496 B1 KR0144496 B1 KR 0144496B1 KR 1019940040576 A KR1019940040576 A KR 1019940040576A KR 19940040576 A KR19940040576 A KR 19940040576A KR 0144496 B1 KR0144496 B1 KR 0144496B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- mos transistor
- voltage
- decoding signal
- row decoding
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
반도체 메모리장치의 워드라인 구동장치는 전압특성을 향상시켜 워드라인을 정확하게 구동하고 반도체 메모리장치의 신뢰성을 향상시킨다. 상기 워드라인 구동장치는 다수의 메모리셀들이 공통적으로 접속된 워드라인과, 워드라인의 구동여부를 제어하는 저전위의 로오 디코딩신호를 입력하기 위한 제1입력라인과, 고전위의 전압을 입력하기 위한 제2입력라인과, 상기 로오 디코딩신호에 의하여 상기 고전위의 전압을 상기 워드라인쪽으로 전송하기 위한 제1 MOS 트랜지스터와, 상기 로오디코딩신호에 의하여 상기 제1 MOS 트랜지스터와 상호 보완적으로 구동 되어 상기 워드라인에 기저전위를 전송하기 위한 제2 MOS 트랜지스터와, 상기 로오 디코딩신호에 의하여 상기 제1 MOS 트랜지스터와 동시에 구동되어 상기 워드라인상의 전압이 소정 레벨이상을 유지하도록 하는 전위 조절부를 구비한다.
Description
제1도는 종래의 워드라인 구동장치의 회로도.
제2A도 내지 제2E도는 제1도에 도시된 회로의 각부분에 대한 동작 파형도.
제3도는 본 발명의 실시예에 따른 워드라인 구동장치의 회로도.
제4A도 내지 제4D도는 제3도에 도시된 회로의 각부분에 대한 동작 파형도.
*도면의 주요부분에 대한 부호의 설명
10 및 20:인버터 12 및 22:PMOS트랜지스터
14 및 24:제1 NMOS트랜지스터 16 및 26:제2 NMOS트랜지스터
본 발명은 반도체 메모리장치에 있어서 로오 디코더로 부터의 디코딩신호에 의하여 워드라인을 구동하기 위한 워드라인 구동장치에 관한 것으로, 특히 전압특성을 개선하여 워드라인을 정확하게 구동할 수 있고 반도체 메모리장치의 신뢰성을 향상시킬 수 있는 워드라인 구동장치에 관한 것이다.
통상의 DRAM(Direct Random Access Memory)과 같은 반도체 메모리장치는 2진정보를 저장하기 위한 다수의 메모리 셀 어래이와, 어드레스에 의하여 상기 다수의 메모리 셀 어래이들을 선택하는 디코더를 구비한다. 상기 메모리 셀들은 각각 하나의 캐패시터 및 하나의 MOS트랜지스터로 구성되며, 상기 메모리 셀용 MOS트랜지스터로는 제작이 손쉽고, 면적 및 전력소모가 작은 NMOS트랜지스터가 주로 사용된다. 상기 메모리 셀에 포함된 상기 NMOS트랜지스터는 자신의 문턱전압 만큼 전원전압을 손실시키는 단점을 안고 있다. 그리고 상기 메모리 셀 어래이는 다수의 메모리 셀들의 NMOS트랜지스터들이 공통 접속된 워드라인을 구비한다. 상기 워드라인은 상기 다수의 NMOS트랜지스터들을 정상적으로 구동하기 위하여 전원전압 보다 높은 고전력의 신호를 공급받아야 한다.
그리고 상기 워드라인 구동장치는 상기 메모리 셀 어래이의 워드라인과 상기 디코더의 사이에 접속되어 상기 디코더의 출력에 의하여 상기 워드라인에 접속된 다수의 메모리 셀들을 구동하기 위한 고전력의 워드라인 구동신호를 발생한다. 이를 위하여, 종래의 워드라인 구동장치는 상기 디코더로 부터의 신호를 승압하고 대 전류를 전송하기에 용이한 NMOS트랜지스터를 구비한다. 종래의 워드라인 구동장치에 포함된 상기 NMOS트랜지스터는 상기 워드라인에 전달될 워드라인 구동신호의 전압 보다 적어도 자신의 문턱전압 이상의 높은 전위를 공급받아야 한다. 상기 NMOS트랜지스터의 게이트에 인가되는 고전위는 큰 전계를 발생시켜 상기 NMOS트랜지스터를 손상시키거나 특성을 변화시키는 문제점을 안고 있었다. 상기 종래의 워드라인 구동장치의 문제점을 첨부한 제1도를 참조하여 설명하기로 한다.
제1도를 참조하면, 종래의 워드라인 구동장치는 로오 디코더(도시하지 않음)로 부터의 제2a도와 같은 로오 디코딩신호를 제1입력라인(11)을 경유하여 자신의 드레인쪽으로 입력하는 제1 NMOS트랜지스터(12)와, 상기 제1입력라인(11)상의 상기 로오 디코딩신호를 제반전시키기 위한 인버터(10)를 구비한다.
상기 제1 NMOS트랜지스터(12)는 자신의 게이트에 공급되는 제1공급전압(Vdd)에 의하여 항상 턴-온되어 상기 입력라인(11)으로 부터의 로오 디코딩신호를 노드(13)에 접속된 제2 NMOS트랜지스터(14)의 게이트쪽으로 전송한다. 상기 제2 NMOS 트랜지스터(14)는 상기 노드(13)으로 부터의 상기 로오 디코딩신호와 제2입력라인(17)로 부터의 제2b도와 같은 플로트(Plot) 디코딩 신호에 의하여 전원전압(2Vcc-Vss)보다 높은 고전압을 출력라인(17)을 경유하여 워드라인(도시하지 않음)에 공급한다. 이를 상세히 설명하면, 상기 제2 NMOS트랜지스터(14)의 게이트(즉, 노드(13))에는 상기 플로트 디코딩신호가 상기 제2입력라인(15)에 공급될 때가지 상기 제1 NMOS트랜지스터(12)로 부터의 로오 디코딩신호에 의하여 Vcc-Vt의 전압이 발생된다. 그리고 상기 제2입력라인(15)에 상기 플로트 디코딩신호가 인가될 때, 상기 노드(13)상의 전압은 상기 제2 NMOS트랜지스터(14)의 게이트 및 드레인간의 기생 캐패시터에 의하여 상기 Vcc-Vt의 전위로부터 2Vcc-Vt1의 전위로 승압된다. 상기 노드(13)상의 승압된 전압(2Vcc-Vt1)로 인하여, 상기 출력라인(17)에는 상기 승압된 전압(2Vcc-Vt) 보다 상기 제2 NMOS트랜지스터(14)의 문턱전압(Vt2) 만큼 낮은 전위를 갖는 워드라인 구동신호가 발생된다.
또한, 상기 제1입력라인(11)상의 상기 로오 디코딩신호를 반전시키는 인버터(10)와 상기 인버터(10)로 부터의 반전된 로오 디코딩신호를 입력하는 제3 NMOS트랜지스터(16)은 상기 제1입력라인(11)상의 상기 로오 디코딩신호가 로우논리를 갖을 경우에 상기 출력라인(17)상의 전압을 기저 전압(Vss)으로 천이시킨다. 그리고 제1공급전압(Vdd)은 내부 전원전압이다.
상술한 바와 같이 종래의 워드라인 구동장치는 제2 NMOS트랜지스터(14)에 의하여 전원전압 보다 높은 전위와 큰 전류를 갖는 워드라인 구동신호를 발생시킬 수 있으나, 고전위 및 대전류로 인하여 제2 NMOS트랜지스터를 손상시키거나 상기 제2 NMOS트랜지스터(14)의 특성을 변화시킬 수 있다. 상기 제2 NMOS트랜지스터의 손상 및 특성의 변화로 인하여, 종래의 워드라인 구동장치는 워드라인을 정확하게 구동할 수 없고 나아가 메모리 장치의 신뢰성을 저하시키는 문제점을 갖고 있다.
따라서, 본 발명의 목적은 전압특성을 향상시켜 워드라인을 정확하게 구동할 수 있고 반도체 메모리 장치의 신뢰성을 향상시킬 수 있는 워드라인 구동장치를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 워드라인 구동장치는 다수의 메모리셀들이 공통적으로 접속된 워드라인과, 워드라인의 구동여부를 제어하는 저전위의 로오 디코딩신호를 입력하기 위한 제1입력라인과, 고전위의 전압을 입력하기 위한 제2입력라인과, 상기 로오 디코딩신호에 의하여 상기 고전위의 전압을 상기 워드라인쪽으로 전송하기 위한 제1 MOS트랜지스터와, 상기 로오 디코딩신호에 의하여 상기 제1 MOS트랜지스터와 상호 보완적으로 구동되어 상기 워드라인에 기저전위를 전송하기 위한 제2 MOS트랜지스터와, 상기 로오 디코딩신호에 의하여 상기 제1MOS트랜지스터와 동시에 구동되어 상기 워드라인상의 전압이 소정 레벨이상을 유지하도록 하는 전위 조절수단을 구비한다.
이하, 본 발명의 실시예를 첨부된 제3도와 제4A도 내지 제4D도를 참조하여 상세히 설명하기로 한다.
제3도를 참조하면, 제1입력라인으로부터 제4A도와 같은 로오 디코딩신호를 자신들의 게이트쪽으로 공통적으로 입력하는 PMOS트랜지스터(22) 및 제1 NMOS트랜지스터(24)를 구비하는 본 발명의 실시예에 따른 워드라인 구동장치가 설명되어 있다. 상기 제1 NMOS트랜지스터(24)는, 상기 제1입력라인(21)으로부터 하이논리의 로오 디코딩신호가 공급될 경우, 출력라인(27)을 자신의 드레인 및 소오스를 경유하여 기저전원(Vss)에 접속시켜 상기 출력라인(27)에 기저전위 (즉, 로우논리)를 갖는 워드라인 구동신호를 발생시킨다.
한편, 상기 PMOS트랜지스터(22)는 제2입력라인(25)로부터 제4B도와 같은 플로트 디코딩신호를 입력한다. 상기 플로트 디코딩신호의 하이논리는 전원전압 보다 높은 고전위(Vpx)를 갖는다. 상기 로오 디코딩신호의 하이논리는 상기 전원전압(도시하지 않았으나, Vcc)와 동일한 전위를 갖는다. 그리고 상기 PMOS트랜지스터(22)는, 상기 로오 디코딩신호가 로우논리 그리고 상기 플로트 디코딩신호가 하이논리를 갖을 경우, 상기 고전위의 상기 플로트 디코딩신호를 자신의 소오스 및 드레인을 경유하여 상기 출력라인(27)족으로 전송하여 상기 출력라인(27)에 전원전압 보다 높은 고전위의 워드라인 구동신호를 발생시킨다.
또한, 상기 워드라인 구동장치는 상기 제1입력라인(21)으로부터 상기 로오 디코딩신호를 입력하는 인버터(20)와, 노드(23)을 경유하여 상기 인버터(20)의 출력단자와 자신의 게이트를 접속한 제2 NMOS트랜지스터(26)를 추가로 구비한다. 상기 인버터(20)는 상기 로오 디코딩신호를 제4c도와 같이 반전시키고, 상기 반전된 로오 디코딩신호를 상기 노드(23)을 경유하여 상기 제2 NMOS트랜지스터(26)의 게이트에 공급한다. 상기 반전된 로오 디코딩신호의 하이논리도 상기 로오 디코딩신호의 하이논리와 마찬가지로 전원전압(Vcc)와 동일한 전위를 갖는다. 상기 제2NMOS트랜지스터(26)는 상기 반전된 로오 디코딩신호 및 상기 플로트 디코딩신호가 모두 하이논리를 갖고 상기 출력라인(27)상의 전압이 상기 반전된 로오 디코딩신호 보다 자신의 문턱전압(Vt)보다 낮을 경우에 상기 출력라인(27)상의 전압을 전원전압(Vcc)보다 높게 승압시킨다. 상기 출력라인(27)상의 전압이 상기 전원전압(Vcc)보다 높은 전위를 갖는 이유는 상기 제2 NMOS트랜지스터(26)의 게이트 및 드레인간의 기생 캐패시터에 의하여 상기 제2입력라인(25)상의 상기 플로트 디코딩신호가 상기 전원전압(Vcc)만큼 승압되기 때문이다. 그러나 상기 승압된 플로트 디코딩신호는 상기 PMOS트랜지스터(22) 및 상기 제2 NMOS트랜지스터(26)의 두 개의 전류통로를 경유하여 상기 출력라인(27)쪽으로 전송되기 때문에, 상기 제2 NMOS트랜지스터(26)에 흐르는 전류량은 종래에 비하여 감소된다. 이로 인하여, 상기 제2 NMOS트랜지스터(26)는 전계로 인한 특성 변화 및 손상되지 않는다. 상기 제2 NMOS트랜지스터(26)에 흐르는 전류량을 종래에 비하여 절반 이하로 설정하기 위하여, 상기 PMOS트랜지스터(22)의 채널 폭을 상기 제2 NMOS 트랜지스터(26)보다 크게 설정한다.
그리고 상기 제2 NMOS트랜지스터(26)는, 상기 플로트 디코딩신호가 하이논리에서 로우논리(즉, 기전전위)로 천이될 경우, 상기 출력라인(27)의 전압이 상기 PMOS트랜지스터(22)와 함께 상기 출력라인(27)에 두 개의 방전통로를 제공하여 출력라인(27)상의 전압을 빠르게 방전시킬 수 있다. 이로 인하여, 상기 PMOS트랜지스터(22) 및 상기 제2 NMOS트랜지스터(26)은 상기 로오 디코딩신호에 대한 워드라인 구동신호의 응답속도를 향상시킬 수 있다. 상기 제2 NMOS트랜지스터(26) 및 상기 PMOS트랜지스터(22)에 의하여 상기 출력라인(27)에는 제4D도와 같은 파형을 갖는 워드라인 구동신호가 발생된다. 그리고 상기 워드라인 구동신호는 상기 출력라인(27)에 접속되는 워드라인(도시하지 않음)에 공급되어 다수의 메모리셀들(도시하지 않음)을 구동하게 된다.
상술한 바와 같이, 본 발명의 워드라인의 구동장치는 대전위용 PMOS트랜지스터 및 대전류용 NMOS트랜지스터를 병렬로 이용하여 소자의 특성변화 및 손상 없이 워드라인에 고전위 및 대전력의 워드라인 구동신호를 제공할 수 있다. 이로 인하여, 본 발명의 워드라인 구동장치는 워드라인에 접속된 다수의 메모리셀들을 정확하게 구동할 수 있고, 나아가 반도체 메모리장치의 신뢰성을 향상시킬 수 있는 이점을 제공한다.
Claims (4)
- 다수의 메모리셀들이 공통적으로 접속된 워드라인을 구비한 반도체 메모리장치에 있어서, 워드라인의 구동여부를 제어하는 저전위의 로오 디코딩신호를 입력하기 위한 제1입력라인과, 고전위의 전압을 입력하기 위한 제2입력라인과, 상기 로오 디코딩신호에 의하여 상기 고전위의 전압을 상기 워드라인쪽으로 전송하기위한 제1MOS트랜지스터와,상기 로오 디코딩신호에 의하여 상기 제1 MOS트랜지스터와 상호 보완적으로 구동되어 상기 워드라인에 기저전위를 전송하기 위한 제2 MOS트랜지스터와, 상기 로오 디코딩신호에 의하여 상기 제1 MOS트랜지스터와 동시에 구동되어 상기 워드라인상의 전압이 소정 레벨이상을 유지하도록 하는 전위 조절수단을 구비한 것을 특징으로 하는 워드라인 구동장치.
- 제1항에 있어서, 상기 전위 조절수단이, 상기 로오 디코딩신호를 반전시키는 인버터와, 상기 인버터의 출력에 의하여 구동되어 상기 워드라인상의 전압이 상기 로오 디코딩신호의 전압 - 자신의 문턱전압 이하로 될 경우에 상기 워드라인상의 전압을 승압하기 위한 제3 MOS트랜지스터를 구비한 것을 특징으로 하는 워드라인 구동장치.
- 제2항에 있어서, 상기 제2 및 제3MOS트랜지스터가 각각 NMOS트랜지스터이고, 상기 제1MOS트랜지스터가 PMOS트랜지스터인 것을 특징으로 하는 워드라인 구동장치.
- 제3항에 있어서, 상기 제3MOS트랜지스터에 흐르는 전류량이 상기 제1MOS트랜지스터에 흐르는 전류량 보다 작게 되도록 상기 제1MOS트랜지스터의 채널폭을 상기 제3MOS트랜지스터 보다 크게 설정하는 것을 특징으로 하는 워드라인 구동장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040576A KR0144496B1 (ko) | 1994-12-31 | 1994-12-31 | 워드라인 구동장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040576A KR0144496B1 (ko) | 1994-12-31 | 1994-12-31 | 워드라인 구동장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025769A KR960025769A (ko) | 1996-07-20 |
| KR0144496B1 true KR0144496B1 (ko) | 1998-08-17 |
Family
ID=19406213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940040576A KR0144496B1 (ko) | 1994-12-31 | 1994-12-31 | 워드라인 구동장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144496B1 (ko) |
-
1994
- 1994-12-31 KR KR1019940040576A patent/KR0144496B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960025769A (ko) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545923B2 (en) | Negatively biased word line scheme for a semiconductor memory device | |
| US5757702A (en) | Data holding circuit | |
| KR0155078B1 (ko) | 강전계용의 mos 회로를 갖춘 반도체 회로 | |
| KR100363142B1 (ko) | 3상태논리게이트회로를갖는반도체집적회로 | |
| US5818790A (en) | Method for driving word lines in semiconductor memory device | |
| KR100303364B1 (ko) | 서브 워드라인 구동 회로 | |
| KR0121131B1 (ko) | 반도체 메모리장치의 구동회로 | |
| US7382177B2 (en) | Voltage charge pump and method of operating the same | |
| US5666074A (en) | Sense amplifier power supply circuit | |
| US6229755B1 (en) | Wordline driving apparatus in semiconductor memory devices | |
| KR100385463B1 (ko) | 반도체 메모리 장치의 워드라인 제어회로 | |
| KR0144496B1 (ko) | 워드라인 구동장치 | |
| JP3554638B2 (ja) | 半導体回路 | |
| KR100336255B1 (ko) | 부 문턱 전류 컷-오프용 트랜지스터를 갖는 반도체 집적회로 | |
| US7855932B2 (en) | Low power word line control circuits with boosted voltage output for semiconductor memory | |
| KR930011433A (ko) | 반도체 집적회로장치 | |
| JPH10162589A (ja) | 強誘電体メモリ装置 | |
| KR100413140B1 (ko) | 집적회로 | |
| US6570811B1 (en) | Writing operation control circuit and semiconductor memory using the same | |
| KR100236760B1 (ko) | 반도체 메모리의 워드라인 드라이브 회로 | |
| KR100232893B1 (ko) | 반도체 메모리 장치용 로우 디코더 | |
| KR100557938B1 (ko) | 워드라인 드라이버 회로 | |
| KR100205544B1 (ko) | 불휘발성 반도체 메모리 장치의 센스앰프 구동회로 | |
| KR100818072B1 (ko) | 부트스트랩핑 전압을 이용한 데이타 출력 버퍼 및 센스 앰프 | |
| KR0170694B1 (ko) | 반도체 메모리 장치의 센스 증폭기 풀다운 구동회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060320 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |