DE19654577A1 - Verfahren zum Treiben von Wortleitungen in Halbleiter-Speichervorrichtungen - Google Patents

Description

Die vorliegende Erfindung bezieht sich allgemein auf das Trei­ ben von Wortleitungen in Halbleiter-Speichervorrichtungen, und im besonderen auf ein Verfahren zum Treiben von Wortleitungen in einer Halbleiter-Speichervorrichtung, wobei das Verfahren in der Lage ist, das Gleiten oder Abtriften einer ausgewählten Wortleitung zu Folge eines Sperr-Stromes zu verhindern, der z. B. aus einem niedrigen Spannungsniveau an einem Urlader-Knoten resultiert, sobald ein Abtast- oder Zeitsignal für eine Reihenadressierung eine lange Dauer hat.

Im allgemeinen weist eine Halbleiter-Speichervorrichtung wie ein dynamischer Zufallszugriffsspeicher (nachfolgend als DRAM bezeichnet) einen Zellenreihenblock zum Speichern von Daten auf. Der Zellenreihenblock umfaßt Wortleitungen und Bitleitun­ gen, die in Form eines Netzes miteinander verbunden sind, so­ wie eine Vielzahl von Zellen, die mit den Wortleitungen und den Bitleitungen verbunden sind, und von denen jede mit einem NMOS-Transistor und einem Widerstand ausgestattet ist.

Andererseits ist ein Reihendecoder vorgesehen zum Selektieren einer gewünschten Wortleitung der Wortleitungen in dem Zellen­ reihenblock. Dabei selektiert der Reihendecoder eine der Wort­ leitungen in dem Zellenreihenblock korrespondierend mit einer eingegebenen Reihenadresse. Ein solcher konventioneller Rei­ hendecoder-Schaltkreis wird nachfolgend unter Bezug auf Fig. 1A beschrieben.

Fig. 1A ist ein Schaltungsdiagramm, das den Aufbau einer kon­ ventionellen Reihendecoderschaltung zum Treiben von Wortlei­ tungen in einer Halbleiter-Speichervorrichtung illustriert. Wie in dieser Zeichnung gezeigt wird, umfaßt der konventionel­ le Reihendecoder-Schaltkreis einen Hauptreihendecoder 11 und eine Vielzahl von Subreihendecodern 12.

Der Hauptreihendecoder 11 enthält parallel geschaltete PMOS-Transistoren MP1 und MP2 zwischen einer Quelle einer Netzspan­ nung Vcc und einem Knoten N1 in Reihen geschaltete NMOS-Transistoren MN1-MN3 zwischen dem Knoten N1 und einer Quelle einer Grund- oder Erdungsspannung Vss. Der PMOS-Transistor MP1 besitzt ein Schaltelement zum Eingeben eines Steuersignals xdp und der PMOS-Transistor MP2 hat sein Schaltelement mit einem Knoten N2 verbunden. Die NMOS-Transistoren MN1-MN3 besitzen ihre Schaltelemente zum Eingeben von Reihenadreß-Bits ax23, ax45 und ax67. Der Hauptreihendecoder 11 umfaßt ferner einen Inverter G1, der zwischen dem Knoten N1 und N2 angeschlossen ist, und einen Inverter G2, der zwischen dem Knoten N2 und ei­ nem Knoten N4 angeschlossen ist.

Jeder der Subreihendecoder 12 umfaßt einen NMOS-Transistor MN4, der zwischen dem Knoten N2 und einem Knoten N3 ange­ schlossen ist, einen NMOS-Transistor MN5, der zwischen einem Qutput-Terminal pxi eines Spannungstransfer-Decoders (nicht gezeigt) für einen hohen Pegel und einem Knoten N5 angeschlos­ sen ist, und einen NMOS-Transistor MN6, der zwischen dem Kno­ ten N5 und der Erdungs-Spannungs-Quelle Vss angeschlossen ist. Der NMOS-Transistor MN4 ist mit seinem Schaltelement an eine Netzspannungsquelle Vcc angeschlossen, während das Schaltele­ ment des NMOS-Transistors MN5 an den Knoten N3 angeschlossen ist. Das Schaltelement des NMOS-Transistors MN6 ist mit dem Knoten N4 verbunden.

Der Betrieb des konventionellen Reihendecoder-Schaltkreises mit dem oben beschriebenen Aufbau wird nachfolgend beschrie­ ben.

Beispielsweise sind, unter der Annahme, daß n Wortleitungen in einem Zellenreihenblock vorliegen, n Hauptreihendecoder 11 er­ forderlich, um jeweils eine der n Wortleitungen zu selektie­ ren. In diesem Fall sind diese, da die Hauptreihendecoder 11 in ihrer Belegungsfläche sehr groß sind, kaum zu verwenden in einer hoch integrierten Halbleiter-Speichervorrichtung.

Um ein derartiges Problem zu lösen ist deshalb in konventio­ neller Weise ein Verfahren vorgeschlagen worden zum Verbinden von wenigstens zwei Subreihendecodern 12 mit einem Hauptrei­ hendecoder 11, und die Verwendung von Decodier-Signalen auf Eingabe-Netzlinien pxi zu den Subreihendecodern 12, so wie dies in Fig. 1A gezeigt ist.

In Fig. 1A sind vier Subreihendecoder 12 mit einem Hauptrei­ hendecoder 11 verbunden. Eine verstärkte Spannung Vpp mit ho­ hem Pegel wird an nur eine der Eingabenetzlinien pxi zu den Subreihendecodern 12 transferiert. In diesem Fall werden für jeden Zellenreihenblock n/4 Hauptreihendecoder 11 benötigt, da vier Subreihendecoder 12 unter der Bedingung mit jedem Haupt­ reihendecoder 11 verbunden sind, daß n Wortleitungen in jedem Zellenreihenblock vorliegen. Daraus ergibt sich eine Verringe­ rung der Belegungsfläche.

Andererseits wird eine Spannung zum Freigeben einer Wortlei­ tung verwendet, welche Spannung höher ist als die Netzspannung Vcc, um Daten mit hohem Pegel gut zu übertragen, und zwar in dem Fall, in dem ein NMOS-Transistor als DRAM-Zellentransistor benutzt wird. Der Grund hierfür ist, daß der NMOS-Transistor, der als der DRAM-Zellentransistor verwendet wird, aufgrund ei­ ner Schwellwertspannung in seiner Spannungs-Transfer-Lei­ stungsfähigkeit begrenzt ist.

In anderen Worten ist in dem Fall, in dem eine Schaltelements-Spannung für den NMOS-Transistor das Niveau der Netzspannung Vcc hat, die durch den NMOS-Transistor übertragbare hohe Span­ nung Vcv - Vtn (die Schwellwertspannung des NMOS-Transistors). Aus diesem Grund muß am Schaltelement des NMOS-Transistors ei­ ne Spannung aufgebracht werden, die höher ist als die Versor­ gungsspannung Vcc, um einen Spannungsabfall zu kompensieren, der sich aufgrund der Schwellwertspannung Vtn des NMOS-Tran­ sistors ergibt.

In diesem Fall sind jedoch Mittel erforderlich, um eine Schal­ telements-Spannung für den Transistor MN5 für einen Hochpegel-Spannungstransfer in dem Subreihendecoder 12 über die Hochpe­ gel-Spannung Vpp anzuheben zur Kompensation der Transfercha­ rakteristik (Vcv - Vtn) des NMOS-Transistors, sobald die Hoch­ pegel-Spannung Vpp an die korrespondierende Wortleitung über­ tragen wird. Ein derartiges Mittel ist der Urlader-Transistor MN4 in dem Subreihendecoder 12.

Die Operation beim Selektieren einer gewünschten Wortleitung und beim Transferieren der Hochpegel-Spannung Vpp an die se­ lektierte Wortleitung wird nun erläutert.

Zuerst wird einer der der gewünschten Wortleitung zugeordneten der Hauptreihendecoder 11 selektiert durch die Reihenadressen-Bits ax23, ax45 und ax67. In dem selektierten Hauptreihende­ coder 11 wird die Versorgungsspannung Vcc an den Output-Knoten N2 transferiert, was veranlaßt, daß eine Spannung (Vcv - Vtn) an die Urlader-noten N3 in den mit dem selektierten Hauptrei­ hendecoder 11 verbundenen Subreihendecodern 12 übertragen wird, sobald eine Steuerspannung für den Urlader-Transistor MN4 in jedem Subreihendecoder 12 den Pegel der Netzspannung Vcc hat, wobei Vtn eine Schwellwertspannung des Urlader-Transistors MN4 ist.

Dann wird die Wortleitungs-Freigabespannung Vpp von dem Hoch­ pegel-Spannungs-Transferdecoder auf einen Hochpegel-Spannungs­ transfer-Knoten pxi aufgebracht, der mit der gewünschten Wort­ leitung korrespondiert. Beispielsweise wird in dem Fall, in dem die Wortleitungs-Freigabespannung Vpp von dem Hochpegel-Spannungstransferdecoder auf den Hochpegel-Spannungstransfer-Knoten pxo aufgebracht wird, eine Spannung an dem Hochpegel- Spannungstransfer-Knoten pxo geändert vom Erdungsspannungspe­ gel Vss auf den Wortleitungs-Freigabespannungs-Pegel Vpp. Dar­ aus resultiert, daß die Spannung (Vcv - Vtn) an dem Schaltele­ mentknoten N3 des Hochpegel-Spannungstransfer-Transistors MN5 auf den Hochspannungs-Pegel Vpp oder darüber angehoben wird, aufgrund eines Widerstands zwischen dem Hochpegel-Spannungs­ transfer-Knoten pxo und dem Schaltelementknoten N3 des Hochpe­ gel-Spannungstransfer-Transistors MN5. Dadurch wird bewirkt, daß die Wortleitungs-Freigabespannung Vpp an dem Hochpegel- Spannungstransfer-Knoten pxo an die gewünschte Wortleitung MLO transferiert wird.

Es ist hervorzuheben, daß in einem Fall, in dem der Hauptrei­ hendecoder 11 nicht selektiert wird, die Spannung an dem Urla­ der-Knoten N3 den Pegel der Erdungsspannung Vss hat. Daraus resultiert, daß das Urlader-Phänomen nicht auftritt, da der Hochpegel-Spannungstransfer-Transistor MN5 in dem Subreihende­ coder 12 eine kleine Kapazität erzeugt. Wenn weiterhin der Hochpegel-Spannungstransfer-Knoten pxi bei der Kondition des selektierten Hauptreihendecoders 11 den Erdungsspannungspegel Vss hat, dann wird die korrespondierende Wortleitung nicht freigegeben.

Andererseits müssen die Subreihendecoder 12 alle Zellen trei­ ben, unter der Annahme, daß die Anzahl der mit den Wortleitun­ gen verbundenen Zellen in einem Zellenreihenblock 1k ist. Aus diesem Grund könnte eine Sollspannung nicht an alle der 1k-Zellen übertragen werden, die mit den Wortleitungen verbunden sind. Es kann ferner eine Zeitverzögerung bei der Spannungs­ übertragung an die Zellen auftreten.

Um das obenerwähnte Problem mit der Ausbildung gemäß Fig. 1A zu lösen, ist ein anderer Reihendecoder-Schaltkreis vorge­ schlagen worden, wie er in Fig. 1B gezeigt ist. Gemäß dieser Zeichnung ist der Zellenreihenblock in n Teile unterteilt und jeweils ein Subreihendecoder 12 ist mit jedem der n Zellenrei­ henblock-Teile verbunden, um die korrespondierende Wortleitung zu decodieren. Jeder Hauptreihendecoder 11 ist links oder rechts in der zugeordneten Schaltung positioniert. Die Anzahl der Subreihendecoder 12 wird durch die unterteilten Zellenrei­ henblock-Teile erhöht, woraus eine Reduktion der Treibgröße resultiert. Da jedoch die Subreihendecoder 12 in ihrer Treib­ größe reduziert sind, wird der Urlader-Wirkungsgrad an dem Ur­ lader-Knoten N3 abgesenkt, was zu folgenden Problemen führt.

Als erstes kann das Output-Signal pxi von dem Hochpegel- Spannungstransfer-Decoder, der den Hochspannungspegel Vpp hö­ her als den Spannungspegel von Vcc + Vtn (die Schwellwertspan­ nung des Zellen NMOS-Transistors) aufweist, nicht zufrieden­ stellend übertragen werden aufgrund der niedrigen Spannung an dem Urlader-Knoten N3. Daraus resultiert, daß die Übertra­ gungsgeschwindigkeit verzögert wird oder daß die Netzspannung Vcc nicht vollständig an die Zelle übertragen wird wegen der niedrigeren Hochpegel-Spannung. Dies kann ein Auffrisch-Problem verursachen.

Weiterhin kann, obwohl die Niedrigpegel-Spannung an dem Urla­ der-Knoten N3 dem hohen Spannungspegel Vpp ausreichend zu übertragen vermag und der verzögerten Übertragungsgeschwindig­ keit nur wenig Bedeutung zugemessen wird, die Spannung am Ur­ lader-Knoten N3 in ihrem Pegel absinken aufgrund eines Sperr­ stroms (OFF-current) oder eines Stromverlustes und eines Über­ gangs-Stromverlustes beim Verstreichen von Zeit. Wenn das Spannungspegel am Urlader-Knoten N3 niedriger wird als das Spannungspegel von Vpp + Vtn (die Schwellwertspannung des NMOS-Transistors MN5), dann gelangt die korrespondierende Wortleitung in einen gleitenden oder abtriftenden Status, aus dem ein unerwartetes Problem resultiert. Üblicherweise muß in dem DRAM eine Zeit von wenigstens 100 µs sichergestellt sein für eine Reihenadressier-Zeitsignal- oder Abtast-Matrix- Ausbildung.

Eine konventionelle Wortleitungs-Treib-Methode wurde kürzlich vorgeschlagen, um die obenerwähnten beiden Probleme zu lösen. Gemäß dieser konventionellen Wortleitungs-Treib-Methode wird eine Spannung VXG höher als die Versorgungsspannung Vcc und niedriger als die Spannung von Vcc + Vtn (die Schwellwertspan­ nung des NMOS-Transistors MN4) auf das Schaltelement des Urla­ der-Transistors MN4 aufgebracht, um die Urlader-Effizienz am Urlader-Knoten N3 zu verbessern. Als ein Resultat wird die Spannung an dem Urlader-Knoten N3, der in einem Fall, in dem VXG = Vcc den Pegel von Vcc-Vtn (die Schwellwertspannung des NMOS-Transistors MN4) hat, angehoben auf einen Pegel von VXG - Vtn (die Schwellwertspannung des NMOS-Transistors MN4). Es kann deshalb eine relativ hohe Spannung am Urlader-Knoten N3 sichergestellt werden.

Beispielsweise wird in dem Fall, in dem VXG = Vcc + 0,5V ist, eine Spannung von Vcc-Vtn (die Schwellwertspannung des NMOS-Transistors MN4) von + 0,5V auf das Schaltelement des Ur­ lader-Transistors MN4 aufgebracht. Daraus resultiert, daß das Output-Signal pxi des Hochpegel-Spannungstransfer-Decoders, das den hohen Spannungspegel Vpp hat, durch den Hochpegel- Spannungstransfer-Transistor MN5 gut an die selektierte Wort­ leitung transferiert werden kann. Jedoch hat diese vorerwähn­ te, konventionelle Wortleitungs-Treibmethode einen Nachteil, der darin besteht, daß die Vorrichtung zum Generieren von VXG sehr präzise ausgebildet sein muß. Weiterhin ist der VXG-Pegel anfällig, mit einer Prozeßvariation zu variieren. In anderen Worten ist es insignifikant, wenn die Spannung VXG einen nied­ rigen Pedel angenähert an die Versorgungsspannung Vcc hat. In einem Fall, in dem die Spannung VXG höher ist als die Spannung von Vcc + Vtn (die Schwellwertspannung des NMOS-Transistors MN4) kann die Wortleitung gleiten oder abtriften aufgrund ei­ nes Verluststromes, der von dem Urlader-Knoten N3 zum Knoten N2 durch den Urlader-Transistor MN4 fließt, wenn ein Reihen-Adressier-Abtast- oder Zeitsignal eine lange Dauer hat.

Die vorliegende Erfindung wurde geschaffen im Hinblick auf die vorerwähnten Probleme. Es ist ein Ziel der vorliegenden Erfin­ dung, eine Methode zum Teiben von Wortleitungen in einer Halb­ leiter-Speichervorrichtung anzugeben, die in der Lage ist, das Gleiten oder Floaten einer selektierten Wortleitung aufgrund eines Sperrstroms oder eines Stromverlustes zu vermeiden, der aus einem niedrigen Spannungspegel an einem Urlader-Knoten re­ sultiert, wenn ein Reihenadressier-Abtast- oder Zeitsignal ei­ ne lange Dauer hat.

In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung umfaßt ein Verfahren zum Treiben von Wortleitungen in einer Halbleiter-Speichervorrichtung den ersten Schritt, es einem Hauptreihendecoder zu erlauben, ein Wortleitungs-Freigabe­ signal unter Ansprechen auf einen Teil von Adressiersignal-Bits zu generieren, einen zweiten Schritt, es einem Subreihen­ decoder zu gestatten, ein Wortleitungs-Verstärkungssignal un­ ter Ansprechen auf den anderen Teil der Adressiersignal-Bits zu generieren, den dritten Schritt, es Urlader-Mitteln zu ge­ statten, das Wortleitungs-Freigabesignal von dem Hauptreihen­ decoder unter Ansprechen auf eine spezifische Spannung an ei­ nen Urladen-Knoten zu transferieren; den vierten Schritt, es Transfermitteln für eine Spannung mit hohem Pegel zu gestat­ ten, das Wortleitungs-Verstärkungssignal von dem Subreihende­ coder unter Ansprechen auf eine Spannung an dem Urlader-Knoten an eine korrespondierende der Wortleitungen zu transferieren; den fünften Schritt einer Änderung des Wortleitungs-Verstär­ kungssignals des Subreihendecoders von einem Pegel einer Erdungsspannung auf einen höheren Spannungspegel, nachdem das Wortleitungs-Freigabesignal des Hauptreihendecoders einen Pe­ gelübergang von niedrig auf hoch durchführt, um die korrespon­ dierende Wortleitung zu treiben, und den sechsten Schritt ei­ ner Veränderung der spezifischen Spannung von dem gegenwärti­ gen Pegel auf den niedrigeren Pegel nach Durchführen des fünf­ ten Schrittes.

In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung umfaßt ein Verfahren zum Treiben von Wortleitungen in einer Halbleiter-Speichervorrichtung den ersten Schritt, es einem Hauptreihendecoder zu erlauben, ein Wortleitungs-Frei­ gabe-Signal unter Ansprechen auf einen Teil von Adressiersi­ gnal-Bits zu generieren; den zweiten Schritt, es einem Subrei­ hendecoder zu gestatten, ein Wortleitungs-Verstärkungssignal unter Ansprechen auf den anderen Teil der Adressiersignal-Bits zu generieren; den dritten Schritt, es Urlader-Mittels zu ge­ statten, das Wortleitungs-Freigabe-Signal des Hauptreihende­ coders unter Ansprechen auf eine spezifische Spannung an einen Urlader-Knoten zu transferieren; den vierten Schritt, es Transfermitteln für einen hohen Spannungspegel zu gestatten, das Wortleitungs-Verstärkungssignal des Subreihendecoders an eine korrespondierende der Wortleitungen unter Ansprechen auf eine Spannung an dem Urlader-Knoten zu transferieren; den fünften Schritt, die Spannung an dem Urlader-Knoten auf einen gewünschten Pegel anzuheben nachdem das Wortleitungs-Freigabe­ signal des Hauptreihendecoders einen Pegelübergang von niedrig auf hoch vollzogen hat, und es dann der spezifischen Spannung zu gestatten, einen Pegelübergang von hoch auf niedrig auszu­ führen; und den sechsten Schritt der Veränderung des Wortlei­ tungs-Verstärkungs-Signals des Subreihendecoders von einem Er­ dungsspannungs-Pegel auf einen hohen Spannungspegel, nachdem die spezifische Spannung den Übergang von hoch auf niedrig ausgeführt hat, um die korrespondierende Wortleitung zu trei­ ben.

In Übereinstimmung mit einem noch weiteren Aspekt der vorlie­ genden Erfindung umfaßt ein Verfahren zum Treiben von Wortlei­ tungen in einer Halbleiter-Speichervorrichtung den ersten Schritt, es einem Hauptreihendecoder zu gestatten, unter An­ sprechen auf einen Teil von Adressier-Signal-Bits ein Wortlei­ tungs-Freigabesignal zu generieren; den zweiten Schritt, es einem Subreihendecoder zu gestatten, ein Wortleitungs-Verstär­ kungssignal unter Ansprechen auf den anderen Teil der Adres­ sier-Signal-Bits zu generieren; den dritten Schritt, es Urla­ der-Mitteln zu gestatten, das Wortleitungs-Freigabe-Signal des Hauptreihendecorders unter Ansprechen auf eine spezifische Spannung an einen Urlader-Knoten zu transferieren; den vierten Schritt, es Transfermitteln für einen hohen Spannungspegel zu gestatten, das Wortleitungs-Verstärkungs-Signal des Subreihen­ decoders unter Ansprechen auf eine Spannung an dem Urlader- Knoten an eine korrespondierende der Wortleitungen zu transfe­ rieren; den fünften Schritt, die Spannung an dem Urlader-Knoten auf einen gewünschten Pegel zu steigern, sobald das Wortleitungs-Freigabe-Signal des Hauptreihendecoders von einem Erdungsspannungspegel auf einen Versorgungsspannungspegel ge­ ändert worden ist und dann der spezifischen Spannung zu ge­ statten, einen Pegelübergang von hoch zu niedrig durchzufüh­ ren; und den sechsten Schritt einer Änderung des Wortleitungs- Verstärkungs-Signals des Subreihendecoders vom Erdungsspan­ nungspegel auf einen hohen Spannungspegel, sobald die Spannung an dem Urlader-Knoten auf den gewünschten Pegel angehoben wor­ den ist, um die korrespondierende Wortleitung zu treiben.

Die vorerwähnten und andere Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung werden klarer verständlich aus der nachfolgenden detaillierten Beschreibung, die in Verbindung mit den beiliegenden Zeichnungen zu sehen ist, in denen:

Fig. 1A und 1B Schaltungsdiagramme sind, die Ausbildungen konventio­ neller Reihendecoderschaltungen zum Treiben von Wort­ leitungen in einer Halbleiter-Speichervorrichtung il­ lustrieren;

Fig. 2 ein Schaltungsdiagramm ist, das die Ausbildung in ei­ nem Subreihendecoder illustriert, der erfindungsgemäß in einem Wortleitungs-Treiberkreis angewendet wird;

Fig. 3 ist ein Zeitdiagramm, das ein Verfahren zum Treiben von Wortleitungen in einer Halbleiter-Speichervorrich­ tung gemäß einer ersten Ausführungsform der vorliegen­ den Erfindung illustriert;

Fig. 4 ist ein Zeitdiagramm, das ein Verfahren zum Treiben von Wortleitungen in einer Halbleiter-Speichervorrich­ tung gemäß einer zweiten Ausführungsform der vorlie­ genden Erfindung illustriert;

Fig. 5 ist ein Zeitdiagramm, das ein Verfahren zum Treiben von Wortleitungen in einer Halbleiter-Speichervorrich­ tung gemäß einer dritten Ausführungsform der vorlie­ genden Erfindung illustriert; und

Fig. 6A und 6B sind Schaltkreis-Diagramme, die unterschiedliche Aus­ führungsformen eines Hochpegel-Spannungstransfer-Transistors in Fig. 2 illustrieren.

Fig. 2 ist ein Schaltungsdiagramm, das den Aufbau eines Subreihendecoders in einem Wortleitungs-Treib-Schaltkreis il­ lustriert, der bei der vorliegenden Erfindung verwendet wird. Der Aufbau des Subreihendecoders in Fig. 2 ist derselbe wie der eines konventionellen Subreihendecoders 12 in den Fig. 1A und 1B, so daß eine eigene Beschreibung dieses Subreihende­ coders weggelassen wird.

Fig. 3 ist ein Zeitdiagramm, das ein Verfahren zum Treiben von Wortleitungen in einer Halbleiter-Speichervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung illu­ striert. Die Wortleitungs-Treib-Methode gemäß dieser ersten Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezug auf die Fig. 2 und 3 im Detail erläutert.

Im Ausgangs-Status hat das Signal am Knoten N2 den Erdungs- Spannungs-Pegel Vss. In dem Fall, in dem die Spannung VXG von Vcc + 0,5V auf das Schaltglied des Urlader-Transistors MN4 aufgebracht wird, hat das Signal am Knoten N4 den Netzspan­ nungspegel Vcc, während das Signal am Urlader-Knoten N3 den Erdungsspannungspegel Vss hat. Auch das Output-Signal pxi des Hochpegelspannungstransfer-Decoders hat den Erdungsspannungs­ pegel Vss. Daraus resultiert, daß die Erdungsspannung Vss an die korrespondierende Wortleitung WL transferiert wird. Wenn dann das Signal am Knoten N2 geändert wird vom Erdungsspan­ nungspegel Vss auf den Netzspannungspegel Vcc und das Signal an dem Knoten N4 geändert wird vom Netzspannungspegel Vcc auf den Erdungsspannungspegel Vss (ground voltage level Vss), dann hat das Signal am Urlader-Knoten N3 den Spannungspegel von Vcc + 0,5V - Vtn (die Schwellwertspannung des NMOS-Transistors MN4). Wenn zu diesem Zeitpunkt das Output-Signal pxi des Hoch­ pegel-Spannungstransfer-Decoders sich ändert vom dem Erdungs­ spannungspegel Vss auf den hohen Spannungspegel Vpp, dann hat das Signal am Urlader-Knoten N3 einen Spannungspegel von Vcc + 0,5V - Vtn (die Schwellwertspannung des NMOS-Transistors MN4) + Vpp unter der Annahme, daß der Wirkungsgrad 100% beträgt. Dar­ aus ergibt sich, daß die Hochpegel-Spannung Vpp durch den Hochpegel-Spannungstransfer-Transistor MN5 an die korrespon­ dierende Wortleitung WL transferiert wird.

Alternativ kann der Urlader-Transistor MN4 so ausgebildet sein, daß er eine Schwellwertspannung hat, die niedriger ist als die Schwellwertspannung des allgemeinen NMOS-Transistors. Zum Beispiel ist in einem Fall, in dem der Urlader-Transistor MN4 eine um 0,5V niedrigere Schwellwertspannung hat als der allgemeine NMOS-Transistor, das Signal an dem Urlader-Knoten N3 auf einem Spannungspegel von Vcc - Vtn (der Schwellwert­ spannung des NMOS-Transistors MN4) - 0,5V, sobald das Signal an dem Knoten N2 geändert wird von dem Erdungsspannungspegel Vss auf den Netzspannungspegel Vcc.

Ferner muß, um ein Gleiten oder Floaten der Wortleitung zu verhindern, der Spannungspegel am Urlader-Knoten N3 höher sein als der Spannungspegel von Vpp + Vtn (die Schwellwertspannung des NMOS-Transistors MN5) bei der Kondition, daß ein REihena­ dressier-Abtast- oder Zeitsignal RAS eine lange Dauer hat. Der Hochpegel-Spannungstransfer-Transistor MN5 kann dann so ausge­ legt sein, daß er eine Schwellwertspannung niedriger als die Schwellwertspannung des allgemeinen NMOS-Transistors hat. Al­ ternativ kann ein Sperrschicht-NMOS-Transistor verwendet wer­ den als der Hochpegel-Spannungstransfer-Transistor MN5. Im Re­ sultat wird die Gleitkondition der Wortleitung derart vermin­ dert, daß die Wortleitung nicht für längere Zeit gleiten oder abdriften kann.

Fig. 4 ist ein Zeitdiagramm, das ein Verfahren zum Treiben von Wortleitungen in einer Halbleiter-Speichervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung illu­ striert. Die Wortleitung-Treibmethode gemäß der zweiten Aus­ führungsform der vorliegenden Erfindung wird nachstehend unter Bezug auf die Fig. 2 und 4 erläutert.

Im Ausgangsstatus hat das Signal am Knoten N2 den Grund- oder Erdungsspannungspegel Vss, die Netzspannung Vcc liegt am Schaltelement des Urlader-Transistors MN4 an, und das Output-Signal pxi des Hochpegel-Spannungstransfer-Decoders hat den Grund- oder Erdungsspannungspegel Vss. Sobald die Netzspannung Vcc auf das Schaltelement des Urlader-Transistors MN4 aufge­ bracht wird, hat das Signal am Urlader-Knoten N3 den Grund- oder Erdungsspannungspegel Vss. Wenn dann das Signal am Knoten N2 geändert wird vom Grund- oder Erdungsspannungspegel Vss auf den Netzspannungspegel Vcc, dann wird das Signal am Urlader-Knoten N3 vom Grund- oder Erdungsspannungspegel Vss auf den Spannungspegel von Vcv - Vtn (die Schwellwertspannung des NMOS-Transistors MN4) geändert. Wenn zu diesem Zeitpunkt die Schaltelement- oder Schaltspannung für den Urlader-Transistor MN4 geändert wird von dem Netzspannungspegel Vcc auf den Er­ dungsspannungspegel Vss und das Output-Signal pxi des Hochpe­ gelspannungstransfer-Decoders geändert wird vom Erdungsspan­ nungspegel Vss auf den hohen Spannungspegel Vpp, dann wird die Hochpegelspannung Vpp durch den Hochpegel-Spannungstransfer-Transistor MN5 an die korrespondierende Wortleitung WL über­ tragen. Auch hat eine Steuerquellenspannung Vgs des Urlader-Transistors MN4 einen Pegel von - Vcc, wenn die Schaltspannung zum Urlader-Transistor MN4 geändert wird vom Netzspannungspe­ gel Vcc auf den Erdungsspannungspegel Vss, was bewirkt, daß der Urlader-Transistor MN4 abgeschaltet wird. Daraus resul­ tiert, daß das Ausmaß eines Sperrstroms (OFF-current), der vom Urlader-Knoten N3 zum Knoten N2 fließt, reduziert werden kann.

Bei dieser zweiten Ausführungsform braucht der Hochpegelspan­ nungstransfer-Transistor MN5 keine Schwellwertspannung niedri­ ger als die Schwellwertspannung des allgemeinen NMOS-Tran­ sistors zu haben. Ferner kann die zweite Ausführungsform auch das Wortleitungs-Gleitproblem lösen, das aus dem Sperrstrom resultiert, der von dem Urlader-Knoten N3 zum Knoten N2 fließt, wenn das REihenadressier-Abtast- oder Zeitsignal RAS eine lange Dauer hat.

Andererseits kann im Ausgangs status die Spannung VXG auf das Schaltelement des Urlader-Transistors MN4 in einer Kondition aufgebracht werden, bei der das Signal an Knoten N2 und das Output-Signal pxi des Hochpegelspannungstransfer-Decoders den Erdungsspannungspegel Vss hat. Daraus resultiert, daß das Si­ gnal am Urlader-Knoten N3 den Erdnungsspannungspegel Vss hat. In diesem Fall wird, sobald das Signal am Knoten N2 geändert wird vom Erdungsspannungspegel Vss auf den Netzspannungspegel Vcc, das Signal am Urlader-Knoten N3 geändert vom Erdungsspan­ nungspegel Vss auf den Spannungspegel von VXG - Vtn (die Schwellwertspannung des NMOS-Transistors MN4). Wenn zu diesem Zeitpunkt die Schaltelement-Spannung für den Urlader-Tran­ sistor MN4 geändert wird vom Spannungspegel VXG auf den Erdungsspannungspegel Vss und das Output-Signal pxi vom Hoch­ pegelspannungstransfer-Decoder geändert wird vom Erdungsspan­ nungspegel Vss auf den hohen Spannungspegel Vpp, dann wird die Hochpegelspannung Vpp durch den Hochpegel-Spannungstransfer-Transistor MN5 an die korrespondierende Wortleitung WL über­ tragen. In dieser zweiten Ausführungsform braucht der Hochpe­ gelspannungstransfer-Transistor MN5 keine niedrigere Schwell­ wertspannung zu haben als der allgemeine NMOS-Transistor. Auch die zweite Ausführungsform kann das Wortleitungs-Gleitproblem lösen, das aus dem Sperrstrom resultiert, der vom Urlader-Knoten N3 zum Knoten N2 fließt, wenn das Reihenadressier-Abtast- oder Zeitsignal RAS eine lange Dauer hat. Weiterhin kann die zweite Ausführungsform die Ladewirkung verbessern.

Alternativ kann im Ausgangsstatus die Hochpegelspannung Vpp auf das Schaltelement des Urlader-Transistors MN4 unter der Voraussetzung aufgebracht werden, daß das Signal am Knoten N2 und das Output-Signal pxi von dem Hochpegelspannungstransfer-Decoder den Erdungsspannungspegel Vss haben. Daraus resul­ tiert, daß das Signal am Urlader-Knoten N3 den Erdungsspan­ nungspegel Vss hat. In diesem Fall wird, falls das Signal am Knoten N2 geändert wird vom Erdungsspannungspegel Vss auf den hohen Spannungspegel Vpp, das Signal am Urlader-Knoten N3 ge­ ändert vom Erdnungsspannungspegel Vss auf den Spannungspegel von Vpp - Vtn (die Schwellwertspannung des NMOS-Transistors MN4). Wenn zu diesem Zeitpunkt die Schaltelements- oder Steu­ erspannung für den Urlader-Transistor MN4 geändert wird vom hohen Spannungspegel Vpp auf den Erdungsspannungspegel Vss und das Output-Signal pxi von dem Hochpegelspannungstransfer-Decoder vom Erdungsspannungspegel Vss auf den hohen Spannungs­ pegel Vpp geändert wird, dann wird die hohe Pegelspannung Vpp durch den Hochpegelspannungstransfer-Transistor MN5 an die korrespondierende Wortleitung WL übertragen.

Im Resultat wird bei der zweiten Ausführungsform der vorlie­ genden Erfindung die Schalt- oder Steuerspannung für den Urla­ der-Transistor MN4 von einem spezifischen Spannungspegel auf den niedrigeren Spannungspegel oder den Erdungsspannungspegel Vss abgesenkt, ehe das Output-Signal pxi von dem Hochpegels­ pannungstransfer-Decoder geändert wird von dem Erdungsspan­ nungspegel Vss auf den hohen Spannungspegel Vpp.

Fig. 5 ist ein Zeitdiagramm, das ein Verfahren zum Treiben von Wortleitungen in einer Halbleiter-Speichervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung illu­ striert. Die Wortleitungs-Treib-Methode gemäß der dritten Aus­ führungsform der vorliegenden Erfindung wird nachstehend unter Bezug auf die Fig. 2 und 5 im Detail erläutert.

Im Ausgangsstatus wird die Hochpegelspannung Vpp, die Netz­ spannung Vcc oder die Spannung VXG auf das Schaltelement des Urlader-Transistors MN4 bei einer Kondition aufgebracht, bei der das Signal am Knoten N2 und das Output-Signal pxi von dem Hochpegelspannungstransfer-Decoder den Erdungsspannungspegel Vss haben. Im Resultat hat dann das Signal am Urlader-Knoten N3 den Erdungsspannungspegel Vss. Wenn dann das Output-Signal pxi von dem Hochpegelspannungstransfer-Decoder geändert wird vom Erdungsspannungspegel Vss auf den hohen Spannungspegel Vpp, dann wird die Schalt- oder Steuerspannung für den Urla­ der-Transistor MN4 geändert vom hohen Spannungspegel Vpp, vom Netzspannungspegel Vcc oder vom Spannungspegel VXG auf den niedrigeren Spannungspegel. Im Resultat wird dann die hohe Pe­ gelspannung Vpp durch den Hochpegelspannungstransfer-Tran­ sistor MN5 auf die korrespondierende Wortleitung WL übertra­ gen.

Die Fig. 6A und 6B sind Schaltkreisdiagramme, die verschiedene Ausführungsformen des Hochpegelspannungstransfer-Transistors MN5 in Fig. 2 illustrieren. Fig. 6A zeigt eine Auslegung oder Ausstattung eines allgemeinen NMOS-Transistors, wie er als der Hochpegelspannungstransfer-Transistor MN5 benutzt wird. In Fig. 6B besitzt der Hochpegelspannungstransfer-Transistor MN5 eine gesteigerte Kanallänge an einer Poly-Region a des Urla­ der-Knotens N3, um die Urlade- oder Lade-Wirkung zu erhöhen.

Allgemein wird die in Fig. 6A gezeigte Transistor-Kanallänge verwendet, um die Geschwindigkeit eines Treibers zu steigern. Jedoch kann die Transistor-Kanallänge gemäß Fig. 6A benutzt werden, um eine Schaltelement-Überlappungs-Kapazität zu erhö­ hen und die Urlade- bzw. Lade-Wirksamkeit zu verbessern.

Wie sich aus der vorstehenden Beschreibung ergibt, kann gemäß der Erfindung die Wortleitungs-Treib-Methode verhindern, daß eine selektierte Wortleitung aufgrund eines Sperrstroms glei­ tet, der aus einem niedrigen Spannungspegel am Urlade-Knoten resultiert, sobald das Reihenadressier-Abtast- oder Zeitsignal eine lange Dauer hat. Ferner hat die Wortleitungs-Treib- Methode gemäß der Erfindung den Effekt einer Verbesserung des Urlade- oder Lade-Wirkungsgrades.

Da die bevorzugten Ausführungsformen der vorliegenden Erfin­ dung nur aus illustrativen Gründen offenbart wurden, ist es für Fachleute auf diesem Gebiet klar, daß verschiedene Modifi­ kationen, Additionen und Substitutionen möglich sind, ohne den Schutzbereich und den Gesamtinhalt der in den Ansprüchen of­ fenbarten Erfindung zu verlassen.

Claims (9)

1. Verfahren zum Teiben von Wortleitungen in einer Halblei­ ter-Speichervorrichtung, gekennzeichnet durch folgende Schritte:

• (a) Zulassen der Generierung eines Wortleitungs-Freigabesignals unter Ansprechen auf einen Teil von Adressier-Signal-Bits durch einen Hauptreihendecoder;
• (b) Zulassen der Generierung eines Wortleitungs-Verstärkungssignals unter Ansprechen auf den anderen Teil der Adressier-Signal-Bits durch einen Subreihen­ decoder;
• (c) Zulassen der Übertragung des Wortleitungs-Freigabesignals von dem Hauptreihendecoder auf einen Urlade-Knoten unter Ansprechen auf eine spezifische Spannung durch Urlade-Mittel;
• (d) Zulassen einer Übertragung des Wortleitungs-Verstärkungssignals von dem Subreihendecoder auf eine korrespondierende Wortleitung unter Ansprechen auf ei­ ne Spannung an dem Urlade-Knoten durch Hochpegel- Spannungstransfer-Mittel;
• (e) Ändern des Wortleitungs-Verstärkungssignals von dem Subreihendecoder von einem Erdungsspannungspegel auf einen hohen Spannungspegel nachdem das Wortleitungs-Freigabesignal von dem Hauptreihendecoder einen Pege­ lübergang von niedrig auf hoch ausführt, um die korre­ spondierende Wortleitung zu treiben; und
• (f) Ändern der spezifischen Spannung von dem gegenwärtigen Pegel auf den niedrigeren Pegel nach Ausführen des Schrittes (e).

2. Verfahren zum Treiben von Wortleitungen in einer Halblei­ ter-Speichervorrichtung gemäß Anspruch 1, dadurch gekenn­ zeichnet, daß die spezifische Spannung den Netzspannungs­ pegel oder einen Spannungspegel höher als den Netzspan­ nungspegel und niedriger als der Netzspannungspegel plus einem Schwellwert-Spannungspegel der Urlader-Mittel im Ausgangsstatus hat.

3. Verfahren zum Treiben von Wortleitungen in einer Halblei­ ter-Speichervorrichtung gemäß Anspruch 1, dadurch gekenn­ zeichnet, daß die Hochpegel-Spannungstransfermittel eine Ausstattung zum Erhöhen einer Schaltelements- oder Steuer­ überlappungskapazität aufweisen.

4. Verfahren zum Treiben von Wortleitungen in einer Halblei­ ter-Speichervorrichtung, gekennzeichnet durch folgende Schritte:

• (a) Zulassen der Generierung eines Wortleitungs-Freigabesignals unter Anspechen auf einen Teil von Adressier-Signal-Bits durch einen Hauptreihendecoder;
• (b) Zulassen der Generierung eines Wortleitungs-Verstärkungssignals unter Ansprechen auf den anderen Teil der Adressier-Signal-Bits durch einen Subreihen­ decoder;
• (c) Zulassen der Übertragung des Wortleitungs-Freigabesignals von dem Hauptreihendecoder an einen Urlade-Knoten unter Ansprechen auf eine spezifische Spannung durch Urlade-Mittel;
• (d) Zulassen der Übertragung des Wortleitungs-Verstärkungssignals von dem Subreihendecoder auf eine korrespondierende der Wortleitungen unter Ansprechen auf eine Spannung an dem Urlade-Knoten durch Hochpe­ gelspannungstransfermittel;
• (e) Anheben der Spannung an dem Urlade-Knoten auf einen Sollpegel nachdem das Wortleitungs-Freigabesignal von dem Hauptreihendecoder einen Pegelübergang von niedrig auf hoch durchführt und Zulassen eines Pegelübergangs der spezifischen Spannung von hoch auf niedrig; und
• (f) Ändern des Wortleitungs-Verstärkungssignals von dem Subreihendecoder von einem Erdungsspannungspegel auf einen Hochspannungspegel, nachdem die spezifische Spannung den Pegelübergang von hoch auf niedrig durch­ geführt hat, zum Treiben der korrespondierenden Wort­ leitung.

5. Verfahren zum Treiben von Wortleitungen in einer Halblei­ ter-Speichervorrichtung gemäß Anspruch 4, dadurch gekenn­ zeichent, daß die spezifische Spannung den Netzspannungs­ pegel oder einen Spannungspegel höher als den Netzspan­ nungspegel und niedriger als der Netzspannungspegel plus einem Schwellwert-Spannungspegel der Urlade-Mittel im Aus­ gangsstatus hat.

6. Verfahren zum Treiben von Wortleitungen in einer Halblei­ ter-Speichervorrichtung gemäß Anspruch 4, dadurch gekenn­ zeichent, daß die Hochpegelspannungstransfermittel eine Ausstattung zum Erhöhen einer Schaltelement- oder Steuer­ überlappungskapazität aufweisen.

7. Verfahren zum Treiben von Wortleitungen in einer Halblei­ ter-Speichervorrichtung, gekennzeichnet durch folgende Schritte:

• (a) Zulassen der Generierung eines Wortleitungs-Freigabesignals unter Ansprechen auf einen Teil von Adressier-Signal-Bits durch einen Hauptreihendecoder;
• (b) Zulassen der Generierung eines Wortleitungs-Verstärkungssignals unter Ansprechen auf den anderen Teil der Adressier-Signal-Bits durch einen Subreihen­ decoder;
• (c) Zulassen der Übertragung des Wortleitungs-Freigabesignals von dem Hauptreihendecoder auf einen Urlade-Knoten unter Ansprechen auf eine spezifische Spannung durch Urlade-Mittel;
• (d) Zulassen der Übertragung des Wortleitungs-Verstärkungssignals von dem Subreihendecoder auf eine korrespondierende der Wortleitungen unter Ansprechen auf eine Spannung an dem Urlade-Knoten durch Hochpe­ gelspannungstransfermittel;
• (e) Anheben der Spannung an dem Urlade-Knoten auf einen Sollpegel, sobald das Wortleitungs-Freigabesignal von dem Hauptreihendecoder von einem Erdungsspannungspegel auf einen Netzspannungspegel geändert ist, und nach­ folgendes Zulassen eines Pegelübergangs der spezifi­ schen Spannung von hoch auf niedrig; und
• (f) Ändern des Wortleitungs-Verstärkungssignals von dem Subreihendecoder vom Erdungsspannungspegel auf einen Hochspannungspegel, sobald die Spannung an dem Urlade-Knoten auf den Sollpegel angehoben ist, um die korre­ spondierende Wortleitung zu treiben.

8. Verfahren zum Treiben von Wortleitungen in einer Halblei­ ter-Speichervorrichtung gemäß Anspruch 7, dadurch gekenn­ zeichnet, daß die spezifische Spannung den Netzspannungs­ pegel oder einen Spannungspegel höher als den Netzspan­ nungspegel und niedriger als den Netzspannungspegel plus einem Schwellwertspannungspegel der Urlade-Mittel im Aus­ gangsstatus hat.

9. Verfahren zum Treiben von Wortleitungen in einer Halblei­ ter-Speichervorrichtung gemäß Anspruch 7, dadurch gekenn­ zeichnet, daß die Hochpegelspannungstransfermittel eine Ausstattung zum Erhöhen einer Schaltelement- oder Steuer- Überlappungs-Kapazität aufweisen.