DE19749659A1 - Hierarchische Wortleitungsstruktur - Google Patents

Description

Die vorliegende Erfindung betrifft eine hierarchische Wort­ leitungsstruktur einer Halbleiterspeichervorrichtung und insbesondere eine verbesserte hierarchische Wortleitungs­ struktur, die in der Lage ist, benachbarte Unterwortleitungen durch Verwenden anderer Hauptwortleitungen zu treiben.

Fig. 1 zeigt eine herkömmliche hierarchische Wortleitungs­ struktur.

Wie daraus ersichtlich ist, enthält eine herkömmliche hie­ rarchische Wortleitungsstruktur eine Vielzahl Wortleitungs­ reihen R1, R2 und R3, die jeweils Unterwortleitungstreiber SWD0 bis SWD3 aufweisen.

So enthält beispielsweise die erste Wortleitungsreihe R1 einen Unterwortleitungstreiber SWD0, der mit einem Paar Hauptwortleitungen MWL0 und MWL0b zum Erhalt eines Frei­ gabesignals SWDEN0 für den Unterwortleitungstreiber und zum Treiben einer Unterwortleitung SWL0 verbunden ist, einen Unterwortleitungstreiber SWD1, der mit den Hauptwortleitungen NWL0 und MWL0b zum Erhalt eines Freigabesignals SWDEN1 für den Unterwortleitungstreiber und zum Treiben einer Unterwort­ leitung SWL1 verbunden ist, einen Unterwortleitungstreiber SWD2, der mit den Hauptwortleitungen MWL0 und MWL0b zum Er­ halt eines Freigabesignals SWDEN2 für den Unterwortleitungs­ treiber und zum Treiben einer Unterwortleitung SWL2 verbunden ist, und einen Unterwortleitungstreiber SWD3, der mit den Hauptwortleitungen MWL0 und MWL0b zum Erhalt eines Freigabe­ signals SWDEN3 für den Unterwortleitungstreiber und zum Trei­ ben einer Unterwortleitung SWL3 verbunden ist.

Die Hauptwortleitungen MWL0 und MWL0b sind hier zueinander komplementär. Die Freigabesignale SWDEN0, SWDEN1, SWDEN2 und SWDEN3 für den Unterwortleitungstreiber sind 1-Bit-Signale einer Zeilenadresse. Von den obigen Signalen wird in einem Zeitpunkt immer nur ein Signal zu einem High-Pegel.

Die zweite Wortleitungsreihe R2 enthält Unterwortleitungs­ treiber SWD0 bis SWD3, die mit einem Paar Hauptwortleitungen MWL1 und MWL1b zum Erhalt der Freigabesignale SWDEN0 bis SWDEN3 für den Unterwortleitungstreiber und zum Treiben der Unterwortleitungen SWL4 bis SWL7 verbunden sind.

Außerdem enthält die dritte Wortleitungsreihe R3 Unterwort­ leitungstreiber SWD0 bis SWD3, die mit einem Paar Hauptwort­ leitungen MWL2 und MWL2b zum Erhalt der Freigabesignale SWDEN0 bis SWDEN3 für den Unterwortleitungstreiber verbunden sind.

Wie in Fig. 2 dargestellt, enthält der Unterwortleitungstrei­ ber SWD0 einen PMOS-Transistor MP1, dessen Gate mit der Hauptwortleitung MWL0b verbunden ist, dessen Source das Frei­ gabesignal SWDEN0 für den Unterwortleitungstreiber erhält und dessen Drain mit der Unterwortleitung SWL0 verbunden ist, einen NMOS-Transistor MN1, dessen Gate mit der Hauptwortlei­ tung MWL0b, dessen Drain mit der Unterwortleitung SWL0 und dessen Source mit Masse verbunden ist, und einen NMOS-Transi­ stor MN2, dessen Gate mit der Hauptwortleitung MWL0 verbunden ist, dessen Drain das Freigabesignal SWDEN0 für den Unter­ wortleitungstreiber erhält und dessen Source mit der Unter­ wortleitung SWL0 verbunden ist.

Darüber hinaus haben die Unterwortleitungstreiber SWD1 bis SWD3 die gleiche Konstruktion wie der Unterwortleitungstrei­ ber SWD0.

Nunmehr wird die Funktion der herkömmlichen hierarchischen Wortleitungsstruktur unter Bezugnahme auf die beiliegenden Zeichnungen erläutert.

Zunächst wird, wenn ein Signal mit High-Pegel an die Haupt­ wortleitung MWL0, bei der es sich um eine höherwertige Wort­ leitung handelt, angelegt wird, die erste Wortleitungsreihe R1 angewählt, und der NMOS-Transistor NN2 des Unterwortlei­ tungstreibers SWD0 wird eingeschaltet. Anschließend wird ein Signal mit Low-Pegel an die Hauptwortleitung MWL0b angelegt, der PMOS-Transistor MP1 wird eingeschaltet, und der NMOS- Transistor MN1 wird ausgeschaltet. Wird ein auf High-Pegel liegendes Freigabesignal SWDEN0 für den Unterwortleitungs­ treiber an den Unterwortleitungstreiber SWD0 angelegt, so wird ein Signal mit High-Pegel an die Unterwortleitung SWL0 ausgegeben, um dadurch eine wirkliche Wortleitung anzusteu­ ern.

Ein wichtiger Faktor beim Treiben der Wortleitung ist jedoch eine sich übertragende Störung. Die Unterwortleitung, die während des Treibens der Wortleitung besonders stark von der sich übertragenden Störung betroffen ist, ist die Unterwort­ leitung SWL2.

Wie aus Fig. 3 ersichtlich ist, kann nämlich beim Treiben der Unterwortleitung SWL0 durch den Unterwortleitungstreiber SWD0 die Unterwortleitung SWL2, die vom Unterwortleitungstreiber SWD2 getrieben wird, mit sich übertragenden Störspannungen beaufschlagt werden. Zu diesem Zeitpunkt sind der PMOS-Tran­ sistor MP1' und der NMOS-Transistor MN2' des Unterwortlei­ tungstreibers SWD2 eingeschaltet und der NMOS-Transistor NN1' ist ausgeschaltet. Darüber hinaus wird ein auf Low-Pegel lie­ gendes Freigabesignal SWDEN2 für den Unterwortleitungstreiber an die Source des PMOS-Transistors MP1' bzw. das Drain des NMOS-Transistors MN2' angelegt.

Bei der herkömmlichen hierarchischen Wortleitungsstruktur ergeben sich jedoch aufgrund der Tatsache, daß ein Paar Hauptwortleitungen MWL0 und MWL0b sowie die Freigabesignale SWDEN0, SWDEN1 oder SWDEN2, SWDEN3 für den Unterwortleitungs­ treiber verwendet werden und, im Vergleich mit einem Wort­ leitungs-Shunt-Verfahren, ein zusätzlicher Unterwortleitungs­ treiber erforderlich ist, Probleme aufgrund der nachteilig vergrößerten Auslegungsgröße.

Es ist demnach die Aufgabe der vorliegenden Erfindung, eine verbesserte hierarchische Wortleitungsstruktur bereitzustel­ len, die die dem Stand der Technik anhaftenden Probleme über­ windet und die in der Lage ist, eine sich übertragende Stö­ rung beim Treiben benachbarter Unterwortleitungen durch Ver­ wenden anderer Hauptwortleitungen und mit einem Transistor weniger als der herkömmliche Unterwortleitungstreiber wirksam zu beseitigen, um so die Auslegungsgröße zu verringern.

Zur Lösung der obigen Aufgabe wird eine hierarchische Wort­ leitungsstruktur bereitgestellt, die eine Vielzahl Wortlei­ tungsreihen enthält, wobei jede Wortleitungsreihe ein Paar Unterwortleitungstreiber aufweist, die Freigabesignale für den Unterwortleitungstreiber erhalten, von denen in einem Zeitpunkt immer nur ein Signal zu einem High-Pegel wird, so daß die Wortleitungsreihen jeder Hauptwortleitung entspre­ chen, und die Paare Unterwortleitungstreiber zum Treiben be­ nachbarter Unterwortleitungen innerhalb der Unterwortleitun­ gen mit einer anderen Hauptwortleitung verbunden sind.

Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der nachstehenden detaillierten Beschreibung und den beilie­ genden beispielhaften Zeichnungen; es zeigen:

Fig. 1 ein Schema einer herkömmlichen hierarchischen Wortlei­ tungsstruktur;

Fig. 2 ein detailliertes Schaltbild eines Unterwortleitungs­ treibers der Schaltung nach Fig. 1;

Fig. 3 ein Schaltschema zur Erläuterung der sich übertragen­ den Störung eines Unterwortleitungstreibers der Schaltung nach Fig. 1;

Fig. 4 ein Schema einer hierarchischen Wortleitungsstruktur gemäß einem ersten Ausführungsbeispiel der vorliegenden Er­ findung;

Fig. 5 ein detailliertes Schaltbild eines Unterwortleitungs­ treibers der Schaltung nach Fig. 4;

Fig. 6 ein Schaltschema zur Erläuterung der sich übertragen­ den Störung eines Unterwortleitungstreibers in Fig. 4 gemäß der vorliegenden Erfindung; und

Fig. 7 und 8 Schemata einer hierarchischen Wortleitungs­ struktur gemäß einem zweiten Ausführungsbeispiel der vor­ liegenden Erfindung.

Fig. 4 zeigt eine hierarchische Wortleitungsstruktur gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung.

Wie daraus ersichtlich ist, enthält die hierarchische Wort­ leitungsstruktur gemäß der vorliegenden Erfindung eine Viel­ zahl Wortleitungsreihen R1 bis Rn, die einer Vielzahl Haupt­ wortleitungen MWL0b bis MWLnb entsprechen. Jede der Wortlei­ tungsreihen R1 bis Rn enthält ein Paar Unterwortleitungstrei­ ber SWD0 und SWD1 oder ein Paar Unterwortleitungstreiber SWD2 und SWD3, die ein Paar komplementäre Freigabesignale SWDEN0 und SWDEN1 für den Unterwortleitungstreiber oder ein Paar komplementäre Freigabesignale SWDEN2 und SWDEN3 für den Unterwortleitungstreiber erhalten.

Die erste Hauptwortleitung MWL0b der Hauptwortleitungen MWL0b bis MWLnb ist mit nur einem Paar Unterwortleitungstreibern SWD0 und SWD1 verbunden, bei denen es sich um die (2n + 1)- ten Treiber in der ersten Wortleitungsreihe R1 handelt, und die übrigen Hauptwortleitungen MwL1b, MWL2b, . . ., MWLnb sind mit dem Paar der (2n + 1)-ten Unterwortleitungstreiber SWD0 und SWD1 einer entsprechenden Wortleitungsreihe bzw. mit dem Paar der (2n)-ten Unterwortleitungstreiber SWD2 und SWD3 der vorigen Wortleitungsreihe verbunden. Außerdem ist das Paar der (2n)-ten Unterwortleitungstreiber SWD2 und SWD3 in der letzten Wortleitungsreihe Rn mit der ersten Hauptwortleitung MWL0b verbunden.

Die in der ersten Wortleitungsreihe R1 enthaltenen Unterwort­ leitungstreiber SWD0 und SWD1 sowie die Unterwortleitungs­ treiber SWD2 und SWD3 sind mit den Unterwortleitungen SWL6 und SWL7 verbunden.

Die in der zweiten Wortleitungsreihe R2 enthaltenen Unter­ wortleitungstreiber SWD0 und SWD1 sind mit den Unterwort­ leitungen SWL4 und SWL5 verbunden.

Die in der letzten Wortleitungsreihe Rn enthaltenen Unter­ wortleitungstreiber SWD2 und SWD3 sind mit den Unterwort­ leitungen SWL2 und SWL3 verbunden.

Wie in Fig. 5 dargestellt, enthält der Unterwortleitungstrei­ ber SWD0 einen PMOS-Transistor MP1, dessen Gate mit der Hauptwortleitung MWL0b verbunden ist, dessen Source ein Frei­ gabesignal SWDEN0 für den Unterwortleitungstreiber erhält und dessen Drain mit der Unterwortleitung SWL0 verbunden ist, und einen NMOS-Transistor MN1, dessen Gate mit der Hauptwortlei­ tung MWL0, dessen Drain mit der Unterwortleitung SWL0 und dessen Source mit Masse verbunden ist.

Die Funktion der hierarchischen Wortleitungsstruktur gemäß der vorliegenden Erfindung wird nunmehr unter Bezugnahme auf die beiliegenden Zeichnungen erläutert.

Zunächst werden die Hauptwortleitungen MWL0b bis MWLnb durch ein Signal auf Low-Pegel angesteuert, und die Freigabesignale SWDEN0, SWDEN1, SWDEN2 und SWDEN3 für den Unterwortleitungs­ treiber werden an die Unterwortleitungstreiber SWD0 bis SWD3 jeder der Wortleitungsreihen R1 bis Rn auf identische Weise wie beim Stand der Technik angelegt.

Wird ein Signal mit Low-Pegel an die Hauptwortleitung MWL0b angelegt, wird die erste Wortleitungsreihe R1 angewählt. Zu diesem Zeitpunkt ist der PMOS-Transistor MP1 eingeschaltet, und der NMOS-Transistor MN1 ist ausgeschaltet. Außerdem wird ein Signal mit High-Pegel an die Unterwortleitung SWL0 ausge­ geben, wenn ein Freigabesignal SWDEN0 mit High-Pegel für den Unterwortleitungstreiber an den Unterwortleitungstreiber SWD0 ausgegeben wird, um auf diese Weise eine wirkliche Wortlei­ tung anzusteuern.

Wird nämlich, wie in Fig. 6 dargestellt, die Unterwortleitung SWL0 vom Unterwortleitungstreiber SWD0 getrieben, kann in der Unterwortleitung SWL6, die vom Unterwortleitungstreiber SWD2 getrieben wird, eine sich übertragende Störung auftreten.

Zu diesem Zeitpunkt wird ein Signal mit High-Pegel an die Hauptwortleitung MWL1b angelegt, und folglich wird der PMOS- Transistor MP1' des Unterwortleitungstreibers SWD2 ausge­ schaltet und der NMOS-Transistor MN1' eingeschaltet. Darüber hinaus wird ein auf Low-Pegel liegendes Freigabesignal SWDEN2 für den Unterwortleitungstreiber an die Source des PMOS-Tran­ sistors MP1' angelegt.

Die in der Unterwortleitung SWL6 auftretende sich übertra­ gende Störung wird auf diese Weise über den NMOS-Transistor MN1' nach Masse geshuntet, um dadurch die sich übertragende Störung weitgehend zu beseitigen.

Bei einem anderen Ausführungsbeispiel der vorliegenden Erfin­ dung gemäß Fig. 7 kann jede der Wortleitungsreihen R1 bis Rn einen Unterwortleitungstreiber SWD0 oder SWD1 enthalten. Im Gegensatz dazu kann, wie in Fig. 8 dargestellt, jede der Wortleitungsreihen R1 bis Rn vier Unterwortleitungstreiber SWD0 bis SWD3 oder SWD4 bis SWD7 enthalten. Freigabesignale SWDEN0 bis SWDEN3 für den Unterwortleitungstreiber werden an die Paare der (2n + 1)-ten Unterwortleitungstreiber SWD0 bis SWD3 jeder der Wortleitungsreihen R1 bis Rn angelegt, und Freigabesignale SWDEN4 bis SWDEN7 für den Unterwortleitungs­ treiber werden an die Paare der (2n)-ten Unterwortleitungs­ treiber SWD4 bis SWD7 angelegt.

Wie oben beschrieben, ist die hierarchische Wortleitungs­ struktur gemäß der vorliegenden Erfindung in der Lage, das Problem der zu engen Teilung der Wortleitungsverdrahtung durch Treiben benachbarter Unterwortleitungen unter Verwen­ dung anderer Hauptwortleitungen zu vermeiden und durch Über­ winden der Probleme herkömmlicher Unterwortleitungstreiber die Auslegungsgröße zu verringern.

Claims (6)

1. Hierarchische Wortleitungsstruktur für eine Halbleiter­ speichervorrichtung, die eine Vielzahl Wortleitungsreihen (R1 bis Rn) enthält, wobei jede Wortleitungsreihe ein Paar Unterwortleitungstreiber (SWD0, SWD1; SWD2, SWD3) aufweist, die Freigabesignale (SWDEN0 bis SWDEN3) für den Unterwortleitungstreiber erhal­ ten, von denen in einem Zeitpunkt immer nur ein Signal zu einem High-Pegel wird, so daß die Wortleitungsreihen jeder Hauptwortleitung entsprechen, und die Paare Unterwortlei­ tungstreiber (SWD0, SWD1; SWD2, SWD3) zum Ansteuern benach­ barter Unterwortleitungen innerhalb der Unterwortleitungen mit einer anderen Hauptwortleitung verbunden sind.

2. Wortleitungsstruktur nach Anspruch 1, bei der jeder Unterwortleitungstreiber folgendes enthält:
einen PMOS-Transistor (MP1), dessen Gate mit der Hauptwort­ leitung (MWL0b) verbunden ist, dessen Source ein Freigabe­ signal (SWDEN0) für den Unterwortleitungstreiber erhält und dessen Drain mit der Unterwortleitung (SWL0) verbunden ist; und
einen NMOS-Transistor (MN1), dessen Gate mit der Hauptwort­ leitung (MWL0), dessen Drain mit der Unterwortleitung (SWL0) und dessen Source mit Masse verbunden ist.

3. Wortleitungsstruktur nach Anspruch 1, bei der die erste Hauptwortleitung (MWL0b) der Hauptwortleitungen (MWL0b bis MWLnb) mit einem Paar der (2n + 1)-ten Unterwortleitungstrei­ ber (SWD0 und SWD1) verbunden ist, und die übrigen Wortlei­ tungen (MWL1b, MWL2b, . . ., MWLnb) mit Paaren der (2n + 1)-ten Unterwortleitungstreiber (SWD0 und SWD1) einer entsprechenden Wortleitung bzw. mit Paaren der (2n)-ten Unterwortleitungs­ treiber (SWD2 und SWD3) der vorigen Wortleitungsreihe verbun­ den sind, und Paare der (2n)-ten Unterwortleitungstreiber (SWD2 und SWD3) in der letzten Wortleitungsreihe (Rn) mit der ersten Hauptwortleitung (MWL0b) verbunden sind.

4. Wortleitungsstruktur nach Anspruch 1, bei der jede Wort­ leitungsreihe aus der Vielzahl der Wortleitungsreihen (R1 bis Rn) einen zugehörigen Wortleitungstreiber enthält.

5. Wortleitungsstruktur nach Anspruch 1, bei der jede Wort­ leitungsreihe aus der Vielzahl der Wortleitungsreihen (R1 bis Rn) vier Unterwortleitungstreiber enthält.

6. Wortleitungsstruktur nach Anspruch 1, bei der jede die­ ser Hauptwortleitungen gemäß einem Signal mit Low-Pegel ge­ trieben wird.