KR100666182B1 - 이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체메모리 장치 및 워드라인 어드레싱 방법 - Google Patents

이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체메모리 장치 및 워드라인 어드레싱 방법 Download PDF

Info

Publication number
KR100666182B1
KR100666182B1 KR1020060000052A KR20060000052A KR100666182B1 KR 100666182 B1 KR100666182 B1 KR 100666182B1 KR 1020060000052 A KR1020060000052 A KR 1020060000052A KR 20060000052 A KR20060000052 A KR 20060000052A KR 100666182 B1 KR100666182 B1 KR 100666182B1
Authority
KR
South Korea
Prior art keywords
word lines
addressing
memory device
semiconductor memory
precoding
Prior art date
Application number
KR1020060000052A
Other languages
English (en)
Inventor
조지호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060000052A priority Critical patent/KR100666182B1/ko
Priority to JP2006293049A priority patent/JP2007184071A/ja
Priority to US11/593,496 priority patent/US7646663B2/en
Application granted granted Critical
Publication of KR100666182B1 publication Critical patent/KR100666182B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체 메모리 장치 및 워드라인 어드레싱 방법이 게싱된다. 본 발명의 반도체 메모리 장치는 일련의 순서로 배치되는 다수개의 워드라인들을 포함하는 메모리 어레이 및 상기 다수개의 워드라인들을 어드레싱하되, 서로 이웃하는 상기 워드라인들을 비연속적으로 어드레싱하는 워드라인 드라이버를 구비한다. 본 발명의 반도체 메모리 장치에 의하면, 워드라인들이 연속하여 순차적으로 독출되는 연속 독출 동작시에 워드라인들 사이의 커플링 노이즈가 저감될 수 있다.
어드레싱, 반도체, 메모리, 커플링, 노이즈, 워드라인

Description

이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체 메모리 장치 및 워드라인 어드레싱 방법{Semiconductor Memory Device And Wordline Addressing Method with nonconsecutive addressing for adjacent wordlines}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 반도체 메모리 장치에서의 워드라인 어드레싱 방법을 나타내는 도면이다.
도 2는 종래의 반도체 메모리 장치에서, 연속 독출 동작에서의 인접한 워드라인들 사이의 커플링 노이즈를 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예에 따른 반도체 메모리 장치에서의 워드라인 어드레싱 경로를 나타내는 도면이다.
도 4는 본 발명의 일실시예에 따른 반도체 메모리 장치에서의 워드라인의 어드레싱을 설명하기 위한 도면이다.
도 5는 본 발명의 반도체 메모리 장치에서, 워드라인들이 연속적으로 선택되는 동작을 설명하기 위한 도면이다.
도 6a 내지 도 6c는 도 3의 GPA, GQA 및 GRA의 어드레싱 및 배선을 설명하기 위한 도면이다.
도 7은 도 3의 프리디코더를 자세히 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
GPA:제1 프리디코딩 어드레스 그룹
GQA:제2 프리디코딩 어드레스 그룹
GRA:제3 프리디코딩 어드레스 그룹
WL: 워드라인
XADD:외부어드레스 BADD:버퍼링 어드레스
PA<1:8>: 블락 선택 프리디코딩 어드레스
QA<1:8>: 셋트 선택 프리디코딩 어드레스
RA<1:8>: 버퍼 선택 프리디코딩 어드레스
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히, 워드라인들이 연속하여 순차적으로 선택되는 연속 독출 동작에서, 인접한 워드라인들 사이 커플링 노이즈(coupling noise)를 저감시킬 수 있는 반도체 메모리 장치 및 워드라인 어드레싱 방법에 관한 것이다.
동기식 플래쉬 메모리와 같은 반도체 메모리 장치에서, 워드라인들이 소정의 기준클락에 동기되어 연속하여 순차적으로 선택되어서, 데이터가 독출되는 연속 독출 동작이 수행될 수 있다. 이때, 이전의 클락에서 선택된 워드라인의 비활성화와 현재의 클락에서 선택되는 워드라인의 활성화는 거의 동시에 수행된다.
도 1은 종래의 반도체 메모리 장치에서의 워드라인 어드레싱 방법을 나타내는 도면으로, NOR 타입의 불휘발성 반도체 메모리 장치의 메모리 어레이(10)의 일부를 나타낸다. 도 1을 참조하면, 복수개의 메모리셀(MC)들이 워드라인들(11 내지 14)과 비트라인들(BL<1:512>)의 교차점 상에, 매트릭스 구조로 배열된다. 이때, 다수개의 워드라인들(11 내지 14)은 서로 나란히 배열된다.
그런데, 도 1의 반도체 메모리 장치에서는, 아래에서 위쪽 방향으로 WL<1>, WL<2>, WL<3>, WL<4> 등과 같이 일련의 순서로, 상기 워드라인들(11 내지 18)은 어드레싱된다. 이 경우, 워드라인들(11 내지 18)이 어드레싱 순서에 따라 연속적으로 선택되는 연속 독출 동작에서, 이웃하는 워드라인들(11 내지 18) 사이에 커플링 노이즈가 발생될 수 있다.
도 2를 참조하면, 첫번째 어드레스의 워드라인(11, WL<1>)이 선택되어 활성화(t1)되는 제1 선택구간(P1)에 연속하여, 두번째 어드레스의 워드라인(12, WL<2>)이 선택되어 활성화되는 제2 선택구간(P2)이 진행된다. 제2 선택구간(P2)에서는, 첫번째 어드레스의 워드라인(WL<1>)의 비활성화(t2 참조)와 두번째 어드레스의 워드라인(WL<2>)의 활성화(t3 참조)가 동시에 진행된다. 이때, 독출전압(VREAD)에서 접지전압(VSS)으로 비활성화되는 첫번째 워드라인(WL<1>)과의 커플링 노이즈로 인 하여(A 부분 참조), 두번째 워드라인(WL<2>)의 접지전압(VSS)에서 독출전압(VREAD)으로의 활성화가 지연될 수 있다.
즉, 종래의 반도체 메모리 장치에서는, 워드라인이 연속하여 순차적으로 선택되는 연속 독출 동작에서, 이웃하는 워드라인과의 커플링 노이즈로 인하여, 선택되는 워드라인의 활성화가 지연되는 문제점이 발생된다. 이와 같은 문제점은, 반도체 메모리 장치가 고집적화됨에 따라 워드라인(11 내지 14)들의 배선 간격이 좁아지는 경우, 더욱 심각하게 부각된다.
따라서, 본 발명의 목적은 워드라인이 연속하여 순차적으로 선택되는 연속 독출 동작시에 이웃하는 워드라인 간의 커플링 노이즈를 저감시킬 수 있도록 어드레싱되는 반도체 메모리 장치 및 워드라인 어드레싱 방법을 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 반도체 메모리 장치에 관한 것이다. 본 발명의 반도체 메모리 장치는 일련의 순서로 배치되는 다수개의 워드라인들을 포함하는 메모리 어레이; 및 상기 다수개의 워드라인들을 어드레싱하되, 서로 이웃하는 상기 워드라인들을 비연속적으로 어드레싱하는 워드라인 드라이버를 구비한다.
상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면은 반도 체 메모리 장치의 워드라인 어드레싱 방법에 관한 것이다. 본 발명의 반도체 메모리 장치의 워드라인 어드레싱 방법은 일련의 순서로 배선되는 다수개의 워드라인들을 어드레싱하되, 서로 이웃하는 상기 워드라인들을 비연속적으로 어드레싱하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 3은 본 발명의 일실시예에 따른 반도체 메모리 장치에서의 워드라인 어드레싱 경로를 나타내는 도면이다. 도 3을 참조하면, 본 발명의 반도체 메모리 장치는 메모리 어레이(100) 및 워드라인 드라이버(200)를 포함한다. 상기 메모리 어레이(100)는 매트릭스 구조상에 배열되는 다수개의 메모리셀들을 포함한다.
도 4는 본 발명의 일실시예에 따른 반도체 메모리 장치에서의 워드라인의 어드레싱을 설명하기 위한 도면으로서, NOR 타입의 불휘발성 반도체 메모리 장치의 메모리 어레이의 일부를 나타내는 도면이다. 도 4에서 참조부호 'SL'은 독출동작시에 접지전압(VSS)으로 제어되는 소오스 라인을 나타낸다.
도 4에 도시되는 메모리셀은 불휘발성 메모리셀로서, NOR 타입의 메모리셀들이다. 본 발명의 기술적 사상은 독출동작시에 선택되는 워드라인(WL)은 독출전압(VREAD)으로 활성화되고, 비선택되는 워드라인(WL)은 접지전압(VSS)으로 제어되는 NOR 타입의 불휘발성 반도체 메모리 장치에 더욱 유용하게 적용될 수 있다.
도 4를 참조하면, 상기 메모리 어레이(100)는 다수개의 워드라인들(111 내지 118)과 다수개의 비트라인들(BL<1:512>)을 포함한다. 상기 워드라인들(111 내지 118)과 상기 비트라인들(BL<1:512>)의 교차점 상에, 다수개의 메모리셀(MC)들이 배열된다.
상기 워드라인들(111 내지 118)은 아래에서 위쪽으로 일련의 순서로 배치된다. 이때, 상기 워드라인들(111 내지 118)은 WL<1>, WL<5>, WL<2>, WL<6>, WL<3>, WL<7>, WL<4>, WL<8>의 순으로 어드레싱된다. 구체적으로 기술하면, 아래에서 첫번째에 위치하는 제1 워드라인(111)이 첫번째 어드레스(WL<1>)로 어드레싱되며, 아래에서 세번째에 위치하는 제3 워드라인(113)이 두번째 어드레스(WL<2>)로 어드레싱된다. 그리고, 제1 워드라인(111)과 제3 워드라인(113) 사이에 위치하는 제2 워드라인(112)는 다섯번째 어드레스(WL<5>)로 어드레싱된다.
즉, 서로 이웃하는 상기 워드라인들은 비연속적으로 어드레싱된다. 다시 기술하면, 본 발명의 반도체 메모리 장치에서는, 연속적으로 어드레싱되는 워드라인들은 서로 인접하지 않도록 배치된다.
이와 같이, 연속적으로 어드레싱되는 워드라인들이 서로 인접하지 않는 경우에는, 워드라인들이 연속하여 순차적으로 독출되는 연속 독출 동작시에 워드라인들 사이의 커플링 노이즈가 저감될 수 있다. 이는, 도 5를 참조하여, 계속 기술된다.
도 5는 본 발명의 반도체 메모리 장치에서, 워드라인들이 연속적으로 선택되는 동작을 설명하기 위한 도면이다. 도 5를 참조하면, 제1 선택구간(P11)에 연속하여, 제2 선택구간(P12)이 수행된다.
상기 제1 선택구간(P11)에서는, 제1 워드라인(WL<1>, 111)이 독출전압(VREAD)으로 활성화된다(t11 참조). 그리고, 상기 제2 선택구간(P12)에서는, 상기 제1 워드라인(WL<1>, 111)은 접지전압(VSS)으로 비활성화되며(t12 참조), 제3 워드라인(WL<2>, 113)은 독출전압(VREAD)으로 활성화된다(t13 참조). 이때, 제2 워드라인(WL<5>, 112)에는, 소정의 고정전압이 인가된다. 따라서, 상기 제2 워드라인(WL<5>, 112)은 상기 제1 워드라인(WL<1>, 111)과 상기 제3 워드라인(WL<3>, 113) 사이를 쉴딩(shielding)하는 역활을 수행한다. 바람직하기로, 상기 제2 워드라인(WL<5>, 112)에 인가되는 고정전압은 접지전압(VSS)이다.
그러므로, 워드라인들이 연속하여 순차적으로 독출되는 연속 독출 동작시에 워드라인들 사이의 커플링 노이즈가 저감될 수 있다.
다시 도 3을 참조하면, 워드라인 드라이버(200)는 제1 내지 제3 프리디코딩 어드레스 그룹(GPA, GQA, GRA)의 각각 1개씩 선택되는 프리디코딩 어드레스(PA<1:8>, QA<1:8>, RA<1:8>)의 조합에 따라 상기 워드라인(WL)을 어드레싱한다.
본 명세서에서, 제1 프리디코딩 어드레스 그룹(GPA)에 포함되는 프리디코딩 어드레스(PA<1:8>)는 '블락 선택 프리디코딩 어드레스'로, 제2 프리디코딩 어드레스 그룹(GQA)에 포함되는 프리디코딩 어드레스(QA<1:8>)는 '셋트 선택 프리디코딩 어드레스'로, 제3 프리디코딩 어드레스 그룹(GRA)에 포함되는 프리디코딩 어드레스(RA<1:8>)는 '버퍼 선택 프리디코딩 어드레스'로 불릴 수 있다.
상기 제1 프리디코딩 어드레스 그룹(GPA)은 다수개의 블락 선택 프리디코딩 어드레스(PA<1:8>)를 포함한다. 그리고, 상기 다수개의 블락 선택 프리디코딩 어드레스(PA<1:8>)를 전송하기 위한 배선들(211 내지 218)들은, 도 6a에 도시되는 바와 같이, 일련의 순서에 따라 나란히 배열된다. 이때, 이웃하는 2개의 배선을 통해서는, 서로 비연속적인 블락 선택 프리디코딩 어드레스(PA<1:8>)가 전송된다.
예를 들면, 서로 연속적인 2개의 블락 선택 프리디코딩 어드레스(PA<1>, PA<2>)는 배선(211) 및 배선(213)을 통하여 전송된다. 이 경우, 배선(211) 및 배선(213) 사이에는, 블락 선택 프리디코딩 어드레스(PA<5>)를 전송하는 배선(212)가 배치된다.
이와 같이, 이웃하는 배선을 통하여 전송되는 블락 선택 프리디코딩 어드레스가 비연속적으로 어드레싱되는 경우에는, 연속 독출 동작시에 배선들 사이의 커플링 노이즈가 저감될 수 있다.
상기 제2 프리디코딩 어드레스 그룹(GQA)은 다수개의 셋트 선택 프리디코딩 어드레스(QA<1:8>)를 포함한다. 그리고, 상기 다수개의 셋트 선택 프리디코딩 어드레스(QA<1:8>)를 전송하기 위한 배선들(221 내지 228)들은, 도 6b에 도시되는 바와 같이, 일련의 순서에 따라 나란히 배열된다. 이때, 이웃하는 2개의 배선을 통해서는, 서로 비연속적인 셋트 선택 프리디코딩 어드레스(QA<1:8>)가 전송된다.
이와 같이, 이웃하는 배선을 통하여 전송되는 셋트 선택 프리디코딩 어드레 스가 비연속적으로 어드레싱되는 경우에는, 연속 독출 동작시에 배선들 사이의 커플링 노이즈가 저감될 수 있다.
상기 제3 프리디코딩 어드레스 그룹(GRA)은 다수개의 버퍼 선택 프리디코딩 어드레스(RA<1:8>)를 포함한다. 그리고, 상기 다수개의 셋트 선택 프리디코딩 어드레스(RA<1:8>)를 전송하기 위한 배선들(231 내지 238)들은, 도 6c에 도시되는 바와 같이, 일련의 순서에 따라 나란히 배열된다. 이때, 이웃하는 2개의 배선을 통해서는, 서로 비연속적인 버퍼 선택 프리디코딩 어드레스(RA<1:8>)가 전송된다.
이와 같이, 이웃하는 배선을 통하여 전송되는 버퍼 선택 프리디코딩 어드레스가 비연속적으로 어드레싱되는 경우에는, 연속 독출 동작시에 배선들 사이의 커플링 노이즈가 저감될 수 있다.
다시 도 3을 참조하면, 본 발명의 반도체 메모리 장치는 제1 내지 제3 프리디코딩 어드레스 그룹(GPA, GQA, GRA)을 발생하는 프리디코더(300)를 더 구비한다.
도 7은 도 3의 프리디코더(300)를 자세히 나타내는 도면이다. 도 7을 참조하면, 상기 프리디코더(300)는 제1 내지 제3 디코딩부(310, 320, 330)를 구비한다.
상기 제1 디코딩부(310)는 제1 버퍼링 어드레스 그룹(BADD<4:6>)을 디코딩하여 상기 블락 선택 프리디코딩 어드레스(PA<1:8>)를 발생한다. 상기 제2 디코딩부(320)는 제2 버퍼링 어드레스 그룹(BADD<7:9>)을 디코딩하여 상기 셋트 선택 프리디코딩 어드레스(QA<1:8>)를 발생한다. 그리고, 상기 제3 디코딩부(330)는 제3 버퍼링 어드레스 그룹(BADD<1:3>)을 디코딩하여 상기 버퍼 선택 프리디코딩 어드레스(RA<1:8>)를 발생한다.
이때, 연속적으로 어드레싱되는 제1 버퍼링 어드레스 그룹(BADD<4:6>)과 제3 버퍼링 어드레스 그룹(BADD<1:3>)을 전송하는 배선은 서로 이웃하지 않는다. 이에 따라, 연속 독출 동작시에, 버퍼링 어드레스 그룹들을 전송하는 배선들 사이의 커플링 노이즈가 저감될 수 있다.
다시 도 3을 참조하면, 본 발명의 반도체 메모리 장치는 어드레스 버퍼(400)를 더 구비한다. 상기 어드레스 버퍼(400)는 외부 어드레스(XADD<1:9>)를 버퍼링하여, 상기 제1 내지 제3 버퍼링 어드레스 그룹(BADD<4:6>, BADD<7:9> 및 BADD<1:3>)을 생성한다. 이때, 연속적으로 어드레싱되는 외부 어드레스(XADD<1:9>)를 전송하는 배선은 서로 이웃하지 않는 것이 바람직하다. 이와 같은 경우, 워드라인들이 연속하여 순차적으로 독출되는 연속 독출 동작시에, 외부 어드레스 그룹들을 전송하는 배선들 사이의 커플링 노이즈가 저감될 수 있다.
상기와 같은 본 발명의 반도체 메모리 장치에서는, 서로 이웃하는 상기 워드라인들이 비연속적으로 어드레싱된다. 본 발명의 반도체 메모리 장치에 의하면, 워드라인들이 연속하여 순차적으로 독출되는 연속 독출 동작시에 워드라인들 사이의 커플링 노이즈가 저감될 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (14)

  1. 반도체 메모리 장치에 있어서,
    일련의 순서로 배치되는 다수개의 워드라인들을 포함하는 메모리 어레이; 및
    상기 다수개의 워드라인들을 어드레싱하되, 서로 이웃하는 상기 워드라인들을 비연속적으로 어드레싱하는 워드라인 드라이버를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1 항에 있어서, 상기 워드라인 드라이버는
    연속적으로 어드레싱되는 2개의 워드라인이 선택되는 동안에, 상기 2개의 워드라인 사이에 배치되는 적어도 하나의 다른 워드라인을 소정의 고정전압으로 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2 항에 있어서, 상기 고정전압은
    접지전압인 것을 특징으로 하는 반도체 메모리 장치.
  4. 제2 항에 있어서, 상기 메모리 어레이는
    불휘발성 메모리셀들을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4 항에 있어서, 상기 불휘발성 메모리셀들은
    NOR 타입의 메모리셀들인 것을 특징으로 하는 반도체 메모리 장치.
  6. 제1 항에 있어서, 상기 반도체 메모리 장치는
    제1 내지 제3 프리디코딩 어드레스 그룹을 발생하는 프리디코더를 더 구비하며,
    상기 워드라인 드라이버는
    상기 제1 내지 상기 제3 프리디코딩 어드레스 그룹 각각에서 선택되는 프리디코딩 어드레스의 조합에 따라 상기 다수개의 워드라인들을 어드레싱하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6 항에 있어서, 상기 제1 프리디코딩 어드레스 그룹은
    일련의 순서에 따라 배치되는 각자의 배선들을 통하여 전송되는 다수개의 블락 선택 프리디코딩 어드레스들을 포함하며,
    서로 이웃하는 배선들에 의하여 전송되는 2개의 블락 선택 프리디코딩 어드 레스는 비연속적인 것을 특징으로 하는 반도체 메모리 장치.
  8. 제6 항에 있어서, 상기 제2 프리디코딩 어드레스 그룹은
    일련의 순서에 따라 배치되는 각자의 배선들을 통하여 전송되는 다수개의 셋트 선택 프리디코딩 어드레스들을 포함하며,
    서로 이웃하는 배선들에 의하여 전송되는 2개의 셋트 선택 프리디코딩 어드레스는 비연속적인 것을 특징으로 하는 반도체 메모리 장치.
  9. 제6 항에 있어서, 상기 제3 프리디코딩 어드레스 그룹은
    일련의 순서에 따라 배치되는 각자의 배선들을 통하여 전송되는 다수개의 버퍼 선택 프리디코딩 어드레스들을 포함하며,
    서로 이웃하는 배선들에 의하여 전송되는 2개의 버퍼 선택 프리디코딩 어드레스는 비연속적인 것을 특징으로 하는 반도체 메모리 장치.
  10. 반도체 메모리 장치의 워드라인 어드레싱 방법에 있어서,
    일련의 순서로 배선되는 다수개의 워드라인들을 어드레싱하되, 서로 이웃하는 상기 워드라인들을 비연속적으로 어드레싱하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 어드레싱 방법.
  11. 제10 항에 있어서, 상기 워드라인 어드레싱 방법은
    일련의 순서로 배선되는 제1 내지 제3 프리디코딩 어드레스 그룹들을 어드레싱하는 단계를 더 구비하며,
    상기 다수개의 워드라인들은 상기 제1 내지 제3 프리디코딩 어드레스 그룹 각각에서 선택되는 프리디코딩 어드레스의 조합에 따라 어드레싱되는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 어드레싱 방법.
  12. 제11 항에 있어서, 상기 제1 프리디코딩 어드레스 그룹은
    일련의 순서에 따라 배치되는 각자의 배선들을 통하여 전송되는 다수개의 블락 선택 프리디코딩 어드레스들을 포함하며,
    서로 이웃하는 배선들에 의하여 전송되는 2개의 블락 선택 프리디코딩 어드레스는 비연속적인 것을 특징으로 하는 반도체 메모리 장치의 워드라인 어드레싱 방법.
  13. 제11 항에 있어서, 상기 제2 프리디코딩 어드레스 그룹은
    일련의 순서에 따라 배치되는 각자의 배선들을 통하여 전송되는 다수개의 셋트 선택 프리디코딩 어드레스들을 포함하며,
    서로 이웃하는 배선들에 의하여 전송되는 2개의 셋트 선택 프리디코딩 어드레스는 비연속적인 것을 특징으로 하는 반도체 메모리 장치의 워드라인 어드레싱 방법.
  14. 제11 항에 있어서, 상기 제3 프리디코딩 어드레스 그룹은
    일련의 순서에 따라 배치되는 각자의 배선들을 통하여 전송되는 다수개의 버퍼 선택 프리디코딩 어드레스들을 포함하며,
    서로 이웃하는 배선들에 의하여 전송되는 2개의 버퍼 선택 프리디코딩 어드레스는 비연속적인 것을 특징으로 하는 반도체 메모리 장치의 워드라인 어드레싱 방법.
KR1020060000052A 2006-01-02 2006-01-02 이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체메모리 장치 및 워드라인 어드레싱 방법 KR100666182B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060000052A KR100666182B1 (ko) 2006-01-02 2006-01-02 이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체메모리 장치 및 워드라인 어드레싱 방법
JP2006293049A JP2007184071A (ja) 2006-01-02 2006-10-27 隣合うワードラインが非連続的にアドレッシングされる半導体メモリ装置及びワードラインアドレッシング方法
US11/593,496 US7646663B2 (en) 2006-01-02 2006-11-07 Semiconductor memory device and word line addressing method in which neighboring word lines are discontinuously addressed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060000052A KR100666182B1 (ko) 2006-01-02 2006-01-02 이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체메모리 장치 및 워드라인 어드레싱 방법

Publications (1)

Publication Number Publication Date
KR100666182B1 true KR100666182B1 (ko) 2007-01-09

Family

ID=37867309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060000052A KR100666182B1 (ko) 2006-01-02 2006-01-02 이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체메모리 장치 및 워드라인 어드레싱 방법

Country Status (3)

Country Link
US (1) US7646663B2 (ko)
JP (1) JP2007184071A (ko)
KR (1) KR100666182B1 (ko)

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
US5233559A (en) * 1991-02-11 1993-08-03 Intel Corporation Row redundancy for flash memories
US5406526A (en) * 1992-10-01 1995-04-11 Nec Corporation Dynamic random access memory device having sense amplifier arrays selectively activated when associated memory cell sub-arrays are accessed
JP2605576B2 (ja) * 1993-04-02 1997-04-30 日本電気株式会社 同期型半導体メモリ
JPH06290582A (ja) * 1993-04-02 1994-10-18 Nec Corp 半導体記憶装置
US5615164A (en) * 1995-06-07 1997-03-25 International Business Machines Corporation Latched row decoder for a random access memory
US5619460A (en) * 1995-06-07 1997-04-08 International Business Machines Corporation Method of testing a random access memory
JPH09134590A (ja) * 1995-09-04 1997-05-20 Mitsubishi Electric Corp 半導体記憶回路装置及びその設計装置
JP3212884B2 (ja) * 1996-08-29 2001-09-25 日本電気株式会社 半導体記憶装置
KR100253277B1 (ko) * 1997-02-19 2000-05-01 김영환 계층적워드라인구조
JP3281304B2 (ja) * 1997-11-28 2002-05-13 株式会社東芝 半導体集積回路装置
US6034879A (en) * 1998-02-19 2000-03-07 University Of Pittsburgh Twisted line techniques for multi-gigabit dynamic random access memories
US5933725A (en) * 1998-05-27 1999-08-03 Vanguard International Semiconductor Corporation Word line resistance reduction method and design for high density memory with relaxed metal pitch
US6023434A (en) * 1998-09-02 2000-02-08 Micron Technology, Inc. Method and apparatus for multiple row activation in memory devices
US6163475A (en) * 1999-02-13 2000-12-19 Proebsting; Robert J. Bit line cross-over layout arrangement
JP3633354B2 (ja) 1999-03-29 2005-03-30 株式会社日立製作所 半導体装置
KR100287189B1 (ko) * 1999-04-07 2001-04-16 윤종용 활성화된 다수개의 워드라인들이 순차적으로 디세이블되는 반도체 메모리장치
KR100308480B1 (ko) * 1999-07-13 2001-11-01 윤종용 고집적화에 적합한 행 디코딩 구조를 갖는 플래시 메모리 장치
JP2001118999A (ja) * 1999-10-15 2001-04-27 Hitachi Ltd ダイナミック型ｒａｍと半導体装置
JP2001167572A (ja) * 1999-12-08 2001-06-22 Hitachi Ltd 伝送回路とこれを用いた半導体集積回路および半導体メモリ
US6292387B1 (en) * 2000-01-20 2001-09-18 Micron Technology, Inc. Selective device coupling
JP4552258B2 (ja) * 2000-03-29 2010-09-29 エルピーダメモリ株式会社 半導体記憶装置
KR100386950B1 (ko) * 2000-07-12 2003-06-18 삼성전자주식회사 워드 라인 순차적 비활성화가 가능한 반도체 메모리장치의 디코딩 회로
US6449195B1 (en) * 2000-09-28 2002-09-10 Motorola, Inc. Method and apparatus for coupling noise reduction in a semiconductor device
KR100445632B1 (ko) 2001-09-26 2004-08-25 삼성전자주식회사 커플링 노이즈를 감소시킬 수 있는 배선 구조
JP2003208788A (ja) * 2002-01-10 2003-07-25 Nec Corp ２ポートメモリによるバッファ
JP4416428B2 (ja) 2003-04-30 2010-02-17 株式会社ルネサステクノロジ 半導体記憶装置
US6885596B2 (en) * 2003-06-26 2005-04-26 International Business Machines Corporation Apparatus and method of wordline/bitline redundancy control using shift registers in an SRAM
JP3762416B2 (ja) * 2004-06-07 2006-04-05 株式会社東芝 不揮発性半導体記憶装置
US7110319B2 (en) * 2004-08-27 2006-09-19 Micron Technology, Inc. Memory devices having reduced coupling noise between wordlines
US7244995B2 (en) * 2004-10-18 2007-07-17 Texas Instruments Incorporated Scrambling method to reduce wordline coupling noise
KR100795634B1 (ko) * 2005-11-11 2008-01-17 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치, 그 데이터 판독 방법 및메모리 카드

Also Published As

Publication number Publication date
US7646663B2 (en) 2010-01-12
US20070153621A1 (en) 2007-07-05
JP2007184071A (ja) 2007-07-19

Similar Documents

Publication Publication Date Title
JP4452463B2 (ja) レイアウト面積を減らし、バンクごとに独立的な動作を実行することができるデコーダを有するフラッシュメモリ装置
US8395950B2 (en) Memory device having a clock skew generator
CA2754062A1 (en) Nand flash architecture with multi-level row decoding
KR100266899B1 (ko) 동기형 메모리 장치
JPH10269765A (ja) 半導体記憶装置
KR100873616B1 (ko) 컬럼 디코더 및 그를 이용한 반도체 메모리 장치
US5848021A (en) Semiconductor memory device having main word decoder skipping defective address during sequential access and method of controlling thereof
JP2010218664A (ja) 半導体記憶装置およびその制御方法
KR100363380B1 (ko) 메모리 구조물 및 계층적 시스템
KR100666182B1 (ko) 이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체메모리 장치 및 워드라인 어드레싱 방법
KR100374632B1 (ko) 반도체 메모리장치 및 이의 메모리셀 어레이 블락 제어방법
KR100512936B1 (ko) 반도체 메모리 장치 및 이 장치의 배치방법
US8462567B2 (en) Asynchronous semiconductor memory capable of preventing coupling noise
US20040090854A1 (en) Apparatus for and method of controlling AIVC through block selection information in semiconductor memory device
KR100330467B1 (ko) 칩 면적을 차지하는 제어 회로의 면적 비율을 저감할 수 있는 동기형 반도체 기억 장치
JP2016062625A (ja) 半導体装置
KR101040244B1 (ko) 메인 디코딩 회로 및 이를 포함하는 반도체 메모리 장치
JP4282695B2 (ja) 半導体記憶装置
US7558147B2 (en) Semiconductor memory device
KR100522258B1 (ko) 동기식 반도체 메모리 장치의 열선택 제어 회로 및 열선택신호 구동 방법
JP2011134380A (ja) 不揮発性半導体記憶装置
KR20070114507A (ko) 멀티 플래인을 구비한 플래시 메모리 장치
KR100875666B1 (ko) 반도체 메모리 소자
JP2007066406A (ja) 半導体集積回路装置
KR20140085224A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14