KR100253277B1 - 계층적워드라인구조 - Google Patents

계층적워드라인구조 Download PDF

Info

Publication number
KR100253277B1
KR100253277B1 KR1019970004994A KR19970004994A KR100253277B1 KR 100253277 B1 KR100253277 B1 KR 100253277B1 KR 1019970004994 A KR1019970004994 A KR 1019970004994A KR 19970004994 A KR19970004994 A KR 19970004994A KR 100253277 B1 KR100253277 B1 KR 100253277B1
Authority
KR
South Korea
Prior art keywords
word line
sub
word
main
numbered
Prior art date
Application number
KR1019970004994A
Other languages
English (en)
Other versions
KR19980068417A (ko
Inventor
정정수
안진홍
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970004994A priority Critical patent/KR100253277B1/ko
Priority to DE19749659A priority patent/DE19749659B4/de
Priority to US09/025,111 priority patent/US5943289A/en
Priority to JP10037196A priority patent/JP2939738B2/ja
Publication of KR19980068417A publication Critical patent/KR19980068417A/ko
Application granted granted Critical
Publication of KR100253277B1 publication Critical patent/KR100253277B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

본 발명은 계층적 워드라인 구조에 관한 것으로, 서로 인접한 서브 워드라인을 서로 다른 메인 워드라인으로써 구동하도록 워드라인을 구성한다. 즉, 메인 워드라인들 중에서 첫 번째 메인 워드라인은 첫 번째 워드라인 행에 포함된 홀수번째의 서브 워드라인 구동기의 쌍(SWDO),(SWD1)에 연결되고, 그 이외의 메인 워드라인은 해당 워드라인 행의 홀수번째의 서브 워드라인 구동기의 쌍(SWD0), (SWD1) 및 이전 워드라인 행의 짝수번째의 서브 워드라인 구동기의 쌍(SWD2),(SWD3)과 연결되며, 마지막 워드라인 행에 포함된 짝수번째의 서브 워드라인 구동기의 쌍(SWD2),(SWD3)은 상기 첫 번째 메인 워드라인과 연결된다.

Description

계층적 워드라인 구조
본 발명은 디램(DRAM)의 워드라인(word line)에 관한 것으로, 특히 서로 인접한 서브 워드라인을 서로 다른 메인 워드라인으로써 구동하도록 한 계층적 워드라인 구조에 관한 것이다.
종래의 계층적 워드라인 구조는 도1에 도시된 바와 같이, 서브 워드라인 구동기(sub word line driver)(SWD0-SWD3)를 각각 포함하는 복수개의 워드라인 행(R1),(R2),(R3)으로 나누어져 있다.
즉, 예를 들어 첫 번째 워드라인 행(R1)은 한 쌍의 메인(main) 워드라인(MWL0),(MWL0b)과 연결되고 서브 워드라인 구동기 인에이블(enable) 신호(SWDEN0)를 입력받아 서브 워드라인(SWL0)을 구동하는 서브 워드라인 구동기(SWD0)와, 상기 메인 워드라인(MWL0),(MWL0b)과 연결되고 서브 워드라인 구동기 인에이블 신호(SWDEN1)를 입력받아 서브 워드라인(SWL1)을 구동하는 서브 워드라인 구동기(SWD1)와, 상기 메인 워드라인(MWL0),(MWL0b)과 연결되고 서브 워드라인 구동기 인에이블 신호(SWEND2)를 입력받아 서브 워드라인(SWL2)를 구동하는 서브 워드라인 구동기(SED2)와, 상기 메인 워드라인(MWL0),(MWL0b)과 연결되고 서브 워드라인 구동기 인에이블 신호(SWDEN3)를 입력받아 서브 워드라인(SWL3)을 구동하는 서브 워드라인 구동기(SWD3)를 포함한다.
여기서, 상기 한 쌍의 메인 워드라인(MWL0),(MWL0b)은 서로 상보적인 관계이고, 또한 상기 서브 워드라인 구동기 인에이블 신호(SWDEN0, SWDEN1, SWDEN2, SWDEN3)는 로우 어드레스(row address)의 1비트신호를 사용하며, 그 중에서 하나의 신호만 하이레벨이 된다.
두 번째 워드라인 행(R2)은 한 쌍의 메인 워드라인(MWL1),(MWL1b)과 각각 연결되고 서브 워드라인 구동기 인에이블 신호(SWDEN0-SWDEN3)를 입력받아 서브 워드라인(SWL4-SWL7)을 구동하는 서브 워드라인 구동기(SWD0-SWD3)를 포함한다. 또한, 세 번째 워드라인 행(R3)은 한 쌍의 메인 워드라인(MWL2), (MWL2b)과 각각 연결되고 서브 워드라인 구동기 인에이블 신호(SWDEN0-SWDEN3)를 입력받는 서브 워드라인 구동기(SWD0-SWD3)를 포함한다.
상기 서브 워드라인 구동기(SWD0)는 도2에 도시된 바와 같이, 메인 워드라인(NWL0b)과 연결된 게이트와 서브 워드라인 구동기 인에이빌 신호(SWDEN0)를 입력받는 소스와 서브 워드라인(SWL0)과 연결된 드레인을 갖는 피모스(PMOS) 트랜지스터(MP1)와, 상기 메인 워드라인(MWL0b)과 연결된 게이트와 상기 서브 워드라인(SWL0)과 연결된 드레인과 접지된 소스를 갖는 엔모스(NMOS) 트랜지스터(MN1)와, 메인 워드라인(MWL0)과 연결된 게이트와 서브 워드라인 구동기 인에이블 신호(SWDEN0)를 입력받는 드레인과 서브 워드라인(SWL0)과 연결된 소스를 갖는 엔모스 트랜지스터(MN2)로 구성된다.
그리고, 그 이외의 서브 워드라인 구동기(SWD1-SWD3)는 상기 서브 워드라인 구동기(SWD0)와 동일하게 구성된다. 이와 같이 구성된 종래의 계층적 워드라인 구조의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
상위 워드라인인 메인 워드라인(MWL0)에 하이레벨의 신호가 인가되면 첫 번째 워드라인 행(R1)이 선택되고, 서브 워드라인 구동기(SWD0)의 엔모스 트랜지스터(MN2)가 턴온된다. 이때, 메인 워드라인(MWL0b)에는 로우레벨의 신호가 인가되어 피모스 트랜지스터(MP1)는 턴온되고 엔모스 트랜지스터(MN1)는 턴오프된다. 이때, 하이레벨의 서브 워드라인 구동기 인에이블 신호(SWDEN0)가 서브 워드라인 구동기(SWD0)에 인가되면, 하이레벨의 신호가 서브 워드라인(SWL0)으로 출력되어 실제의 워드라인이 구동된다.
그런데, 워드라인의 구동에 있어서 중요한 것은 커플링 노이즈(coupling noise)이고, 서브 워드라인(SWL0)이 구동될 때 커플링 노이즈의 영향을 가장 많이 받는 서브 워드라인은 서브 워드라인(SWL0)과 인접한 서브 워드라인(SWL2)이다.
즉, 도3을 참조하면, 서브 워드라인 구동기(SWD0)에 의해 서브 워드라인(SWL0)이 구동될 때 서브 워드라인 구동기(SWD2)에 의해 구동되는 서브 워드라인(SWL2)에 커플링 노이즈가 인가될 수 있다. 이때, 서브 워드라인 구동기(SWD2)의 피모스 트랜지스터(MP1’) 및 엔모스 트랜지스터(MN2’)는 턴온되고 엔모스 트랜지스터(MN1’)는 턴오프되고, 로우레벨의 서브 워드라인 구동기 인에이블 신호(SWDEN2)가 피모스 트랜지스터(MP1’)의 소시 및 엔모스 트랜지스터(MN2’)의 드레인에 인가된다. 그러므로, 엔모스 트랜지스터(MN2’)를 거쳐 로우레벨의 서브 워드라인 구동기 인에이블 신호(SWDEN2)가 서브 워드라인(SWL2)에 공급되어 서브 워드라인(SWL2)에 인가된 커플링 노이즈가 감쇠될 수 있다. 그러나, 상기와 같은 종래의 계층적 워드라인 구조는 워드라인 와이어링 피치(wiring pitch)의 협소함을 워드라인 션트(shunt) 방식보다 많이 개선할 수 있지만, 한 쌍의 메인 워드라인(MWL0),(MWL0b) 및 서브 워드라인 구동기 인에이블 신호(SWDEN0),(SWDEN1) 또는 (SWDEN2),(SWDEN3)를 사용하고, 워드라인 션트 방식에 비해 별도의 서브 워드라인 구동기를 필요로하기 때문에 레이아웃 사이즈(layout size)를 증가시키는 단점을 갖는다.
상기와 같은 종래의 단점을 해결하기 위하여, 본 발명은 서로 인접한 서브 워드라인을 서로 다른 메인 워드라인으로 구동하여 커플링노이즈를 효과적으로 제거하고, 기존의 서브 워드라인 구동기에서 하나의 트랜지스터를 제거함으로써, 레이아웃 사이즈를 줄일 수 있는 반도체 메모리장치의 계층적 워드라인 구조를 제공한다. 상기의 목적을 달성하기 위한 본 발명은 복수개의 워드라인 행으로 나누어져 있고, 각각의 워드라인 행은 서로 상보적인 한 쌍의 서브 워드라인 구동기 인에이블 신호를 입력받는 서브 워드라인 구동기의 쌍을 포함하는 계층적 워드라인 구조에 있어서, 상기 복수개의 워드라인 행은 각각의 메인 워드라인에 대응되고; 서브 워드라인들 중에서 서로 인접한 워드라인을 구동하는 상기 서브 워드라인 구동기의 쌍은 서로 다른 메인 워드라인과 연결되는 것을 특징으로 한다.
도1은 종래의 계층적 워드라인의 구조도.
도2는 도1의 서브 워드라인 구동기의 상세 회로도.
도3은 도1의 서브 워드라인 구동에 있어서 커플링 노이즈를 설명하기 위한 회로도.
도4는 본 발명에 따른 계층의 워드라인의 구조도.
도5는 도4의 서브 워드라인 구동기의 상세 회로도.
도6은 도4의 서브 워드라인 구동에 있어서 커플링 노이즈를 설명하기 위한 회로도.
도7 및 도8은 본 발명의 타실시예에 따른 계층적 워드라인의 구조도.
* 도면의 주요부분에 대한 부호의 설명
R1-Rn : 워드라인 행 MWLOb-MWLnb : 메인 워드라인
SWL0-SWL7 : 서브 워드라인 SWD : 서브 워드라인 구동기
SWDEN0-SWDEN3 : 서브 워드라인 인에이블 신호
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다. 본 발명에 따른 계층적 워드라인 구조는 도4에 도시된 바와 같이 각각의 메인 워드라인(MWL0-MWLnb)에 대응되는 복수개의 워드라인 행(R1-Rn)으로 나누어져 있고, 각각의 워드라인 행(R1-Rn)은 서로 상보적인 한 쌍의 서브 워드라인 구동기 인에이블 신호(SWDEN0), (SWDEN1) 또는 (SWDEN2), (SWDEN3)를 입력받는 서브 워드라인 구동기의 쌍(SWD0),(SWD1) 또는 (SWD2),(SWD3)을 포함한다.
메인 워드라인(MWL0b-MWLnb)중에서 첫 번째 메인 워드라인(MWL0b)은 첫 번째 워드라인 행(R1)에 포함된 홀수번째의 서브 워드라인 구동기의 쌍(SWD0),(SWD1)에만 연결되고, 그 이외의 메인 워드라인(MWL1b, MWL2b ... MWLnb)은 해당 워드라인 행의 홀수번째의 서브 워드라인 구동기의 쌍(SWD0),(SWD1)과 이전 워드라인 행의 짝수번째의 서브 워드라인 구동기의 쌍(SWD2),(SWD3)과 연결된다. 또한, 마지막 워드라인 행(Rn)에 포함된 짝수번째의 서브 워드라인 구동기의 쌍(SWD2),(SWD3)은 상기 첫 번째 메인 워드라인(MWL0b)과 연결된다.
첫 번째 워드라인 행(R1)에 포함된 서브 워드라인 구동기(SWD0),(SWD1)는 서브 워드라인(SWL0),(SWL1)과 연결되고 서브 워드라인 구동기(SWD2),(SWD3)는 서브 워드라인(SWL6),(SWL7)과 연결된다.
두 번째 워드라인 행(R2)에 포함된 서브 워드라인 구동기(SWD0),(SWD1)는 서브 워드라인(SWL4),(SWL5)과 연결된다.
마지막 워드라인 행(Rn)에 포함된 서브 워드라인 구동기(SWD2),(SWD3)는 서브 워드라인(SWL2),(SWL3)과 연결된다.
상기 서브 워드라인 구동기(SWD0)는 도5에 도시된 바와 같이, 메인 워드라인(MWL0b)과 연결된 게이트와 서브 워드라인 구동기 인에이블 신호(SWDEN0)를 입력받는 소스와 서브 워드라인(SWL0)과 연결된 드레인을 갖는 피모스 트랜지스터(MP1)와, 상기 메인 워드라인(MWL0b)과 연결된 게이트와 상기 서브 워드라인(SWL0)과 연결된 드레인과 접지된 소스를 갖는 엔모스 트랜지스터(MN1)로 구성된다.
그리고, 그 이외의 서브 워드라인 구동기(SWD1-SWD3)는 상기 서브 워드라인 구동기(SWD0)와 동일하게 구성된다.
이와 같이 구성된 본 발명에 따른 계층적 워드라인 구조의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저, 메인 워드라인(MWL0b-MWLnb)은 로우레벨의 신호에 의해 구동되고, 서브 워드라인 구동기 인에이블 신호(SWDEN0),(SWDEN1), (SWDEN2),(SWDEN3)는 종래와 동일한 방식으로 각각의 워드라인 행(R1-Rn)의 서브 워드라인 구동기(SWD0-SWD3)에 입력된다.
메인 워드라인(MWL0b)에 로우레벨의 신호가 인가되면 첫 번째 워드라인 행(R1)이 선택되고, 이때 피모스 트랜지스터(MP1)는 턴온되고 엔모스 트랜지스터(MN1)는 턴오프된다. 이때, 하이레벨의 서브 워드라인 구동기 인에이블 신호(SWDEN0)가 서브 워드라인 구동기(SWD0)에 인가되면, 하이레벨의 신호가 서브 워드라인(SWL0)으로 출력되어 실제의 워드라인이 구동된다.
서브 워드라인(SWL0)이 구동될 때 커플링 노이즈의 영향을 가장 많이 받는 서브 워드라인은 서브 워드라인(SWL0)과 인접한 서브 워드라인(SWL6)이다.
즉, 도6을 참조하면, 서브 워드라인 구동기(SWD0)에 의해 서브 워드라인(SWL0)이 구동될 때 서브 워드라인 구동기(SWD2)에 의해 구동되는 서브 워드라인(SWL6)에 커플링 노이즈가 인가될 수 있다.
이때, 메인 워드라인(MWL1b)에 하이레벨의 신호가 인가되어 서브 워드라인 구동기(SWD2)의 피모스 트랜지스터(MP1’)는 턴오프되고 엔모스 트랜지스터(MN1’)는 턴온된다. 그리고, 로우레벨의 서브 워드라인 구동기 인에이블 신호(SWDEN2)가 피모스 트랜지스터(MP1’)의 소스에 인가된다.
그러므로, 서브 워드라인(SWL6)에 인가된 커플링 노이즈는 엔모스 트랜지스터(MN1’)의 접지측으로 흘러 감쇠된다.
한편, 본 발명에 따른 타실시예는 도7에 도시된 바와 같이, 각각의 워드라인 행(R1-Rn)은 한 개씩의 서브 워드라인 구동기(SWD0) 또는 (SWD1)를 포함할 수 있고, 도8에 도시된 바와 같이 4개씩의 서브 워드라인 구동기 쌍(SWD0-SWD3) 또는 (SWD4-SWD7)을 포함할 수 있다. 도8에 있어서, 각각의 워드라인 행(R1-Rn)의 홀수 번째의 서브 워드라인 구동기 쌍(SWD0-SWD3)에는 서브 워드라인 구동기 인에이블 신호(SWDEN0-SEDEN3)가 인가되고, 짝수번째의 서브 워드라인 구동기 쌍(SWD4-SWD7)에는 서브 워드라인 구동기 인에이블 신호(SWDEN4-SWDEN7)가 인가된다.
본 발명은 서로 인접한 서브 워드라인을 서로 다른 메인 워드라인으로 구동하여 워드라인 와이어링 피치의 협소함을 개선할 수 있고, 서브 워드라인 구동기를 개선함으로써 레이아웃 사이즈를 줄일 수 있다.

Claims (5)

  1. 복수개의 워드라인 행마다, 서브 워드라인 구동기 인에비르 신호를 입력받아 구동되는 홀수번째 및 짝수번째의 서브 워드라인 구동기가 교호로 복수 배치됨과 아울러, 상기 홀수번째 및 짝수번째의 서브 워드라인 구동기는 상이한 메인워드라인에 접속되어 교호로 구동하도록 구성된 반도체 메모리 장치로써, 상기 메인 워드라인들 중에서 첫 번째 워드라인은 첫 번째 워드라인 행의 홀수번째의 서브 워드라인 구동기 및 마지막 워드라인 행의 짝수번째의 서브 워드라인 구동기에 각각 연결되고, 그 이외의 메인 워드라인은 해당하는 워드라인 행의 홀수번째의 서브 워드라인 구동기 및 이전 워드라인 행의 짝수번째의 서브 워드라인 구동기에 각기 연결되는 것을 특징으로 하는 계층적 워드라인 구조.
  2. 제1항에 있어서, 상기 서브 워드라인 구동기는 상기 메인 워드라인과 연결된 게이트, 서브 워드라인 구동기 인에이블 신호를 입력받는 소스 및 서브 워드라인에 연결된 드레인을 갖는 피모스(PMOS) 트랜지스터와, 상기 메인 워드라인과 연결된 게이트, 상기 서브 워드라인에 연결된 드레인 및 접지된 소스를 갖는 엔모스(NMOS)트랜지스터로 구성된 것을 특징으로 하는 계층적 워드라인 구조.
  3. 제1항에 있어서, 상기 홀수번째 및 짝수번째의 서브 워드라인 구동기는 각기 하나씩의 서브 워드라인 구동기로 구성된 것을 특징으로 하는 계층적 워드라인 구조.
  4. 제1항에 있어서, 상기 홀수번째 및 짝수번째의 서브 워드라인 구동기는 각기 복수의 서브 워드라인 구동기로 구성된 것을 특징으로 하는 계층적 워드라인 구조.
  5. 제1항에 있어서, 상기 메인 워드라인은 각각 로우레벨의 신호에 의해 구동되도록 구성된 것을 특징으로 하는 계층적 워드라인 구조.
KR1019970004994A 1997-02-19 1997-02-19 계층적워드라인구조 KR100253277B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970004994A KR100253277B1 (ko) 1997-02-19 1997-02-19 계층적워드라인구조
DE19749659A DE19749659B4 (de) 1997-02-19 1997-11-10 Hierarchische Wortleitungsstruktur
US09/025,111 US5943289A (en) 1997-02-19 1998-02-17 Hierarchical word line structure
JP10037196A JP2939738B2 (ja) 1997-02-19 1998-02-19 半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004994A KR100253277B1 (ko) 1997-02-19 1997-02-19 계층적워드라인구조

Publications (2)

Publication Number Publication Date
KR19980068417A KR19980068417A (ko) 1998-10-15
KR100253277B1 true KR100253277B1 (ko) 2000-05-01

Family

ID=19497413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004994A KR100253277B1 (ko) 1997-02-19 1997-02-19 계층적워드라인구조

Country Status (4)

Country Link
US (1) US5943289A (ko)
JP (1) JP2939738B2 (ko)
KR (1) KR100253277B1 (ko)
DE (1) DE19749659B4 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277436B1 (ko) * 1998-07-25 2001-01-15 윤종용 마스크 롬
KR100283907B1 (ko) * 1998-12-09 2001-03-02 김영환 서브워드라인 구동회로를 구비한 반도체 메모리
KR100303364B1 (ko) * 1999-06-29 2001-11-01 박종섭 서브 워드라인 구동 회로
KR100313087B1 (ko) * 1999-12-21 2001-11-07 박종섭 복합 메모리 소자의 워드라인 구동회로
KR100334573B1 (ko) * 2000-01-05 2002-05-03 윤종용 계층적인 워드 라인 구조를 갖는 반도체 메모리 장치
US6629524B1 (en) 2000-07-12 2003-10-07 Ponwell Enterprises Limited Inhaler
JP2002133873A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR20030012421A (ko) * 2001-07-31 2003-02-12 김문근 언어학습 기능이 있는 디지털 오디오 녹음/재생기
KR100567023B1 (ko) * 2001-12-27 2006-04-04 매그나칩 반도체 유한회사 반도체 메모리의 워드라인 구동 회로
US7110319B2 (en) * 2004-08-27 2006-09-19 Micron Technology, Inc. Memory devices having reduced coupling noise between wordlines
KR100558561B1 (ko) * 2004-10-28 2006-03-10 삼성전자주식회사 반도체 메모리 장치
JP4993540B2 (ja) * 2005-02-16 2012-08-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100666182B1 (ko) * 2006-01-02 2007-01-09 삼성전자주식회사 이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체메모리 장치 및 워드라인 어드레싱 방법
US8189396B2 (en) 2006-12-14 2012-05-29 Mosaid Technologies Incorporated Word line driver in a hierarchical NOR flash memory
CN101853700B (zh) * 2007-03-13 2014-11-05 考文森智财管理公司 或非快闪存储器及其字线驱动器电路
KR100934858B1 (ko) * 2008-03-19 2009-12-31 주식회사 하이닉스반도체 반도체 메모리 장치
KR20130068145A (ko) * 2011-12-15 2013-06-25 에스케이하이닉스 주식회사 서브 워드 라인 드라이버 및 이를 포함하는 반도체 집적 회로 장치
US10332586B1 (en) * 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406526A (en) * 1992-10-01 1995-04-11 Nec Corporation Dynamic random access memory device having sense amplifier arrays selectively activated when associated memory cell sub-arrays are accessed
JP2812099B2 (ja) * 1992-10-06 1998-10-15 日本電気株式会社 半導体メモリ
KR0137320B1 (ko) * 1994-12-15 1998-04-29 김광호 반도체 메모리장치의 워드라인 디코딩회로
KR0170903B1 (ko) * 1995-12-08 1999-03-30 김주용 하위 워드 라인 구동 회로 및 이를 이용한 반도체 메모리 장치
JP3636233B2 (ja) * 1995-12-27 2005-04-06 富士通株式会社 ワードドライバ回路及びそれを利用したメモリ回路
KR100186300B1 (ko) * 1996-04-04 1999-04-15 문정환 계층적 워드라인 구조를 갖는 반도체 메모리 소자
KR100246311B1 (ko) * 1996-09-17 2000-03-15 김영환 반도체 메모리소자
US5854770A (en) * 1997-01-30 1998-12-29 Sgs-Thomson Microelectronics S.R.L. Decoding hierarchical architecture for high integration memories
US5875149A (en) * 1997-02-06 1999-02-23 Hyndai Electronics America Word line driver for semiconductor memories

Also Published As

Publication number Publication date
JPH10241365A (ja) 1998-09-11
JP2939738B2 (ja) 1999-08-25
US5943289A (en) 1999-08-24
DE19749659A1 (de) 1998-08-27
KR19980068417A (ko) 1998-10-15
DE19749659B4 (de) 2007-09-13

Similar Documents

Publication Publication Date Title
KR100253277B1 (ko) 계층적워드라인구조
KR100576844B1 (ko) 반도체집적회로장치
KR100380917B1 (ko) 가상 채널 동기 다이나믹 랜덤 액세스 메모리
KR100308480B1 (ko) 고집적화에 적합한 행 디코딩 구조를 갖는 플래시 메모리 장치
EP0778580B1 (en) Semiconductor memory device
US5706245A (en) Word line decoding circuit of a semiconductor memory device
JP2010027205A (ja) 半導体メモリ
US5940343A (en) Memory sub-word line driver operated by unboosted voltage
KR100391841B1 (ko) 반도체 기억장치
KR20000016862A (ko) 분리제어라인의큰부하에의한스피드손실을방지할수있는반도체메모리장치
KR100521386B1 (ko) 리드 온리 메모리에서의 커플링 현상을 방지하기 위한비트 셀 어레이
KR100309900B1 (ko) 연속액세스동안결함어드레스를피하여사용하는주워드복호기를갖는반도체메모리장치와그제어방법
US5452260A (en) Semiconductor memory circuit
JPH09205182A (ja) 半導体記憶装置
US4724341A (en) CMOS decoder circuit resistant to latch-up
KR100384559B1 (ko) 반도체 메모리 소자의 컬럼 디코딩 장치
KR19990080384A (ko) 반도체 메모리장치의 워드라인 드라이버
US6049503A (en) Wordline driving circuit in semiconductor memory
KR100567023B1 (ko) 반도체 메모리의 워드라인 구동 회로
US5943279A (en) Semiconductor memory integrated circuit
KR100237050B1 (ko) 반도체 메모리 소자의 비트라인과 워드라인간 커플링 노이즈 감소회로
KR19980029718A (ko) 반도체 메모리 장치의 워드라인 구동회로
KR100945789B1 (ko) 서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리장치
KR100305022B1 (ko) 반도체 메모리 장치
KR100321655B1 (ko) 간략한 구조의 디코더를 갖는 메모리 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee