KR19990080384A - 반도체 메모리장치의 워드라인 드라이버 - Google Patents

반도체 메모리장치의 워드라인 드라이버 Download PDF

Info

Publication number
KR19990080384A
KR19990080384A KR1019980013619A KR19980013619A KR19990080384A KR 19990080384 A KR19990080384 A KR 19990080384A KR 1019980013619 A KR1019980013619 A KR 1019980013619A KR 19980013619 A KR19980013619 A KR 19980013619A KR 19990080384 A KR19990080384 A KR 19990080384A
Authority
KR
South Korea
Prior art keywords
word line
line driver
signal
decoding
output
Prior art date
Application number
KR1019980013619A
Other languages
English (en)
Other versions
KR100280468B1 (ko
Inventor
장성진
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980013619A priority Critical patent/KR100280468B1/ko
Priority to US09/168,983 priority patent/US5986938A/en
Publication of KR19990080384A publication Critical patent/KR19990080384A/ko
Application granted granted Critical
Publication of KR100280468B1 publication Critical patent/KR100280468B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 워드라인 드라이버 디코더와 서브워드라인 드라이버의 사이에 로칼워드라인 드라이버를 계층적으로 연결함으로써, 워드라인의 구동전력소모를 줄이고 메모리 칩의 면적을 줄일 수 있는 반도체 메모리장치의 워드라인 드라이버에 관한 것이다.
이를 위해 본 발명은 선택된 뱅크에서, 외부로부터 입력되는 로우어드레스신호들에 따라 메인디코딩신호들을 발생시키는 로우디코더와, 로우어드레스신호의 최하위 2비트를 디코딩하여 글로발디코딩신호를 출력하는 워드라인 드라이버디코더와, 상기 글로발디코딩신호와 제어신호에 따라 로칼워드라인디코딩신호를 출력하는 로칼워드라인 드라이버와, 상기 로칼워드라인디코딩신호와 메인디코딩신호들에 의해 선택되어 서브워드라인을 인에이블시키는 서브워드라인 드라이버로 구성된다.

Description

반도체 메모리장치의 워드라인 드라이버
본 발명은 반도체 메모리장치의 워드라인 드라이버에 관한 것으로, 특히 이중 워드라인 디코딩 기법(dual wordline decoding scheme)을 이용한 워드라인 드라이버에 관한 것이다.
일반적으로 로우디코더가 외부로부터 인가되는 로우어드레스를 디코딩하면, 워드라인 드라이버는 상기 로우 디코더의 출력신호에 따라 워드라인을 구동시킨다. 그런데, 메모리의 밀도가 높아질수록 워드라인의 디자인룰(Design rule)은 작아지고, 또한 하나의 워드라인이 구동시켜야 되는 셀의 갯수도 늘어나게 된다.
따라서, 상기 문점을 해결하기 위하여 워드라인을 메인워드라인과 서브워드라인으로 구분한 후, 계층적(hierarchical)으로 로우어드레스를 디코딩하여 워드라인을 구동시키는 이중워드라인 디코딩기법이 사용되고 있다.
도 1은 종래 이중워드라인 드라이버의 블록도로서, 외부에서 입력된 로우어드레스를 디코딩하여 메인디코딩신호를 출력하는 로우디코더(10)와, 입력된 로우 어드레스신호들중에서 최하위 2비트를 디코딩하여 서브 디코딩신호를 출력하는 복수개의 워드라인 드라이버디코더(20)와, 상기 메인 디코딩신호와 서브디코딩신호를 이용하여 서브워드라인을 구동하는 서브워드라인 드라이버(30)로 구성된다.
이때, 워드라인 드라이버디코더(20) 및 서브워드라인 드라이버들(30)은 계층적으로 연결되며, 비트라인센스앰프에 의해 구분되는 복수의 셀어레이들이 하나의 뱅크를 구성한다.
도2는 상기 반도체 메모리장치의 워드라인 드라이버의 일부 상세 구성도이다.
상기 서브워드라인 드라이버(30)는 도3에 도시된 바와 같이, 게이트와 소스로 각각 반전된 메인디코딩신호(MWLb)와 서브디코딩신호(WDi)가 인가되는 피모스트랜지스터(P1)와, 피모스트랜지스터(P1)의 드레인과 접지사이에 연결되어, 반전된 메인디코딩신호(MWLb)가 게이트로 입력되는 엔모스트랜지스터(N1)와, 피모스트랜지스터(P1)의 소스와 드레인사이에 병렬연결되어, 메인디코딩신호(MWL)가 게이트로 인가되는 제2엔모스트랜지스터(N2)로 구성된다.
이때, 상기 피모스트랜지스터(P1)와 제1엔모스트랜지스터(N1)의 드레인 및 제2엔모스트랜지스터(N2)의 소스는 출력단자(A)를 통하여 서브 워드라인(SWL)과 연결된다.
이와같이 구성된 종래기술의 동작을 도면을 참조하여 설명하면 다음과 같다.
외부로부터 로우어드레스신호가 입력되면, 도 2에 도시된 바와같이, 복수의 워드라인 드라이버디코더(20)는 입력된 로우어드레스신호중에서 최하위의 2비트를 디코딩하여 4개의 디코딩신호(WDi)를 출력하고, 로우디코더(10)는 나머지 로우어드레스신호를 이용하여 메인디코딩신호(MWL, MWLb)를 출력한다.
따라서, 복수의 서브워드라인 드라이버(30)는 상기 로우디코더(10)로부터 출력된 메인디코딩신호(MWL, MWLb)와 워라인드라이버디코더(20)로부터 출력되는 4개의 디코딩신호(WDi)의 레벨에 따라 해당 서브워드라인(SWL)을 인에이블 시키게 된다.
즉, 도 4에 도시된 바와같이, 구간(t1)에서는 서브워드라인 드라이버(30)의 제1엔모스트랜지스터(N1)만 턴온되어 출력단자(A)를 통하여 서브워드라인(SWL)으로 전달되는 신호는 로우레벨로 된다.
이후, 구간(t2)에서, 서브워드라인(SWL)은 로우레벨을 유지하게 된다.
또한, 구간(t3)에서는, 서스워드라인 드라이버(30)의 제2엔모스트랜지스터(N2) 및 피모스트랜지스터(P1)만 턴온되어, 워드라인 드라이버디코더(20)로부터 출력되는 로우레벨의 디코딩신호(WDi)가 서브워드라인(SWL)으로 전달된다.
한편, 구간(t4)에서는, 서스워드라인 드라이버(30)의 제1,제2엔모스트랜지스터(N1),(N2) 및 피모스트랜지스터(P1)가 모두 턴온되어, 워드라인 드라이버디코더(20)에서 출력된 하이레벨의 디코딩신호(WDi)가 서브워드라인(SWL)으로 전달된다.
따라서, 서브워드라인 드라이버(30)는 상기 로우디코더(10)로부터 출력되는 메인디코딩신호(MWL)와 워드라인 드라이버디코더(20)로부터 출력되는 디코딩신호(WDi)가 모두 하이레벨일 때만 서브워드라인(SWL)을 인에이블시킨다.
이때, 하나의 셀블럭에는 메인디코딩신호(MWL)와 메인디코딩바신호(MWLb) 및 디코딩신호(WDi)가 같은 뱅크로 할당되어 있기 때문에, 하나의 워드라인이 액티브되어 있는 동안에, 메인디코딩신호(MWL)와 메인디코딩바신호(MWLb) 및 디코딩신호(WDi)들이 스태틱(Static)하게 유지되면 된다.
그러나, 상기와 같은 종래의 워드라인 드라이버는 멀티뱅크 메모리에서 사용될 경우 즉 하나의 워드라인 드라이버디코더가 여러 뱅크의 서브워드라인 드라이버를 구동하기 위하여 사용될 경우는 사용이 불가능하게 된다.
즉, 멀티뱅크메모리에서는 각 뱅크별로 워드라인이 독립적으로 인에이블될 수 있다. 이 경우, 워드라인 드라이버디코더의 디코딩신호(WDi)가 여러 뱅크를 공유하게 되므로, 한 뱅크의 워드라인이 인에이블되기 위해서는 그 뱅크의 로우디코더의 디코딩신호(MWL) 및 워드라인 드라이버디코더의 디코딩신호(WDi)가 하이레벨로 인에블되어야 한다.
그러나, 일정 시간후에 먼저 인에블되어 있는 첫 번째 뱅크의 워드라인이 디스에이블 되기 전에 두번째 뱅크의 워드라인을 인에이블시키기 위하여, 메인디코딩바호(MWLb) 및 디코딩신호(WDj)를 인에이블시키면 첫 번째 워드라인 드라이버디코더의 디코딩신호(WDi)가 디스에이블 된다. 그 결과, 첫 번째 워드라인 드라이버디코더의 디코딩신호(WDi)에 할당된 워드라인은 디스에이블되고, 두 번째 워드라인 드라이버디코더의 디코딩신호(WDj)에 할당된 워드라인이 인에이블되어 셀데이타가 손상되게 된다.
따라서, 종래의 워드라인 드라이버가 멀티뱅크 메모리에서 사용될 경우는 셀데이터의 손상을 방지하기 위해서는 별도의 제어라인을 구성해야 하며, 그 제어라인에 의해 칩의 면적이 증가되고 워드라인 구동전력의 소모가 커지는 문제점이 있었다.
따라서, 본 발명의 목적은 워드라인 드라이버디코더와 서브워드라인 드라이버의 사이에 로칼워드라인 드라이버를 계층적으로 연결함으로써, 멀티뱅크 메모리에 접합한 반도체 메모리장치의 워드라인 드라이버를 제공하는데 있다.
본 발명의 또 다른 목적은 멀티뱅크 메모리의 칩의 면적을 줄이고, 워드라인의 구동전력소모를 줄일 수 있는 반도체 메모리장치의 워드라인 드라이버를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 서브워드라인을 인에이블 시키기 위하여 선택된 뱅크에서, 외부로부터 입력되는 로우어드레스신호들에 따라 메인디코딩신호들을 발생시키는 로우디코더와, 그 로우어드레스신호들에 따라 글로발디코딩신호를 출력하는 워드라인 드라이버디코더와, 그 워드라인 드라이버디코더로부터 글로발디코딩신호를 입력받아 로칼워드라인디코딩신호를 출력하도록 하는 로칼워드라인 드라이버와, 그 로칼워드라인 드라이버로부터 출력되는 로칼워드라인디코딩신호 및 로우디코더로부터 출력되는 메인디코딩신호들에 의해 선택되어 서브워드라인이 인에이블시키는 서브워드라인 드라이버로 구성되고, 그 워드라인 드라이버디코더, 로칼워드라인 드라이버, 서브워드라인 드라이버는 계층적으로 연결된다.
도1은 종래 기술의 워드라인 드라이버의 블럭도.
도2는 도1에 있어서, 워드라인 드라이버의 상세 블록도.
도3은 도2에 있어서, 서브 워드라인 드라이버의 상세 회로도.
도4는 도3에 있어서, 서브 워드라인 드라이버의 동작 타이밍도.
도5는 본 발명에 의한 워드라인 드라이버의 블록도.
도6은 도5에 있어서, 워드라인 드라이버의 상세 구성도.
도7은 도6에 있어서, 로칼 워드라인 드라이버의 상세 회로도.
도8은 도6에 있어서. 로칼 워드라인 드라이버의 동작 타이밍도.
도9은 도6에 있어서, 로칼 워드라인 드라이버의 다른 실시예.
도10은 도9에 있어서, 로칼 워드라인 드라이버의 동작 타이밍도.
** 도면의 주요 부분에 대한 부호의 설명 **
100 : 로우디코더 200 : 워드라인 드라이버디코더
300 : 로칼워드라인 드라이버 400 : 서브워드라인 드라이버
IN10∼IN30 : 인버터 N10∼N30 : 엔모스트랜지스터
P10∼P20 : 피모스트랜지스터
이하 본 발명에 의한 반도체 메모리장치의 워드라인 드라이버에 대하여 첨부된 도면을 참조하여 상세히 설명하고자 한다.
본 발명에 의한 메모리의 워드라인 드라이버는 워드라인을 메인워드라인과 서브워드라인으로 구분하고, 그 사이에 로칼워드라인 드라이버를 설치하여 계층적(hierarchical)으로 로우어드레스신호들을 디코딩하여 워드라인을 구동시키는 방식이다.
즉, 본 발명의 메모리의 워드라인 드라이버는 도 5에 도시된 바와 같이, 워드라인 드라이버디코더(200)가 출력하는 디코딩신호가 여러 뱅크의 서브워드라인 드라이버(400)를 공유하게되므로, 그 워드라인 드라이버디코더(200)로부터 출력되는 디코딩신호가 계층적으로 구성되어 글로발디코딩신호(GWDi)와 로칼워드라인구동신호(LWDi)로 구분된다.
즉, 워드라인 드라이버디코더(200)와 서브워드라인 드라이버(400)들 사이에 하나의 뱅크를 관장하는 로칼워드라인 드라이버(300)를 추가하고, 그 로칼워드라인 드라이버(300)가 로칼워드라인구동신호(LWDi)를 출력하여 서브워드라인 드라이버(400)를 제어하여 서브워드라인을 인에이블 시키도록 구분하였다.
도 6은 본 발명의 상세 구성도로서, 선택된 뱅크내에서 외부에서 입력된 로우어드레스신호들을 디코딩하여 메인디코딩신호(MWL) 및 메인디코딩바신호(MWLb)를 출력하는 로우디코더(100)와, 상기 로우어드레스신호들중 최하위 2비트를 디코딩하여 글로발디코딩신호(GWDi)를 출력하는 워드라인 드라이버디코더(200)와, 워드라인 드라이버디코더(200)의 글로발디코딩신호(GWDi) 및 제1,제2신호(A,B)에 따라 로칼워드라인구동신호(LWDi)를 출력하는 로칼워드라인 드라이버(300)와, 상기 로칼워드라인디코딩신호(LWDi)와 메인디코딩신호(MWL) 및 메인디코딩바신호(MWLb)에 따라, 서브워드라인구동신호(SWL)를 출력하는 서브워드라인 드라이버(400)로 구성된다. 이때, 제1,제2신호(A,B)는 외부의 콘트롤회로(미도시)에서 출력된 제어신호이다.
이때, 상기 콘트롤회로(미도시)는 각각 뱅크의 로우디코더에 내부적으로 구성될 수도 있고, 외부에 별도로 설치될 수도 있다.
상기 로칼워드라인 드라이버(300)의 제1실시예는 도 7에 도시된 바와 같이, 제1신호(A)에 따라 워드라인 드라이버디코더(200)로부터 출력된 글로발워드라인디코딩신호(GWDi)를 전송하는 엔모스트랜지스터(N10)와, 제2신호(B)에 따라 전원전압(Vcc)을 전송하는 피모스트랜지스터(P10)와, 상기 엔모스트랜지스터(N10) 또는 피모스트랜지스터(P10)의 출력을 반전시켜 래치하는 인버터(IN10),(IN20)로 구성된다.
이와 같이 구성된 본 발명에 의한 로칼워드라인 드라이버의 제1실시예의 동작 및 워드라인 드라이버의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 5에서, 서브워드라인 드라이버(400)를 인에이블 시키기 위하여, 선택된 뱅크의 로우디코더(100)는 외부로부터 입력되는 로우어드레스신호들에 따라, 도 8a의 메인디코딩신호(MWL)를 출력하고, 그 로우어드레스신호들의 최하위 2비트를 이용하여 워드라인 드라이버디코더(200)는 도 8b와 같은 글로발워드라인디코딩신호(GWDi)를 출력한다. 이때, 상기 로우디코더(100)는 외부로부터 입력되는 로우어드레스신호들중 상기 워드라인 드라이버디코더(200)가 사용한 2비트 이외의 나머지 비트를 이용하여 디코딩 동작을 수행한다.
상기 워드라인 드라이버디코더(200)로부터 출력되는 글로발워드라인디코딩신호(GWDi)가 로우레벨로 천이될 때, 외부의 콘트롤회로(미도시)로부터 출력되는 제1신호(A)는 도 8c와 같이 펄스형태로 인에이블 되어 로칼워드라인 드라이버(300)의 엔모스트랜지스터(N10)의 게이트로 인가 된다.
이어서, 상기 엔모스트랜지스터(N10)가 턴온되어, 소스로 인가되는 로우레벨의 글로발워드라인디코딩신호(GWDi)에 따라 로우레벨의 신호를 출력한다.
그 엔모스트랜지스터(N10)의 출력신호를 인가 받는 제1인버터(IN10)는 로우레벨의 신호를 반전시켜 하이레벨의 로칼워드라인구동신호(LWDi)를 서브워드라인 드라이버(400)로 출력한다.
상기 제1신호(A)가 로우레벨로 천이된 후, 워드라인 드라이버디코더(200)로부터 출력되는 글로발워드라인디코딩신호(GWDi)가 하이레벨로 천이 되더라도, 상기 제1인버터(IN10)로부터 출력되는 하이레벨의 로칼워드라인구동신호(LWDi)는 도8e와 같이, 제1인버터(IN10) 및 제2인버터(IN20)로 이루어진 래치에 의해 계속 하이상태를 유지한다. 이때, 외부의 콘트롤회로(미도시)로부터 출력되는 하이레벨의 제2신호(B)가 게이트로 인가되는 제1피모스트랜지스터(P10)는 오프되어 있다.
이어서, 상기 로칼워드라인 드라이버(300)로부터 출력되는 하이레벨의 로칼워드라인구동신호(LWDi)에 의해 도 6의 서브워드라인 드라이버(400)가 구동되어 도8f의 하이레벨의 워드라인구동신호(SWL)를 출력하고, 그 워드라인구동신호(SWL)에 해당되는 워드라인이 인에이블 된다.
이후, 외부로부터 제2신호(B)가 피모스트랜지스터(P10)의 게이트로 로우레벨이 되어 인가되면, 그 피모스트랜지스터(P10)가 턴온되어 하이레벨의 전원전압(Vcc)이 제1인버터(IN10)의 입력단으로 인가되고, 그 제1인버터(IN10)는 로우레벨의 로칼워드라인구동신호(LWDi)를 서브워드라인 드라이버(400)로 출력한다. 따라서, 상기 서브워드라인 드라이버(400)는 디스에이블 된다.
본 발명에 의한 로칼워드라인 드라이버(300)의 제2실시예는 도 9에 도시된 바와 같이, 드레인으로 워드라인 드라이버디코더(200)로부터 출력되는 글로발워드라인디코딩신호(GWDi)가 인가되고 게이트로는 제3신호(C)가 인가되는 제2엔모스트랜지스터(N20)와, 드레인은 상기 제2엔모스트랜지스터(N20)의 드레인에 연결되고, 소스로는 전원전압(Vcc)이 인가되며, 게이트로는 제4신호(D)가 인가되는 제2피모스트랜지스터(P20)와, 입력단이 상기 제2엔모스트랜지스터(N20)의 드레인에 접속되어, 제2엔모스트랜지스터(N20) 또는 제2피모스트랜지스터(P20)의 출력을 반전시켜 로칼워드라인구동신호(LWDi)를 서브워드라인 드라이버(400)로 출력하는 제3인버터(IN30)와, 게이트로 상기 제3인버터(IN30)에서 출력된 로칼워드라인구동신호(LWDi)가 입력되고, 소스는 접지되고, 드레인은 상기 제3인버터(IN30)의 입력단과 연결된 제3엔모스트랜지스터(N30)로 구성된다.
이와 같이 구성된 로칼워드라인 드라이버의 제2실시예에 따라 본 발명의 워드라인 드라이버의 동작 및 작용을 설명하면 다음과 같다.
먼저, 도 6의 서브워드라인 드라이버를 인에이블 시키기 위해 선택된 뱅크의 로우디코더(100)는, 외부로부터 입력되는 로우어드레스신호들에 따라 도 10a의 메인디코딩신호(MWL)를 출력하고, 워드라인 드라이버디코더(200)는 상기 로우어드레스신호들의 최하위 2비트를 이용하여 도 10b와 같은 글로발워드라인디코딩신호(GWDi)를 로칼워드라인 드라이버(300)로 출력한다.
이때, 외부의 콘트롤회로(미도시)로부터 출력된 도 10c의 제3신호(C)가 도 9의 로칼워드라인 드라이버(300)의 제2엔모스트랜지스터(N20)의 게이트로 인가되고, 도 10d와 같은 제4신호(D)는 제2피모스트랜지스터(P20)의 게이트로 인가된다. 따라서, 제2엔모스트랜지스터(N20)가 턴온되고 제2피모스트랜지스터(P20)는 턴오프되어, 제3인버터(IN30)는 도 10e와 같은, 하이레벨의 로칼워드라인구동신호(LWDi)를 서브워드라인 드라이버(400)로 출력한다.
이후, 상기 제3신호(C)가 로우레벨로 천이된 후, 워드라인 드라이버디코더(200)로부터 출력되는 글로발워드라인디코딩신호(GWDi)가 하이레벨로 천이되어도, 상기 제4신호(D)가 계속해서 하이레벨을 유지하고 있으므로 제2피모스트랜지스터(P20)는 계속 턴오프 되고, 상기 제3인버터(IN30)로부터 출력되는 하이레벨의 로칼워드라인구동신호(LWDi)는 제3인버터(IN30) 및 제3엔모스트랜지스터(N30)로 이루어진 래치에 의해 계속 하이상태를 유지한다.
이후, 제4신호(D)가 로우레벨로 천이되어 제2피모스트랜지스터(P20)의 게이트로 인가되면, 제2피모스트랜지스터(P20)가 턴온 되어 하이레벨의 전원전압(Vcc)이 제3인버터(IN30)의 입력단으로 인가된다. 그 결과 제3인버터(IN30)는 로우레벨의 로칼워드라인구동신호(LWDi)를 서브워드라인 드라이버(400)로 출력하여 서브워드라인 드라이버(400)를 디스에이블시킨다.
따라서, 본 발명은 워드라인 드라이버디코더(200)가 글로발디코딩신호(GWDi)를 출력하고, 출력된 글로발디코딩신호(GWDi)에 따라 로칼워드라인 드라이버(300)가 로칼워드라인구동신호(LWDi)를 출력하여 하나의 뱅크를 관장하게 한다.
그리고, 멀티뱅크메모리에 적합하게 워드라인 드라이버디코더(200)로부터 출력되는 글로발디코딩신호(GWDi)가 다른 뱅크의 워드라인을 인에이블 시키기 위하여 디스에이블 되더라도, 로칼워드라인 드라이버(300)가 일정시간 정적으로(statically) 인에이블되도록 하기 위하여, 본 발명은 그 뱅크의 콘트롤회로(미도시)로부터 출력되는 제어신호(A,B 또는 C,D)를 이용하여 로칼워드라인 드라이버(300)를 제어한다.
이상에서 설명한 바와같이, 본 발명은 워드라인 드라이버디코더로부터 출력되는 디코딩신호를 계층적으로 글로벌디코딩신호(GWDi) 및 로칼워드라인디코딩신호(LWDi)로 나누어 구성함으로써, 멀티뱅크메모리에 적합하고, 칩의 면적을 감소시키며 워드라인 구동전력의 소모를 줄이는 효과가 있다.

Claims (5)

  1. 외부로부터 입력되는 로우어드레스신호들을 디코딩하여 메인디코딩신호(MWL) 및 메인디코딩바신호(MWLb)를 출력하는 로우디코더(100)와,
    상기 로우어드레스신호들중 최하위 2비트를 디코딩하여 글로발디코딩신호(GWDi)를 출력하는 워드라인 드라이버디코더(200)와,
    상기 워드라인 드라이버디코더(200)로부터 출력되는 글로발디코딩신호(GWDi) 및 외부로부터 입력되는 제1,제2신호(A,B) 또는 제3,4신호(C,D)에 따라 로칼워드라인구동신호(LWDi)를 출력하는 로칼워드라인 드라이버(300)와,
    상기 로칼워드라인 드라이버(300)로부터 출력되는 로칼워드라인디코딩신호(LWDi)와 로우디코더(100)로부터 출력되는 메인디코딩신호(MWL) 및 메인디코딩바신호(MWLb)에 따라 서브워드라인구동신호(SWL)를 서브워드라인으로 출력하는 서브워드라인 드라이버(400)로 구성된 것을 특징으로 하는 반도체 메모리장치의 워드라인 드라이버.
  2. 제1항에 있어서, 상기 로칼워드라인 드라이버(300)는 래치형태로 구성되어, 워드라인 드라이버디코더(200)로부터 출력되는 글로발디코딩신호(GWDi)가 가변되더도 원하는 시간만큼 정적으로 인에이블 되는 것을 특징으로 하는 반도체 메모리장치의 워드라인 드라이버.
  3. 제1항에 있어서, 상기 로칼워드라인 드라이버(300)는 드레인으로 글로발워드라인디코딩신호(GWDi)가 인가되고, 게이트로 제1신호(A)가 인가되는 엔모스트랜지스터(N10)와, 드레인은 엔모스트랜지스터(N10)의 소스에 연결되고, 소스로 전원전압(Vcc)이 인가되고, 게이트로 제2신호(B)가 인가되는 피모스트랜지스터(P10)와, 입력단이 상기 엔모스트랜지스터(N10)의 소스에 연결되어, 엔모스트랜지스터(N10) 또는 피모스트랜지스터(P10)의 출력을 반전시키는 제1인버터(IN10)와, 그 제1인버터(IN10)의 출력을 반전시켜 제1인버터(IN10)의 입력으로 제공하는 제2인버터(IN20)로 구성된 것을 것을 특징으로 하는 반도체 메모리장치의 워드라인 드라이버.
  4. 제1항에 있어서, 상기 로칼 워드라인 드라이버(300)는 드레인으로 글로발워드라인디코딩신호(GWDi)가 인가되고 게이트로 제3신호(C)가 인가되는 제2엔모스트랜지스터(N20)와, 드레인은 상기 제2엔모스트랜지스터(N20)의 드레인에 연결되고, 소스로 전원전압(Vcc)이 인가되며, 게이트로 제4신호(D)가 인가되는 제2피모스트랜지스터(P20)와, 입력단이, 상기 제2엔모스트랜지스터(N20)의 드레인에 접속되어, 제2엔모스트랜지스터(N20) 또는 제2피모스트랜지스터(P20)의 출력을 반전시켜 로칼워드라인구동신호(LWDi)를 출력하는 제3인버터(IN30)와, 게이트로 로칼워드라인구동신호(LWDi)가 입력되고, 소스는 접지되고, 드레인은 상기 제3인버터(IN30)의 입력단에 접속된 제3엔모스트랜지스터(N30)와로 구성된 것을 것을 특징으로 하는 반도체 메모리장치의 워드라인 드라이버.
  5. 제1항에 있어서, 상기 제1,2신호(A,B) 또는 제3,4신호(C,D)는 해당되는 뱅크의 로우디코더(100) 또는 외부의 콘트롤회로로부터 출력되는 것을 특징으로 하는 반도체 메모리장치의 워드라인 드라이버.
KR1019980013619A 1998-04-16 1998-04-16 반도체 메모리장치의 워드라인 드라이버 KR100280468B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980013619A KR100280468B1 (ko) 1998-04-16 1998-04-16 반도체 메모리장치의 워드라인 드라이버
US09/168,983 US5986938A (en) 1998-04-16 1998-10-09 Wordline driver for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980013619A KR100280468B1 (ko) 1998-04-16 1998-04-16 반도체 메모리장치의 워드라인 드라이버

Publications (2)

Publication Number Publication Date
KR19990080384A true KR19990080384A (ko) 1999-11-05
KR100280468B1 KR100280468B1 (ko) 2001-03-02

Family

ID=19536322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013619A KR100280468B1 (ko) 1998-04-16 1998-04-16 반도체 메모리장치의 워드라인 드라이버

Country Status (2)

Country Link
US (1) US5986938A (ko)
KR (1) KR100280468B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3719934B2 (ja) * 1998-04-21 2005-11-24 松下電器産業株式会社 半導体記憶装置
US6111811A (en) * 1998-05-07 2000-08-29 Texas Instruments Incorporated High-speed synchronous output driver
KR100339413B1 (ko) * 1999-08-16 2002-05-31 박종섭 불휘발성 강유전체 메모리 소자의 구동회로
KR100389036B1 (ko) * 2000-03-06 2003-06-25 삼성전자주식회사 서브 워드 라인 드라이버의 안정된 부스팅 마진을 얻을 수있는 반도체 메모리 장치
US6567287B2 (en) 2001-03-21 2003-05-20 Matrix Semiconductor, Inc. Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
US6687180B2 (en) * 2002-04-25 2004-02-03 Micron Technology, Inc Driver control circuit
KR100704039B1 (ko) * 2006-01-20 2007-04-04 삼성전자주식회사 디코딩 신호가 워드라인 방향으로 버싱되는 반도체 메모리장치
US11386945B2 (en) * 2020-10-02 2022-07-12 Sandisk Technologies Llc Signal amplification in MRAM during reading, including a pair of complementary transistors connected to an array line
US11328759B2 (en) 2020-10-02 2022-05-10 Sandisk Technologies Llc Signal preserve in MRAM during reading

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293342A (en) * 1992-12-17 1994-03-08 Casper Stephen L Wordline driver circuit having an automatic precharge circuit
JP3919834B2 (ja) * 1994-09-14 2007-05-30 株式会社ルネサステクノロジ 半導体記憶装置
JPH0973776A (ja) * 1995-09-07 1997-03-18 Mitsubishi Electric Corp 同期型半導体記憶装置

Also Published As

Publication number Publication date
US5986938A (en) 1999-11-16
KR100280468B1 (ko) 2001-03-02

Similar Documents

Publication Publication Date Title
KR100391152B1 (ko) 조기동작 고전압 발생기를 가지는 반도체 장치 및 그에따른 고전압 공급방법
JP2010027205A (ja) 半導体メモリ
KR19980021468A (ko) 반도체 메모리소자
US7027351B2 (en) Negative word line driver
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
KR100280468B1 (ko) 반도체 메모리장치의 워드라인 드라이버
JPH09191093A (ja) 半導体メモリ装置のワードライン駆動方法
US5808482A (en) Row decoder with level translator
KR100945804B1 (ko) 반도체 메모리 장치
US5369620A (en) Dynamic random access memory device having column selector for selecting data lines connectable with bit lines
KR100311041B1 (ko) 대기 상태시 누설전류가 발생되지 않는 로우 디코더들 및 칼럼디코더들을 갖는 반도체 메모리장치
US6229755B1 (en) Wordline driving apparatus in semiconductor memory devices
KR100384559B1 (ko) 반도체 메모리 소자의 컬럼 디코딩 장치
KR950009082B1 (ko) 반도체 메모리 소자의 로오 리던던시 회로
KR100361863B1 (ko) 반도체 메모리 장치
US6973007B2 (en) Main row decoder in a semiconductor memory device
KR19990085199A (ko) 칼럼 선택선 신호를 제어하여 데이터를 마스킹하는 반도체 메모리장치 및 이의 칼럼 디코더
KR100390983B1 (ko) 반도체 메모리 소자 및 그의 제어방법
KR100307638B1 (ko) 반도체 메모리 장치의 칼럼 디코더
KR100537201B1 (ko) 반도체메모리장치의 워드라인부스팅신호발생회로
KR19990086099A (ko) 반도체 메모리장치
KR100549934B1 (ko) 반도체 메모리 장치의 워드라인 디코딩 회로
KR100668814B1 (ko) 센스 앰프 제어 회로
KR100610459B1 (ko) 로오 코어 회로
KR100313087B1 (ko) 복합 메모리 소자의 워드라인 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee