KR100945789B1 - 서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리장치 - Google Patents

서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리장치 Download PDF

Info

Publication number
KR100945789B1
KR100945789B1 KR1020070127481A KR20070127481A KR100945789B1 KR 100945789 B1 KR100945789 B1 KR 100945789B1 KR 1020070127481 A KR1020070127481 A KR 1020070127481A KR 20070127481 A KR20070127481 A KR 20070127481A KR 100945789 B1 KR100945789 B1 KR 100945789B1
Authority
KR
South Korea
Prior art keywords
word line
sub
sub word
main
enable signal
Prior art date
Application number
KR1020070127481A
Other languages
English (en)
Other versions
KR20090060602A (ko
Inventor
유민영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070127481A priority Critical patent/KR100945789B1/ko
Publication of KR20090060602A publication Critical patent/KR20090060602A/ko
Application granted granted Critical
Publication of KR100945789B1 publication Critical patent/KR100945789B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명의 서브 워드라인 드라이버는, 메인 워드라인과 접속되는 전원 공급단을 포함하고, 서브 워드라인 인에이블 신호를 구동하여 서브 워드라인의 전위 레벨을 제어하는 구동부; 및 부 메인 워드라인의 전위 레벨에 따라 상기 서브 워드라인의 전위 레벨을 싱크시키는 싱크부;를 포함하는 것을 특징으로 한다.
반도체 메모리 장치, 메인 워드라인, 서브 워드라인

Description

서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리 장치{Sub-Word Line Driver and Semiconductor Memory Apparatus with the Same}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 반도체 메모리 장치의 서브 워드라인 드라이버에 관한 것이다.
일반적으로 DRAM(Dynamic Random Access Memory)은 하나의 트랜지스터와 하나의 캐패시터로 이루어지는 수많은 메모리 셀을 구비하여 데이터를 저장한다. 각각의 메모리 셀은 워드라인(Word Line) 및 비트라인(Bit Line)과 연결되며, 워드라인이 활성화되면 비트라인으로부터 데이터를 입력 받거나 비트라인에 데이터를 출력하는 동작을 수행한다. 상기 워드라인은 메인 워드라인(Main Word Line)과 서브 워드라인(Sub-Word Line)으로 구분된다. 하나의 메인 워드라인은 기 설정된 복수 개(예를 들어, 8개)의 서브 워드라인 드라이버와 연결되고, 복수 개의 서브 워드라인 드라이버는 각각 하나의 서브 워드라인과 연결된다. 각각의 서브 워드라인은 복수 개의 메모리 셀에 직접 연결된다.
메모리 셀 영역에는 로우 디코더가 구비되며, 로우 디코더는 로우 어드레스를 디코딩하여 메인 워드라인 인에이블 신호와 서브 워드라인 인에이블 신호를 생 성하여 상기 메인 워드라인과 상기 서브 워드라인을 선택적으로 활성화시키는 동작을 수행한다. 상기 메인 워드라인 인에이블 신호가 인에이블 되면, 메인 워드라인 드라이버는 어느 하나의 메인 워드라인을 활성화시킨다. 이후, 활성화된 메인 워드라인과 연결된 복수 개의 서브 워드라인 드라이버 중 인에이블 된 서브 워드라인 인에이블 신호를 입력 받은 서브 워드라인 드라이버는 해당 서브 워드라인을 활성화시켜 해당 메모리 셀들의 데이터 입출력 동작을 지원한다.
이하, 종래의 반도체 메모리 장치를 도 1을 참조하여 보다 상세히 설명하기로 한다.
도 1은 종래의 반도체 메모리 장치의 코어 영역을 간략히 나타낸 블록도이다.
도면에는, 복수 개의 메모리 셀을 구비하는 메모리 셀 영역(1), 상기 메모리 셀 영역(1)과 복수 개의 비트라인(도시하지 않음)을 통해 연결되는 비트라인 센스 앰프 블록(2), 상기 메모리 셀 영역(1)과 복수 개의 서브 워드라인(도시하지 않음)을 통해 연결되는 워드라인 드라이버 블록(3) 및 복수 개(여기에서는 4개)의 서브 워드라인 인에이블 신호(swen<1:4>)를 반전 구동하여 부 서브 워드라인 인에이블 신호(/swen<1:4>)를 상기 워드라인 드라이버 블록(3)에 전달하는 서브 워드라인 드라이버 제어 블록(4)이 도시되어 있다.
상기 워드라인 드라이버 블록(3)에는 메인 워드라인 드라이버와 서브 워드라인 드라이버가 구비된다. 이 때, 상기 메인 워드라인 드라이버는 복수 개의 상기 서브 워드라인 드라이버와 메인 워드라인을 통해 연결되며, 상기 메인 워드라인 드라이버는 로우 디코더로부터 전달되는 메인 워드라인 인에이블 신호(mwen)에 응답하여 상기 메인 워드라인을 활성화시킨다. 상기 메인 워드라인이 활성화되면 해당 서브 워드라인 드라이버들은 기 할당된 상기 서브 워드라인 인에이블 신호(swen<1:4>)에 각각 응답하여 각각의 서브 워드라인을 선택적으로 활성화시킨다.
여기에서, 상기 서브 워드라인 드라이버는 해당 서브 워드라인을 비활성화시키는 경우, 상기 서브 워드라인이 인접 라인에 의한 노이즈(Noise)의 영향을 받지 않고, MOS 트랜지스터의 문턱 전압에 의해 전위 레벨이 상승하지 않도록 하기 위해 상기 부 서브 워드라인 인에이블 신호(/swen<1:4>)를 각각 입력 받는다. 상기 부 서브 워드라인 인에이블 신호(/swen<1:4>)는 해당 서브 워드라인이 활성화되지 않을 때, 상기 서브 워드라인의 전위 레벨이 그라운드 전원(VSS)의 레벨로 싱크(Sink) 되도록 하는 기능을 수행한다.
이처럼, 상기 서브 워드라인 드라이버는 서브 워드라인 인에이블 신호 쌍 (swen<1:4>, /swen<1:4>)에 응답하여 동작하였고, 상기 부 서브 워드라인 인에이블 신호(/swen<1:4>)를 생성하기 위해 서브 워드라인 드라이버 제어 블록(4)이 필수적으로 구비되었다. 상기 서브 워드라인 드라이버 제어 블록(4)은 상기 비트라인 센스 앰프 블록(2)과 상기 워드라인 드라이버 블록(3)의 사이에 형성되는 크로스(Cross) 영역에 구비되었으며, 상기 서브 워드라인 드라이버 제어 블록(4) 내에는 상기 서브 워드라인 인에이블 신호(swen<1:4>)의 수만큼의 드라이버가 구비되었다. 그런데 이와 같은 메모리 셀 영역(1), 비트라인 센스 앰프 블록(2), 워드라인 드라이버 블록(3) 및 서브 워드라인 드라이버 제어 블록(4)이 구비되는 반도체 메모리 장치의 코어 영역은 면적 마진이 극히 적은 영역으로서, 이처럼 크로스 영역에 구비되는 서브 워드라인 드라이버 제어 블록(4)은 코어 영역의 집적도 향상을 저해하는 요인이 된다.
상술한 바와 같이, 종래의 반도체 메모리 장치는 비트라인 센스 앰프 블록과 워드라인 드라이버 블록 사이의 크로스 영역에 서브 워드라인 드라이버 제어 블록을 구비하였고, 이를 이용하여야만 안정적으로 서브 워드라인 드라이버를 동작시킬 수 있었다. 그러나 서브 워드라인 드라이버 블록에 서브 워드라인 인에이블 신호의 개수만큼 구비되는 드라이버들은 반도체 메모리 장치의 면적 마진의 증가를 억제하는 역할을 하였고, 특히 반도체 메모리 장치의 코어 영역의 고집적화 구현을 어렵게 하였다. 이와 같이, 반도체 메모리 장치의 고집적화 구현을 위해 코어 영역의 배치에 대한 기술적 지원이 보다 더 요구되는 상황이다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 코어 영역의 면적 마진이 증가되도록 하는 서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리 장치를 제공하는 데에 그 기술적 과제가 있다.
또한 본 발명은 코어 영역의 면적 마진을 증가시켜 칩 사이즈를 감소시킬 수 있도록 하는 서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리 장치를 제공하는 데에 다른 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 서브 워드라인 드라이버는, 메인 워드라인과 접속되는 전원 공급단을 포함하고, 서브 워드라인 인에이블 신호를 구동하여 서브 워드라인의 전위 레벨을 제어하는 구동부; 및 부 메인 워드라인의 전위 레벨에 따라 상기 서브 워드라인의 전위 레벨을 싱크시키는 싱크부;를 포함하는 것을 특징으로 한다.
또한 본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 메인 워드라인; 부 메인 워드라인; 메인 워드라인 인에이블 신호를 구동하여 상기 메인 워드라인과 상기 부 메인 워드라인의 전위 레벨을 제어하는 메인 워드라인 드라이버; 및 상기 메인 워드라인과 상기 부 메인 워드라인의 전위 레벨과 서브 워드라인 인에이블 신호에 응답하여 서브 워드라인의 전위 레벨을 제어하는 서브 워드라인 드라이버;를 포함하는 것을 특징으로 한다.
본 발명의 서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리 장치는, 부 서브 워드라인 인에이블 신호를 제외하고 하나의 서브 워드라인 인에이블 신호를 구동하여 서브 워드라인의 전위 레벨을 제어함으로써, 서브 워드라인 드라이버 제어 블록을 제거하도록 하여 코어 영역의 면적 마진을 증가시키는 효과가 있다.
아울러, 본 발명의 서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리 장치는, 메인 워드라인 쌍을 이용하여 서브 워드라인의 레벨을 제어함에 따라 서브 워드라인 드라이버 제어 블록을 구비하지 않음으로써, 코어 영역의 면적 마진을 증가시키고 전체적인 칩 사이즈를 감소시키도록 하는 효과가 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 워드라인 드라이버 블록의 구성을 나타낸 블록도로서, 설명의 편의상 한 개의 메인 워드라인 드라이버와 4개의 서브 워드라인 드라이버가 구비되는 메모리 셀 영역을 모식적으로 나타낸 도면이다.
도시한 바와 같이, 본 발명의 일 실시예에 따른 반도체 메모리 장치의 워드라인 드라이버 블록은, 메인 워드라인 인에이블 신호(mwen)를 구동하여 메인 워드라인 쌍(M_WL, /M_WL)의 전위 레벨을 제어하는 메인 워드라인 드라이버(10); 4개의 서브 워드라인 인에이블 신호(swen<1:4>) 중 어느 하나와 상기 메인 워드라인 쌍(M_WL, /M_WL)의 전위 레벨에 응답하여 4개의 서브 워드라인(S_WL<1:4>) 중 기 할당된 어느 하나의 전위 레벨을 제어하는 제 1 ~ 제 4 서브 워드라인 드라이버(21 ~ 24);를 포함한다.
상기 메인 워드라인 드라이버(10)는 상기 메인 워드라인 인에이블 신호(mwen)를 구동하여 상기 메인 워드라인(M_WL)과 상기 부 메인 워드라인(/M_WL)의 전위 레벨을 제어한다. 이 때, 상기 부 메인 워드라인(/M_WL)은 상기 메인 워드라인(M_WL)과 반대의 전위 레벨을 갖게 된다. 상기 메인 워드라인(M_WL)이 활성화되면, 상기 메인 워드라인(M_WL)과 연결되어 있는 상기 제 1 ~ 제 4 서브 워드라인 드라이버(21 ~ 24)는 각각의 서브 워드라인 인에이블 신호(swen<1:4>)에 응답하여 상기 서브 워드라인(S_WL<1:4>) 중 기 할당된 어느 하나를 활성화시킨다. 여기에서, 상기 부 메인 워드라인(/M_WL)은 상기 메인 워드라인(M_WL)이 활성화되지 않은 경우, 상기 4개의 서브 워드라인(S_WL<1:4>)의 전위 레벨을 그라운드 전원(VSS)의 레벨로 싱크시키는 기능을 수행한다.
이처럼, 상기 메인 워드라인(M_WL)이 비활성화되는 경우, 상기 부 메인 워드라인(/M_WL)의 제어에 의해 상기 4개의 서브 워드라인(S_WL<1:4>)의 전위 레벨이 싱크되므로, 상기 제 1 ~ 제 4 서브 워드라인 드라이버(21 ~ 24)는 상기 서브 워드라인 인에이블 신호(swen<1:4>)를 신호 쌍으로 입력 받을 필요가 없게 된다. 따라서 상기 제 1 ~ 제 4 서브 워드라인 드라이버(21 ~ 24)는 상기 부 서브 워드라인 인에이블 신호를 사용하지 않으며, 상기 서브 워드라인 인에이블 신호(swen<1:4>)만을 이용하여 상기 4개의 서브 워드라인(S_WL<1:4>)의 전위 레벨을 제어하는 동작 을 수행한다.
이와 같은 구성을 갖는 반도체 메모리 장치에서는, 상기 워드라인 드라이버 블록의 외부에 더 이상 서브 워드라인 드라이버 제어 블록이 구비되지 않을 것이다. 이러한 코어 영역의 구성에 의해, 코어 영역 자체의 면적 마진이 증가하게 되고, 전체적인 칩 사이즈가 감소하게 된다.
도 3은 도 2에 도시한 제 1 서브 워드라인 드라이버의 상세 구성도로서, 상기 제 1 ~ 제 4 서브 워드라인 드라이버는 모두 같은 형태로 구성되므로, 상기 제 1 서브 워드라인 드라이버에 대한 설명으로 나머지 서브 워드라인 드라이버에 대한 설명을 대체하기 위해 나타낸 것이다.
도시한 바와 같이, 상기 제 1 서브 워드라인 드라이버(21)는, 상기 메인 워드라인(M_WL)과 접속되는 전원 공급단을 포함하고, 제 1 서브 워드라인 인에이블 신호(swen<1>)를 구동하여 제 1 서브 워드라인(S_WL<1>)의 전위 레벨을 제어하는 구동부(212); 및 부 메인 워드라인(/M_WL)의 전위 레벨에 따라 상기 제 1 서브 워드라인(S_WL<1>)의 전위 레벨을 싱크시키는 싱크부(214);를 포함한다.
여기에서 상기 구동부(212)는 게이트 단에 제 1 서브 워드라인 인에이블 신호(swen<1>)가 입력되고 소스 단이 상기 메인 워드라인(M_WL)에 접속되며 드레인 단이 제 1 서브 워드라인(S_WL<1>)에 접속되는 제 1 트랜지스터(TR1); 및 게이트 단에 상기 제 1 서브 워드라인 인에이블 신호(swen<1>)가 입력되고 드레인 단이 상기 제 1 서브 워드라인(S_WL<1>)에 접속되며 소스 단이 접지되는 제 2 트랜지스터(TR2);를 포함한다.
그리고 상기 싱크부(214)는 게이트 단이 상기 부 메인 워드라인(/M_WL)에 접속되고 드레인 단이 상기 제 1 서브 워드라인(S_WL<1>)에 접속되며 소스 단이 접지되는 제 3 트랜지스터(TR3);를 포함한다.
여기에서, 상기 제 1 서브 워드라인 인에이블 신호(swen<1>)는 로우 인에이블(Low Enable) 신호로서 구현됨이 바람직하다.
상기 메인 워드라인(M_WL)이 비활성화된 경우에는, 상기 부 메인 워드라인(/M_WL)이 활성화되므로, 상기 싱크부(214)의 상기 제 3 트랜지스터(TR3)가 턴 온(Turn On) 되고 상기 제 1 서브 워드라인(S_WL<1>)에는 상기 그라운드 전원(VSS)이 인가된다. 이 경우에는 상기 제 1 서브 워드라인 인에이블 신호(swen<1>)가 인에이블 되어도 상기 제 1 서브 워드라인(S_WL<1>)의 전위 레벨은 변하지 않는다.
반면에, 상기 메인 워드라인(M_WL)이 활성화된 경우에는, 상기 부 메인 워드라인(/M_WL)이 비활성화되므로, 상기 싱크부(214)의 상기 제 3 트랜지스터(TR3)는 턴 오프(Turn Off) 된다. 그리고 이 때, 상기 구동부(212)의 상기 제 1 트랜지스터(TR1)의 소스 단에 하이 레벨(High Level)의 전위가 인가되므로, 상기 제 1 서브 워드라인 인에이블 신호(swen<1>)는 상기 제 1 및 제 2 트랜지스터(TR1, TR2)에 의해 반전 구동된다. 따라서, 상기 제 1 서브 워드라인 인에이블 신호(swen<1>)가 인에이블 되면 상기 제 1 서브 워드라인(S_WL<1>)에 상기 메인 워드라인(M_WL)의 전위가 전달되므로, 상기 제 1 서브 워드라인(S_WL)이 활성화되는 것이다.
상술한 바와 같이, 본 발명의 서브 워드라인 드라이버는 서브 워드라인 인에 이블 신호를 신호 쌍으로 입력 받지 않는다. 따라서, 서브 워드라인 드라이버 제어 블록이 필요 없게 되므로, 반도체 메모리 장치의 코어 영역의 면적 마진이 증가된다. 이를 위해, 메인 워드라인 드라이버는 메인 워드라인 인에이블 신호에 응답하여 메인 워드라인 쌍에 서로 반대의 레벨을 갖는 전위를 인가하여야 한다. 즉, 부 메인 워드라인을 이용하여 부 서브 워드라인 인에이블 신호의 기능을 대체함으로써, 서브 워드라인 드라이버 제어 블록을 제거할 수 있게 되는 것이다. 이처럼, 본 발명의 반도체 메모리 장치는 코어 영역의 면적 마진이 증가됨에 따라, 전체적인 칩 사이즈를 감소시킬 수 있다는 이점을 갖는다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 반도체 메모리 장치의 코어 영역을 간략히 나타낸 블록도,
도 2은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 워드라인 드라이버 블록의 구성을 나타낸 블록도,
도 3은 도 2에 도시한 제 1 서브 워드라인 드라이버의 상세 구성도이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 메인 워드라인 드라이버 21 : 제 1 서브 워드라인 드라이버
212 : 구동부 214 : 싱크부

Claims (10)

  1. 메인 워드라인과 접속되는 전원 공급단을 포함하고, 서브 워드라인 인에이블 신호를 구동하여 서브 워드라인의 전위 레벨을 제어하는 구동부; 및
    부 메인 워드라인의 전위 레벨에 따라 상기 서브 워드라인의 전위 레벨을 싱크시키는 싱크부;
    를 포함하는 것을 특징으로 하는 서브 워드라인 드라이버.
  2. 제 1 항에 있어서,
    상기 서브 워드라인 인에이블 신호는 로우 인에이블 신호인 것을 특징으로 하는 서브 워드라인 드라이버.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 구동부는,
    게이트 단에 상기 서브 워드라인 인에이블 신호가 입력되고 소스 단이 상기 메인 워드라인에 접속되며 드레인 단이 상기 서브 워드라인에 접속되는 제 1 트랜지스터; 및
    게이트 단에 상기 서브 워드라인 인에이블 신호가 입력되고 드레인 단이 상기 서브 워드라인에 접속되며 소스 단이 접지되는 제 2 트랜지스터;
    를 포함하는 것을 특징으로 하는 서브 워드라인 드라이버.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 싱크부는 게이트 단이 상기 부 메인 워드라인에 접속되고 드레인 단이 상기 서브 워드라인에 접속되며 소스 단이 접지되는 트랜지스터;를 포함하는 것을 특징으로 하는 서브 워드라인 드라이버.
  5. 메인 워드라인;
    부 메인 워드라인;
    메인 워드라인 인에이블 신호를 구동하여 상기 메인 워드라인과 상기 부 메인 워드라인의 전위 레벨을 제어하는 메인 워드라인 드라이버; 및
    상기 메인 워드라인과 상기 부 메인 워드라인의 전위 레벨과 서브 워드라인 인에이블 신호에 응답하여 서브 워드라인의 전위 레벨을 제어하는 서브 워드라인 드라이버;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 서브 워드라인 드라이버는, 상기 메인 워드라인이 비활성화되는 경우, 상기 부 메인 워드라인의 제어에 따라 상기 서브 워드라인의 전위 레벨을 그라운드 전원의 레벨로 싱크시키도록 구성됨을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 서브 워드라인 드라이버는,
    상기 메인 워드라인과 접속되는 전원 공급단을 포함하고, 상기 서브 워드라인 인에이블 신호를 구동하여 상기 서브 워드라인의 전위 레벨을 제어하는 구동부; 및
    상기 부 메인 워드라인의 전위 레벨에 따라 상기 서브 워드라인의 전위 레벨을 싱크시키는 싱크부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 서브 워드라인 인에이블 신호는 로우 인에이블 신호인 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 구동부는,
    게이트 단에 상기 서브 워드라인 인에이블 신호가 입력되고 소스 단이 상기 메인 워드라인에 접속되며 드레인 단이 상기 서브 워드라인에 접속되는 제 1 트랜지스터; 및
    게이트 단에 상기 서브 워드라인 인에이블 신호가 입력되고 드레인 단이 상기 서브 워드라인에 접속되며 소스 단이 접지되는 제 2 트랜지스터;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 싱크부는 게이트 단이 상기 부 메인 워드라인에 접속되고 드레인 단이 상기 서브 워드라인에 접속되며 소스 단이 접지되는 트랜지스터;를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020070127481A 2007-12-10 2007-12-10 서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리장치 KR100945789B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070127481A KR100945789B1 (ko) 2007-12-10 2007-12-10 서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127481A KR100945789B1 (ko) 2007-12-10 2007-12-10 서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR20090060602A KR20090060602A (ko) 2009-06-15
KR100945789B1 true KR100945789B1 (ko) 2010-03-08

Family

ID=40990321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127481A KR100945789B1 (ko) 2007-12-10 2007-12-10 서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR100945789B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101190681B1 (ko) 2010-09-30 2012-10-12 에스케이하이닉스 주식회사 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172402B1 (ko) * 1995-11-20 1999-03-30 김광호 반도체 메모리 장치의 워드라인 드라이버
KR20020059916A (ko) * 2001-01-09 2002-07-16 박종섭 반도체 메모리 장치의 워드라인 제어회로
KR20070073302A (ko) * 2006-01-04 2007-07-10 삼성전자주식회사 메모리 셀에 스트레스 전류를 인가하는 상 변화 메모리장치
KR20070077878A (ko) * 2006-01-25 2007-07-30 주식회사 하이닉스반도체 서브 워드라인 드라이버

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172402B1 (ko) * 1995-11-20 1999-03-30 김광호 반도체 메모리 장치의 워드라인 드라이버
KR20020059916A (ko) * 2001-01-09 2002-07-16 박종섭 반도체 메모리 장치의 워드라인 제어회로
KR20070073302A (ko) * 2006-01-04 2007-07-10 삼성전자주식회사 메모리 셀에 스트레스 전류를 인가하는 상 변화 메모리장치
KR20070077878A (ko) * 2006-01-25 2007-07-30 주식회사 하이닉스반도체 서브 워드라인 드라이버

Also Published As

Publication number Publication date
KR20090060602A (ko) 2009-06-15

Similar Documents

Publication Publication Date Title
TWI512760B (zh) 半導體記憶體裝置及其驅動方法
US8169847B2 (en) Semiconductor memory apparatus and refresh control method of the same
JP2009070480A (ja) 半導体記憶装置
KR101311713B1 (ko) 메모리 코어, 이를 포함하는 반도체 메모리 장치
KR100933693B1 (ko) 반도체 메모리 장치 내 워드 라인 구동회로
KR100945804B1 (ko) 반도체 메모리 장치
US5818790A (en) Method for driving word lines in semiconductor memory device
JP2013122808A (ja) 細粒度パワー・ゲーティングのためのデバイスおよび回路
KR100303364B1 (ko) 서브 워드라인 구동 회로
JP2005285190A (ja) メモリ
JP3967064B2 (ja) ローデコーダ及びカラムデコーダを有する半導体メモリ装置
JPH10112181A (ja) 半導体記憶装置
JP2006004613A (ja) 低電力消費の半導体メモリ装置
KR100618066B1 (ko) 반도체 기억 장치
KR100945789B1 (ko) 서브 워드라인 드라이버 및 이를 포함하는 반도체 메모리장치
KR100384559B1 (ko) 반도체 메모리 소자의 컬럼 디코딩 장치
US20150179243A1 (en) Word line driving circuit
US7936615B2 (en) Methods for supplying power supply voltages in semiconductor memory devices and semiconductor memory devices using the same
JP4008906B2 (ja) 半導体記憶装置
US10541023B2 (en) Data line control circuit using write-assist data line coupling and associated data line control method
JP3696144B2 (ja) 半導体記憶装置
KR20090036437A (ko) 반도체 메모리 장치
JP2005228372A (ja) 半導体集積回路装置
KR100316521B1 (ko) 반도체 메모리의 오버 드라이브 회로
WO2020003519A1 (ja) 半導体記憶装置およびデータ書き込み方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee