JP2001167572A - 伝送回路とこれを用いた半導体集積回路および半導体メモリ - Google Patents

Abstract

(57)【要約】 【課題】隣接信号線の線間容量を介して生じるカップリ
ングノイズの低減を図る。 【解決手段】例えばｎ本（ｎは３以上の整数）の隣接配
置される信号線を有し、上記信号線は上記信号線の隣接
組合せ種類（ｍ種類）がｍ＝ｎ・（ｎ−１）／２種類生
成される配線ツイスト接続部を有し、かつ上記ｍ種類の
隣接信号線の隣接長が等しい信号配線パターンで構成さ
れることにより達成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、隣接配置される信
号線間のカップリング容量を介して生じるカップリング
ノイズを低減するのに好適な伝送回路と、この伝送回路
を用いた半導体メモリおよび半導体集積回路に関する。

【０００２】

【従来の技術】従来の伝送回路として、図１５に示され
る回路が知られている。同図で１０１は駆動回路、Ａ〜
Ｄは長さＬの信号線、Ｃａｂ〜Ｃｃｄは隣接信号線間の
カップリング容量（Ｃｎ１とする）、Ｃｓａ〜Ｃｓｄは
信号線の対接地容量（Ｃｓ１とする）、２０１は受信回
路である。また、Ｖｘは信号振幅であり、Ｖｎ１はカッ
プリングノイズの振幅を表している。本伝送回路におけ
るカップリングノイズの振幅Ｖｎ１を以下に示す。

【０００３】Ｂ線（中線）が活性化時のＡ線（端線）に
は数１、Ｄ線（端線）が活性化時のＣ線（中線）には数
２、Ｄ線とＢ線（両側）が活性化時のＣ線には数３で表
されるカップリングノイズが発生する。

【０００４】

【数１】 Ｖｎ１＝Ｖｘ・Ｃｎ１／（Ｃｎ１＋Ｃｓ１） ……（１）

【０００５】

【数２】 Ｖｎ１＝Ｖｘ・Ｃｎ１／（２・Ｃｎ１＋Ｃｓ１） ……（２）

【０００６】

【数３】 Ｖｎ１＝２・Ｖｘ・Ｃｎ１／（２・Ｃｎ１＋Ｃｓ１） ……（３）

【０００７】

【発明が解決しようとする課題】近年、特に半導体集積
回路におけるプロセス技術の微細化が進み、信号線の線
幅、および線間スペースが小さくなってきている。この
ため相対的に、上記信号線の対接地容量Ｃｓ１が小さく
なり、信号線間のカップリング容量Ｃｎ１が大きくなっ
てきている。このため、隣接する信号線に大きなカップ
リングノイズＶｎ１が生じ易くなってきている。

【０００８】本発明の目的は、上記カップリングノイズ
を低減することにある。

【０００９】

【課題を解決するための手段】上記目的は、例えば伝送
回路がｎ本（ｎは３以上の整数）の隣接配置される信号
線を有する場合、上記信号線を、上記信号線の隣接組合
せ種類（ｍ種類）がｍ＝ｎ・（ｎ−１）／２種類生成さ
れる配線ツイスト接続部を有し、かつ上記ｍ種類の隣接
信号線の隣接長が等しい信号配線パターンで構成するこ
とにより達成される。

【００１０】

【発明の実施の形態】図１は本発明の第１の実施例を示
す。同図でＡ〜Ｄは長さＬの信号線、Ｔ１は配線ツイス
ト接続部、Ｃａｂ／２〜Ｃｃｄ／２は信号線間のカップ
リング容量（Ｃｎ２とする）、Ｃｓａ〜Ｃｓｄは信号線
の対接地容量（Ｃｓ２とする）である。なお、駆動回路
と受信回路は簡単化のため省略している。本実施例は、
従来例（図１５）と同様に信号線が４本の場合を示して
いる。従来例と相違する点は、信号線が２等分される部
分に配線ツイスト接続部Ｔ１を有することである。この
ため本実施例における信号線の隣接組合せ種類は、従来
例が３種類（ａｂ，ｂｃ，ｃｄ）であるのに対し、６種
類（ａｂ，ｂｃ，ｃｄ，ｂｄ，ａｄ，ａｃ）に増加して
いる。そして特定の隣接組合わせの信号線が隣接し合う
距離（以下、隣接長という）が、６種類とも同じ長さで
従来例の１／２であるため、カップリング容量Ｃｎ２＝
Ｃｎ１／２となる。また、信号線自体の長さは従来例と
同じであるため、対接地容量Ｃｓ２＝Ｃｓ１である。し
たがって従来例と同様、例えば信号線Ｂが活性化時の信
号線Ａに生じるカップリングノイズの振幅Ｖｎ２は、数
４で表される。

【００１１】

【数４】 Ｖｎ２＝Ｖｘ・Ｃｎ２／（Ｃｎ２＋Ｃｓ２） ＝Ｖｘ・（Ｃｎ１／２）／（Ｃｎ１／２＋Ｃｓ１） ＝Ｖｘ・Ｃｎ１／（Ｃｎ１＋２・Ｃｓ１） ……（４） すなわち、本実施例におけるカップリングノイズの振幅
（数４）は、従来例の配線ツイスト無し時（数１）に対
し、数５の値に低減される。

【００１２】

【数５】 Ｖｎ２／Ｖｎ１＝（Ｃｎ１＋Ｃｓ１）／（Ｃｎ１＋２・Ｃｓ１）……（５） 上記方法を以下にまとめる。ｎ本の信号線の隣接組合せ
種類をｍ種類とすると、配線ツイスト無しの場合、ｍは
最小でｍ１＝（ｎ−１）種類となる。一方、配線ツイス
ト有りの場合、ｍは最大でｍ２＝ｎ・（ｎ−１）／２種
類となる。したがって、このときの全ｍ種類の隣接長を
等しくするならば、カップリング容量Ｃｎ２は、配線ツ
イスト無し時のカップリング容量Ｃｎ１に対し、数６の
値に低減される。

【００１３】

【数６】 Ｃｎ２／Ｃｎ１＝ｍ１／ｍ２ ＝２・（ｎ−１）／ｎ・（ｎ−１） ＝２／ｎ ……（６） 全ｍ種類の隣接長を等しくするための１つの例は、ｎ≧
３の奇数の場合、信号線をｎ等分する場所に上記配線ツ
イスト接続部Ｔ１を設ける。また、ｎ≧４の偶数の場
合、信号線をｎ／２等分する場所に上記配線ツイスト接
続部Ｔ１を設ける。以上により、例えば前記第１の実施
例のようにｎ＝４の場合、ｍ１＝３、ｍ２＝６、Ｃｎ２
＝２・Ｃｎ１／ｎ＝Ｃｎ１／２が得られる。すなわち第
１の実施例の場合、カップリング容量Ｃｎ２は、従来例
のカップリング容量Ｃｎ１の１／２となる。

【００１４】なお、配線ツイスト接続部Ｔ１のパターン
は、Ｙ軸でのミラー反転パターンでも上記と同様の効果
が得られる。図２（ａ）、（ｂ）に本発明の第２の実施
例を示す。本実施例は信号線が３本（ｎ＝３）の場合で
あり、配線ツイスト接続部Ｔ１は信号線が３等分される
部分に設けられる。本実施例における信号線の隣接組合
せ種類の最大ｍ２は、ｍ２＝ｎ・（ｎ−１）／２＝３種
類（ａｂ，ｂｃ，ａｃ）である。そして隣接長の合計が
３種類共、同じ長さで従来例の２／ｎ＝２／３であるた
め、カップリング容量Ｃｎ２＝２・Ｃｎ１／３となる。
したがって従来例と同様、例えば信号線Ｂが活性化時の
信号線Ａに生じるカップリングノイズの振幅Ｖｎ２は、
数７で表される。

【００１５】

【数７】 Ｖｎ２＝Ｖｘ・Ｃｎ２／（Ｃｎ２＋Ｃｓ２） ＝Ｖｘ・（２・Ｃｎ１／３）／（２・Ｃｎ１／３＋Ｃｓ１） ＝Ｖｘ・Ｃｎ１／（Ｃｎ１＋３・Ｃｓ１／２） ……（７） すなわち、本実施例におけるカップリングノイズの振幅
（数７）は、従来例の配線ツイスト無し時（数１）に対
し、数８の値に低減される。

【００１６】

【数８】 Ｖｎ２／Ｖｎ１＝（Ｃｎ１＋Ｃｓ１）／（Ｃｎ１＋３・Ｃｓ１／２）…（８） なお、配線ツイスト接続部Ｔ１のパターンは、Ｙ軸での
ミラー反転パターンでも上記と同様の効果が得られる。
図３は本発明の第３の実施例を示す。本実施例は信号線
が５本（ｎ＝５）の場合であり、配線ツイスト接続部Ｔ
１は信号線が５等分される部分に設けられる。本実施例
における信号線の隣接組合せ種類の最大ｍ２は、ｍ２＝
ｎ・（ｎ−１）／２＝１０種類（ａｂ，ｂｃ，ｃｄ，ｄ
ｅ，ｂｄ，ａｄ，ａｅ，ｃｅ，ｂｅ，ａｃ）である。そ
して隣接長の合計が１０種類共、同じ長さで従来例の２
／ｎ＝２／５であるため、カップリング容量Ｃｎ２＝２
・Ｃｎ１／５となる。したがって従来例と同様、例えば
信号線Ｂが活性化時の信号線Ａに生じるカップリングノ
イズの振幅Ｖｎ２は、数９で表される。

【００１７】

【数９】 Ｖｎ２＝Ｖｘ・Ｃｎ２／（Ｃｎ２＋Ｃｓ２） ＝Ｖｘ・（２・Ｃｎ１／５）／（２・Ｃｎ１／５＋Ｃｓ１） ＝Ｖｘ・Ｃｎ１／（Ｃｎ１＋５・Ｃｓ１／２） ……（９） すなわち、本実施例におけるカップリングノイズの振幅
（数９）は、従来例の配線ツイスト無し時（数１）に対
し、数１０の値に低減される。

【００１８】

【数１０】 Ｖｎ２／Ｖｎ１＝（Ｃｎ１＋Ｃｓ１）／（Ｃｎ１＋５・Ｃｓ１／２） ……（１０） なお、配線ツイスト接続部Ｔ１のパターンは、Ｘ軸およ
びＹ軸でのミラー反転パターンでも上記と同様の効果が
得られる。図４は本発明の第４の実施例を示す。本実施
例は信号線が６本（ｎ＝６）の場合であり、配線ツイス
ト接続部Ｔ１は信号線が３等分される部分に設けられ
る。本実施例における信号線の隣接組合せ種類の最大ｍ
２は、ｍ２＝ｎ・（ｎ−１）／２＝１５種類（ａｂ，ｂ
ｃ，ｃｄ，ｄｅ，ｅｆ，ｂｄ，ａｄ，ａｆ，ｃｆ，ｃ
ｅ，ｄｆ，ｂｆ，ｂｅ，ａｅ，ａｃ）である。そして隣
接長の合計が１５種類共、同じ長さで従来例の２／ｎ＝
１／３であるため、カップリング容量Ｃｎ２＝Ｃｎ１／
３となる。したがって従来例と同様、例えば信号線Ｂが
活性化時の信号線Ａに生じるカップリングノイズの振幅
Ｖｎ２は、数１１で表される。

【００１９】

【数１１】 Ｖｎ２＝Ｖｘ・Ｃｎ２／（Ｃｎ２＋Ｃｓ２） ＝Ｖｘ・（Ｃｎ１／３）／（Ｃｎ１／３＋Ｃｓ１） ＝Ｖｘ・Ｃｎ１／（Ｃｎ１＋３・Ｃｓ１） ……（１１） すなわち、本実施例におけるカップリングノイズの振幅
（数１１）は、従来例の配線ツイスト無し時（数１）に
対し、数１２で与えられる値に低減される。

【００２０】

【数１２】 Ｖｎ２／Ｖｎ１＝（Ｃｎ１＋Ｃｓ１）／（Ｃｎ１＋３・Ｃｓ１）……（１２） なお、配線ツイスト接続部Ｔ１のパターンは、Ｙ軸での
ミラー反転パターンでも上記と同様の効果が得られる。
また、信号線本数ｎがｎ＞７の場合でも上記と同様の方
法によりカップリング容量が２／ｎに低減され、ｎが大
きい程カップリングノイズの低減効果が大きい。以上の
第１〜第４の実施例では、信号線本数ｎがｎ≧３の奇数
の場合、上記配線ツイスト接続部Ｔ１が信号線をｎ・ｋ
等分する場所に設けられる。また信号線本数ｎがｎ≧４
の偶数の場合、上記配線ツイスト接続部Ｔ１が信号線を
ｎ・ｋ／２等分する場所に設けられている（ただし、ｋ
は繰り返し回数であり１以上の整数であるが、第１〜第
４の実施例では必要最小限のｋ＝１が想定されてい
る）。ここで配線ツイスト接続部Ｔ１の個数をＮとして
換言すると、本発明での配線ツイスト接続部Ｔ１は、ｎ
≧３の奇数の場合、信号線をｎ・ｋ等分する場所に、Ｎ
＝ｎ・ｋ−１個設けられる。また、ｎ≧４の偶数の場
合、信号線をｎ・ｋ／２等分する場所に、Ｎ＝ｎ・ｋ／２
−１個設けられることになる。つぎに前記図１に示され
ている第１の実施例（ｎ＝４、ｋ＝１、Ｎ＝１）をｋ＝
２の構成にした場合の実施例について説明する。その実
施例を第５の実施例として図５に示す。ｋ＝２ゆえに、
Ｎ＝３個となっている。本実施例における信号線の隣接
組合せ種類の最大ｍ２は、 ｍ２＝ｎ・（ｎ−１）／２
＝６種類（ａｂ，ｂｃ，ｃｄ，ｂｄ，ａｄ，ａｃ）であ
り、繰り返し回数ｋ＝２であるため、その６種類が２セ
ット存在する。そして隣接長の合計が６種類共、同じ長
さで従来例の２／ｎ＝１／２であるため、カップリング
容量Ｃｎ２＝Ｃｎ１／２となる。また、Ｃｓ２＝Ｃｓ１
である。したがって、Ｃｎ２およびＣｓ２が第１の実施
例と同じになり、第１の実施例と同じカップリングノイ
ズの低減効果が得られる。

【００２１】一般的に、第１の実施例に対する本実施例
のように繰り返し回数ｋが大きい程、レイアウトが複雑
化しよくない。しかし繰り返し回数ｋが大きい程有益な
点は、各配線ツイスト接続部Ｔ１間（Ｔ１−Ｔ１間）の
距離が短縮され、そのＴ１−Ｔ１間の配線抵抗が小さく
なることである。このため本実施例によれば、配線容量
Ｃと配線抵抗ＲによるＣＲ時定数が小さくなり、一旦発
生したカップリングノイズが定常電位に復帰する時間が
短縮される。このようなｋ≧２の構成は、説明を省略す
るが前記第２〜第４の実施例にも適用される。

【００２２】以上これまでにカップリング容量を従来例
の２／ｎに低減する実施例について説明してきた。しか
し、上記方法は信号線本数ｎがｎ≧５の場合、最小限必
要な配線ツイスト接続部Ｔ１の個数が多くなり、レイア
ウトが複雑化してくる。例えば前記図３に示される第３
の実施例は、信号線本数ｎがｎ＝５の場合であり、カッ
プリング容量を従来例の２／ｎ＝２／５に低減できる
が、配線ツイスト接続部Ｔ１を４個所に設ける必要があ
る。以下では信号線本数ｎがｎ≧５の場合で、カップリ
ング容量を従来例の２／ｎまでは低減できないが１／２
に低減でき、より簡単なレイアウトで済む実施例につい
て説明する。図６は本発明の第６の実施例を示す。本実
施例は図３に示される第３の実施例と同様に信号線が５
本（ｎ＝５）の場合であるが、第３の実施例と相違する
点は配線ツイスト接続部Ｔ１が信号線を２等分する部分
にのみ設けられていることである。本実施例における信
号線の隣接組合せ種類の最大ｍ２は、ｍ２＝２・（ｎ−
１）＝８種類（ａｂ，ｂｃ，ｃｄ，ｄｅ，ｂｄ，ａｄ，
ａｅ，ｃｅ）である。また、隣接長の合計が８種類共、
同じ長さで従来例の１／２であるため、カップリング容
量Ｃｎ２＝Ｃｎ１／２となる。すなわち本実施例によれ
ば、配線ツイスト接続部Ｔ１を１個所にのみ設けること
で、カップリング容量を従来例の１／２にできる。した
がって本実施例によれば、前記図３に示される第３の実
施例の場合の２／５と大差ない効果が、簡単なレイアウ
トで得られる。上記方法を以下にまとめる。ｎ本の信号線
の隣接組合せ種類をｍ種類とすると、配線ツイスト無し
の場合、ｍ１＝（ｎ−１）種類でこれが最小の組合せ数
となる。一方、配線ツイスト有りの場合、ｍは最大でｍ
２＝２・（ｎ−１）種類となる。したがって、このとき
の全ｍ種類の隣接長を等しくするならば、このときのカ
ップリング容量Ｃｎ２は配線ツイスト無し時のカップリ
ング容量Ｃｎ１に対し、数１３に低減される。

【００２３】

【数１３】 Ｃｎ２／Ｃｎ１＝ ｍ１／ｍ２ ＝（ｎ−１）／２・（ｎ−１） ＝１／２ ………（１３） 図７は本発明の第７の実施例であり、全ｍ種類の隣接長
を等しくするための別の構成例を示す。本実施例は前記
第６の実施例で信号線を４等分する場所に配線ツイスト
接続部Ｔ１およびＴ２を交互に配置する。なお、配線ツ
イスト接続部Ｔ２は、配線ツイスト接続部Ｔ１をＹ軸に
対してミラー反転したパターンである。このように信号
線を偶数等分する場所に、その（等分数−１）個の上記
配線ツイスト接続部Ｔ１およびＴ２を交互に配置する。

【００２４】本実施例により、カップリング容量Ｃｎ２
は配線ツイスト無し時のカップリング容量Ｃｎ１の１／
２となる。したがって、本実施例によれば第６の実施例
および第１の実施例と同様のカップリングノイズ低減効
果が得られる。

【００２５】図８は本発明の第８の実施例を示す。本実
施例は図１５に示した第１の従来例と同様、配線ツイス
ト接続部が無い構成であるが、信号線ＡおよびＤの外側
にダミーの信号線（あるいはシールド線）ＤＭ１、ＤＭ
２を備える。第１の従来例の場合、信号線ＡあるいはＤ
（端線）のカップリング容量は片側（ＣａｂあるいはＣ
ｃｄ）のみであるが、信号線ＢあるいはＣ（中線）のカ
ップリング容量は両側（Ｃａｂ，ＣｂｃあるいはＣｂ
ｃ，Ｃｃｄ）にある。そして後者（中線）の場合、両側
のうちの一方のカップリング容量が対接地容量として働
くため、前者（端線）よりカップリングノイズが小さい
（図１５の前記第１の従来例で説明の数１と数２を参
照）。これに対し本実施例は、信号線ＡおよびＤの外側
にダミーの信号線ＤＭ１およびＤＭ２を備えるため、信
号線ＡおよびＤも中線となりカップリングノイズが低減
される。

【００２６】つぎにシールド線を利用してカップリング
ノイズを低減する方法について説明する。まず第２の従
来例を図１６に示す。この従来例は、第１の従来例の信
号線Ａ〜Ｄの各々の線間にシールド線Ｇ１〜Ｇ３を追加
した構成である。この場合、信号線Ａ〜Ｄにはシールド
線Ｇ１〜Ｇ３によりカップリングノイズが完全に生じな
くなる。しかしながら、このような完全なシールド構成
では信号線本数をｎ本とすると、シールド線の本数が
（ｎ−１）本必要となり、高集積化が難しくなる。

【００２７】以下では、本発明による、シールド線の本
数が（ｎ−１）本より少なく、かつカップリングノイズ
を許容範囲内に低減可能な実施例について説明する。

【００２８】図９は本発明の第９の実施例を示す。本実
施例は図１５に示される第１の従来例と同様、配線ツイ
スト接続部が無い構成であるが、信号線ＢとＣの間にシ
ールド線Ｇを備える。すなわち、シールド線Ｇがｎ本の
信号線の２本毎に備えられる構成であり、シールド線の
本数は（ｎ／２−１）本となる。本実施例によれば、図
１５の前記第１の従来例の数３で説明のような両側の信
号線が活性化されるケースが防止されるため、カップリ
ングノイズは数３の１／２に低減される。

【００２９】図１０は本発明の第１０の実施例を示す。
本実施例は配線ツイスト接続部を有する第１の実施例を
基にし、さらに信号線ＢとＣの間にシールド線Ｇを備え
る構成である。本実施例もシールド線Ｇがｎ本の信号線
の２本毎に備えられる構成であり、シールド線の本数は
（ｎ／２−１）本となる。

【００３０】本実施例の構成は、例えば相補信号が出力
される半導体メモリのアドレスバッファの出力線に適用
される場合、特に有益である。ただし条件として、図１
０に示したように、例えばアドレスバッファＸＢ１の出
力ＸＢＯ１が信号線Ａに接続され、その相補出力／ＸＢ
Ｏ１が信号線Ｄに接続される構成とする。また、アドレ
スバッファＸＢ２の出力ＸＢＯ２が信号線Ｂに接続さ
れ、その相補出力／ＸＢＯ２が信号線Ｃに接続される構
成とする（なお、この場合のバッファはスタティック動
作ではなく、プリチャージ期間と判定期間を有するダイ
ナミック動作をする回路と仮定する）。すなわち、信号
線ＡとＤ、あるいは信号線ＢとＣが同時に活性化されな
い構成とする。これにより、例えば信号線ＡとＢ、ある
いはＡとＣが活性化されるとき、信号線ＣおよびＤ、あ
るいはＢおよびＤに生じるカップリングノイズの振幅Ｖ
ｎ２は数１４で表される。

【００３１】

【数１４】 Ｖｎ２＝Ｖｘ・Ｃｎ２／（２・Ｃｎ２＋Ｃｓ２） ＝Ｖｘ・（Ｃｎ１／２）／（２・Ｃｎ１／２＋Ｃｓ１） ＝Ｖｘ・Ｃｎ１／２・（Ｃｎ１＋Ｃｓ１） ……（１４） 第１の実施例（シールド線Ｇが無く、配線ツイストが有
る）の場合、信号線ＡとＢあるいはＡとＣが活性化され
るとき、信号線ＣおよびＤあるいはＢおよびＤに生じる
カップリングノイズの振幅Ｖｎ２は数１５で表される。

【００３２】

【数１５】 Ｖｎ２＝２・Ｖｘ・Ｃｎ２／（２・Ｃｎ２＋Ｃｓ２） ＝２・Ｖｘ・Ｃｎ１／（２・Ｃｎ１＋２・Ｃｓ１） ＝Ｖｘ・Ｃｎ１／（Ｃｎ１＋Ｃｓ１） ……（１５） したがって、数１４のＶｎ２は数１５のＶｎ２の１／２
であり、これはシールド線Ｇによる効果である。

【００３３】さらに、図１５に示される第１の従来例
（シールド線Ｇが無く、配線ツイストも無い）の場合、
信号線ＡとＣが活性化されるとき、信号線Ｂに生じるカ
ップリングノイズの振幅Ｖｎ２は数１６で表される。

【００３４】

【数１６】 Ｖｎ２＝２・Ｖｘ・Ｃｎ１／（２・Ｃｎ１＋Ｃｓ１） ……（１６） 数１４のＶｎ２は数１６のＶｎ２に比較して約１／４に
低減されており、これはシールド線Ｇと、配線ツイスト
による効果である。

【００３５】つぎに、本伝送回路を半導体集積回路およ
び半導体メモリに適用した例について述べる。図１１は
第１１の実施例として、半導体集積回路の全体ブロック
図を示す。半導体集積回路Ｍ１３は、半導体メモリマク
ロＭ１、メモリセルアレイＭ２、ロウデコーダおよびワ
ードドライバＭ３、ロウプリデコーダＭ４、ロウアドレ
スバッファＭ５、読み出し書き込み回路Ｍ６、カラムデ
コーダおよびドライバＭ７、カラムプリデコーダＭ８、
カラムアドレスバッファＭ９、読み出し書き込み制御回
路Ｍ１０、出力回路Ｍ１１、および半導体メモリマクロ
Ｍ１の各入出力回路と信号を送受信する各駆動回路Ｍ１
２Ａ〜Ｍ１２Ｄを有する。

【００３６】メモリセルアレイＭ２は、メモリセル選択
端子がワード線に接続され、メモリセル出力端子がビッ
ト線に接続される多数のメモリセルを有し、それらメモ
リセルはマトリクス状に配置されている。

【００３７】ロウアドレスバッファＭ５は、ロウアドレ
ス信号を内部相補アドレス信号に変換し、これをロウプ
リデコーダＭ４が解読し、さらにそれをロウデコーダお
よびワードドライバＭ３が解読し、それによって選ばれ
るワード線を選択レベルに駆動する。カラムアドレスバ
ッファＭ９は、カラムアドレス信号を内部相補アドレス
信号に変換し、これをカラムプリデコーダＭ８が解読
し、さらにそれをカラムデコーダおよびドライバＭ７で
解読する。

【００３８】ビット線は、カラムデコーダおよびドライ
バＭ７による解読結果にしたがって選択される。このよ
うにして、ロウアドレス信号およびカラムアドレス信号
で指定されるメモリセルが選択されることになる。

【００３９】このような構成の半導体集積回路におい
て、半導体メモリマクロＭ１の各入出力回路であるＭ
５、Ｍ９、Ｍ１０、Ｍ１１と送受信する各駆動回路Ｍ１
２Ａ〜Ｍ１２Ｄとを接続する信号線を前記実施例の信号
線で構成する。同様にＭ５とＭ４、Ｍ４とＭ３、Ｍ９と
Ｍ８、Ｍ８とＭ７、Ｍ７とＭ６、Ｍ１０とＭ６、Ｍ６と
Ｍ１１を接続する信号線を前記実施例の信号線で構成す
る。

【００４０】第１２の実施例として、上記ロウアドレス
バッファＭ５とロウプリデコーダＭ４を、例えば上記第
１０の実施例で説明の配線方法で接続する構成を図１２
に示す。本実施例は４つのアドレス信号Ａ１〜Ａ４をア
ドレスバッファＸＢ１〜ＸＢ４で受けて、プリデコード
回路Ｍ４の出力ＰＤ１〜ＰＤ１６をデコードする構成で
ある。

【００４１】アドレスバッファＸＢ１、ＸＢ２の出力線
ＸＢＯ１〜／ＸＢＯ２とシールド線Ｇ１の組（第１の
組）が、上記第１０の実施例のように結線されている。
また、アドレスバッファＸＢ３、ＸＢ４の出力線ＸＢＯ
３〜／ＸＢＯ４とシールド線Ｇ３の組（第２の組）が、
上記第１０の実施例のように結線されている。そして、
出力線／ＸＢＯ１とＸＢＯ３の間にシールド線Ｇ２が挿
入され、上記第１の組と第２の組が完全に分離されてい
る。

【００４２】このため、カップリングノイズは上記第１
の組のみ、および第２の組のみで考えればよく、上記第
１０の実施例で説明したように第１の従来例の約１／４
に低減される。また第２の従来例のような構成において
信号線が８本の場合には、シールド線は７本（ｎ−１
本）必要とされるのに対し、本実施例では信号線が８本
でもシールド線は３本（ｎ／２−１本）で済む利点があ
る。

【００４３】つぎに、第１３の実施例を図１３に示す。
本実施例は、上記ワードドライバＭ３の出力線であるワ
ード線が、例えば前記第１の実施例で説明のように配線
される構成である。

【００４４】図１３（ａ）はメモリセルアレイＭ２の端
にワードドライバＭ３が設けられる構成である。この場
合、前述のようにワード線のカップリングノイズは低減
されるが、ワード線Ａ〜Ｄの配線ツイスト接続部Ｔ１を
メモリセルアレイＭ２の中に備えることになる。

【００４５】図１３（ｂ）はメモリセルアレイＭ２の中
央にワードドライバＭ３が設けられる構成である。この
場合、同図のようにワード線Ａ〜Ｄの配線ツイスト接続
部Ｔ１をワードドライバＭ３の中だけに備えることも可
能になり、メモリセルアレイＭ２の複雑化が避けられ
る。なお、配線ツイスト接続部Ｔ１を複数備え、ワード
ドライバＭ３とメモリセルアレイＭ２の両方に配置する
構成でもよい。

【００４６】図１４は本発明の第１４の実施例を示す。
本実施例はカラムデコーダおよびドライバＭ７の出力線
で、読み出し書き込み回路（あるいはビット線制御回
路）Ｍ６を駆動する場合を示し、出力線は一例として上
記第１０の実施例で説明の配線方法で接続される。

【００４７】カラムデコーダおよびドライバＭ７の出力
線は上記ワード線のダミー線と考え、その線幅および線
間スペースをワード線と同じに構成するほうが、ワード
線と上記出力線とのタイミングのズレを小さくできるた
め、それらの線幅および線間スペースをワード線の場合
と同様に小さくすることが想起される。このような構成
では、上記出力線も本実施例のようなツイストによりカ
ップリングノイズを低減する必要性が生じ、本発明が効
果を発揮する。

【００４８】

【発明の効果】本発明によれば、隣接配置される信号線
の線間容量を介して生じるカップリングノイズの低減が
図られる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す伝送回路の配線
図。

【図２】本発明の第２の実施例を示す伝送回路の配線
図。

【図３】本発明の第３の実施例を示す伝送回路の配線
図。

【図４】本発明の第４の実施例を示す伝送回路の配線
図。

【図５】本発明の第５の実施例を示す伝送回路の配線
図。

【図６】本発明の第６の実施例を示す伝送回路の配線
図。

【図７】本発明の第７の実施例を示す伝送回路の配線
図。

【図８】本発明の第８の実施例を示す伝送回路の配線
図。

【図９】本発明の第９の実施例を示す伝送回路の配線
図。

【図１０】本発明の第１０の実施例を示す伝送回路の配
線図。

【図１１】本発明の第１１の実施例を示すブロック図。

【図１２】本発明の第１２の実施例を示すブロック図。

【図１３】本発明の第１３の実施例を示すブロック図。

【図１４】本発明の第１４の実施例を示すブロック図。

【図１５】第１の従来例を示す伝送回路の配線図。

【図１６】第２の従来例を示す伝送回路の配線図。

【符号の説明】

Ａ〜Ｄ…信号線、Ｔ１…配線ツイスト接続部、Ｃａｂ〜
Ｃａｃ…隣接信号線間容量、Ｃｓａ〜Ｃｓｄ…信号線の
対接地容量、Ｖｘ…信号振幅、Ｖｎ２…カップリングノ
イズの振幅。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 南部 博昭 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 山崎 枢 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 荒川 文彦 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 楠 武志 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 日下田 恵一 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 中原 茂 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 鈴木 武史 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 5B024 AA03 BA05 BA13 CA09 CA21 5F083 AD00 GA03 GA12 LA12 LA16 ZA28

Claims (14)

【特許請求の範囲】
1. 【請求項１】ｎ本（ｎは３以上の整数）の隣接配置され
   る信号線と、出力端子が上記信号線に接続される駆動回
   路と、入力端子が上記信号線に接続される受信回路とを
   有する伝送回路において、上記信号線は、上記信号線の
   隣接組合せ種類（ｍ種類）がｍ＝ｎ・（ｎ−１）／２種
   類生成される配線ツイスト接続部を有し、かつ上記ｍ種
   類の隣接信号線の隣接長が等しい信号配線パターンから
   なることを特徴とする伝送回路。
2. 【請求項２】上記配線ツイスト接続部が、上記信号線の
   長さがｎ・ｋ等分（ｎが３以上の奇数、およびｋは１以
   上の整数）、またはｎ・ｋ／２等分（ｎが４以上の偶
   数、およびｋは１以上の整数）される位置に配置されて
   なる請求項１記載の伝送回路。
3. 【請求項３】Ｎ個の上記配線ツイスト接続部（Ｎ＝ｎ・
   ｋ−１個（ｎが３以上の奇数、およびｋは１以上の整
   数）またはＮ＝ｎ・ｋ／２−１個（ｎが４以上の偶数、
   およびｋは１以上の整数））が、上記信号線の任意の位
   置に配置されてなる請求項１記載の伝送回路。
4. 【請求項４】ｎ本（ｎは３以上の整数）の隣接配置され
   る信号線と、出力端子が上記信号線に接続される駆動回
   路と、入力端子が上記信号線に接続される受信回路とを
   有する伝送回路において、上記信号線は、上記信号線の
   隣接組合せ種類（ｍ種類）がｍ＝ｎ・（ｎ−１）／２種
   類生成される配線ツイスト接続部を有し、Ｎ個（Ｎ＝ｎ
   ・ｋ−１個（ｎが３以上の奇数、およびｋは１以上の整
   数）またはＮ＝ｎ・ｋ／２−１個（ｎが４以上の偶数、
   およびｋは１以上の整数））の上記配線ツイスト接続部
   が、上記信号線の任意の位置に配置されてなる信号配線
   パターンからなることを特徴とする伝送回路。
5. 【請求項５】ｎ本（ｎは５以上の整数）の隣接配置され
   る信号線と、出力端子が上記信号線に接続される駆動回
   路と、入力端子が上記信号線に接続される受信回路とを
   有する伝送回路において、上記信号線は、上記信号線の
   隣接組合せ種類（ｍ種類）がｍ＝２・（ｎ−１）種類生
   成される配線ツイスト接続部を少なくとも１つ以上有す
   る信号配線パターンからなることを特徴とする伝送回
   路。
6. 【請求項６】上記ｍ種類の隣接する信号線の隣接長が等
   しい請求項５記載の伝送回路。
7. 【請求項７】ｎ本（ｎは２以上の整数）の隣接配置され
   る信号線と、出力端子が上記信号線に接続される駆動回
   路と、入力端子が上記信号線に接続される受信回路とを
   有する伝送回路において、上記並行に隣接配置される信
   号線の最外側の信号線の外側にダミーの信号線、あるい
   はシールド線が並行に隣接配置される信号配線パターン
   からなることを特徴とする伝送回路。
8. 【請求項８】ｎ本（ｎは２以上の整数）の隣接配置され
   る信号線と、出力端子が上記信号線に接続される駆動回
   路と、入力端子が上記信号線に接続される受信回路とを
   有する伝送回路において、上記ｎ本の隣接配置される信
   号線の２本おきに、シールド線を有することを特徴とす
   る伝送回路。
9. 【請求項９】上記ｎ本の隣接配置される信号線の２本お
   きに、シールド線を有する請求項１、４、５、７のいず
   れか記載の伝送回路。
10. 【請求項１０】ワード線と、上記ワード線に接続される
    ワードドライバおよび上記ワード線に接続されるサブワ
    ードドライバあるいは上記ワード線に接続されるメモリ
    セルを有する半導体メモリにおいて、上記ワード線の配
    線パターンが、上記請求項１ないし９のいずれか項記載
    の伝送回路の信号線配線パターンからなることを特徴と
    する半導体メモリ。
11. 【請求項１１】入力信号に基づき、その真およびその相
    補信号が出力されるバッファ回路と、上記バッファ回路
    の出力に基づき解読されるデコーダドライバ回路と、上
    記バッファ回路の出力を伝送するバッファ出力線とを備
    えるデコーダ回路を有する半導体メモリにおいて、上記
    バッファ出力線の配線パターンが上記請求項１ないし９
    のいずれか記載の伝送回路の信号線配線パターンからな
    ることを特徴とする半導体メモリ。
12. 【請求項１２】入力信号に基づき、その真およびその相
    補信号が出力されるバッファ回路と、上記バッファ回路
    の出力に基づき解読される少なくとも１個のプリデコー
    ダ回路と、上記プリデコーダ回路の出力に基づき解読さ
    れるデコーダドライバ回路と、上記バッファ回路の出力
    を伝送するバッファ出力線と、上記プリデコーダ回路の
    出力を伝送するプリデコーダ出力線と、を備えるデコー
    ダ回路を有する半導体メモリにおいて、上記バッファ出
    力線の配線パターン、およびプリデコーダ出力線の配線
    パターンの何れか一方、あるいは両出力線の配線パター
    ンが上記請求項１ないし９のいずれか記載の伝送回路の
    信号線配線パターンからなることを特徴とする半導体メ
    モリ。
13. 【請求項１３】半導体メモリと、上記半導体メモリの入
    出力回路と信号を送受信する駆動回路とを有する半導体
    集積回路において、上記信号を送受信する信号線の配線
    パターンが、上記請求項１ないし９のいずれか記載の伝
    送回路の信号線配線パターンからなることを特徴とする
    半導体集積回路。
14. 【請求項１４】メモリセルと、上記メモリセルに接続さ
    れるビット線と、上記ビット線に接続されビット線電位
    を制御するビット線制御回路と、上記ビット線制御回路
    に信号を送る信号線を有する半導体メモリにおいて、上
    記信号線の配線パターンが上記請求項１ないし９のいず
    れか記載の伝送回路の信号線配線パターンからなること
    を特徴とする半導体メモリ。