KR100873616B1 - 컬럼 디코더 및 그를 이용한 반도체 메모리 장치 - Google Patents
컬럼 디코더 및 그를 이용한 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR100873616B1 KR100873616B1 KR1020070035492A KR20070035492A KR100873616B1 KR 100873616 B1 KR100873616 B1 KR 100873616B1 KR 1020070035492 A KR1020070035492 A KR 1020070035492A KR 20070035492 A KR20070035492 A KR 20070035492A KR 100873616 B1 KR100873616 B1 KR 100873616B1
- Authority
- KR
- South Korea
- Prior art keywords
- bank
- signal
- main
- decoding
- column
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
Abstract
Description
Claims (27)
- 제 1 메모리 뱅크와 연결된 복수개의 메인 디코더를 구비하고, 프리 디코딩 신호를 디코딩하여 상기 제 1 메모리 뱅크로 컬럼 선택신호를 출력하는 제 1 메인 디코딩 수단;제 2 메모리 뱅크와 연결된 복수개의 메인 디코더를 구비하고, 상기 프리 디코딩 신호를 디코딩하여 상기 제 2 메모리 뱅크로 컬럼 선택신호를 출력하는 제 2 메인 디코딩 수단; 및상기 제 1 메인 디코딩 수단 및 상기 제 2 메인 디코딩 수단 전체의 메인 디코더에 비해 적은 수 만큼 구비되고, 컬럼 어드레스와 뱅크 정보 신호를 디코딩한 상기 프리 디코딩 신호를 상기 제 1 메인 디코딩 수단과 상기 제 2 메인 디코딩 수단에서 선택적으로 사용할 수 있도록 출력하는 적어도 하나의 프리 디코더를 구비하는 컬럼 디코더.
- 삭제
- 제 1 항에 있어서,상기 제 1 메인 디코딩 수단의 복수개의 메인 디코더는 상기 제 1 메모리 뱅크의 복수개의 세그먼트(Segment)와 일대일 연결되는 것을 특징으로 하는 컬럼 디코더.
- 제 1 항에 있어서,상기 제 2 메인 디코딩 수단의 복수개의 메인 디코더는 상기 제 2 메모리 뱅크의 복수개의 세그먼트(Segment)와 일대일 연결되는 것을 특징으로 하는 컬럼 디코더.
- 서로 다른 두 메모리 뱅크 사이에 구비되고,뱅크 정보 신호 및 컬럼 어드레스를 디코딩하여 상기 서로 다른 두 메모리 뱅크 중 상기 뱅크 정보 신호에 대응되는 메모리 뱅크에 프리 디코딩 신호를 출력하는 적어도 하나의 프리 디코더; 및상기 서로 다른 두 메모리 뱅크 각각에 연결되는 제 1 그룹과 제 2 그룹으로 구분되며, 상기 프리 디코딩 신호를 공통 디코딩하여 컬럼 선택 신호를 출력하는 복수개의 메인 디코더를 구비하는 컬럼 디코더.
- 삭제
- 제 5 항에 있어서,상기 제 1 그룹에 속한 복수개의 메인 디코더는 상기 서로 다른 두 메모리 뱅크 중 어느 한 메모리 뱅크의 복수개의 세그먼트(Segment)와 일대일 연결되는 것을 특징으로 하는 컬럼 디코더.
- 제 7 항에 있어서,상기 제 2 그룹에 속한 복수개의 메인 디코더는 상기 서로 다른 두 메모리 뱅크 중 나머지 한 메모리 뱅크의 복수개의 세그먼트(Segment)와 일대일 연결되는 것을 특징으로 하는 컬럼 디코더.
- 제 1 항 또는 제 5 항에 있어서,상기 프리 디코더는상기 뱅크 정보 신호와 상기 컬럼 어드레스 중 일부 비트를 디코딩 하여 뱅크 구분 프리 디코딩 신호를 출력하는 제 1 프리 디코딩부, 및상기 일부 비트를 제외한 나머지 컬럼 어드레스를 디코딩하여 뱅크 공통 프리 디코딩 신호를 출력하는 제 2 프리 디코딩부를 구비하는 것을 특징으로 하는 컬럼 디코더.
- 제 9 항에 있어서,상기 제 1 프리 디코딩부는상기 컬럼 어드레스 값의 모든 경우의 수와 상기 뱅크 정보 신호를 조합하여 상기 뱅크 구분 프리 디코딩 신호를 출력하는 복수개의 로직 회로를 구비하는 것을 특징으로 하는 컬럼 디코더.
- 제 10 항에 있어서,상기 복수개의 로직 회로는상기 컬럼 어드레스 값의 모든 경우의 수 중 하나를 논리곱 하는 제 1 논리곱 로직, 및상기 논리곱 로직과 상기 뱅크 정보 신호의 각 비트를 논리곱하는 복수개의 제 2 논리곱 로직을 구비하는 것을 특징으로 하는 컬럼 디코더.
- 제 9 항에 있어서,상기 제 2 프리 디코딩부는상기 일부 비트를 제외한 나머지 컬럼 어드레스 값의 모든 경우의 수를 논리곱하는 복수개의 로직 회로를 구비하는 것을 특징으로 하는 컬럼 디코더.
- 제 1 항 또는 제 5 항에 있어서,상기 뱅크 정보 신호는 리드 또는 라이트 명령과 뱅크 어드레스를 사용하여 생성 되는 것을 특징으로 하는 컬럼 디코더.
- 제 1 항 또는 제 5 항에 있어서,상기 뱅크 정보 신호는 메모리 뱅크의 수 만큼의 비트로 구성되는 것을 특징 으로 하는 컬럼 디코더.
- 제 9 항에 있어서,리드 또는 라이트 커맨드와 뱅크 어드레스를 이용하여 상기 뱅크 정보 신호를 생성하는 신호 생성부를 더 구비하는 것을 특징으로 하는 컬럼 디코더.
- 제 15 항에 있어서,상기 신호 생성부는상기 리드 또는 라이트 커맨드 중 어느 하나와 상기 뱅크 어드레스, 그리고 상기 리드 또는 라이트 커맨드 중 어느 하나와 반전된 뱅크 어드레스 각각을 논리곱 하는 복수개의 로직 회로를 구비하는 것을 특징으로 하는 컬럼 디코더.
- 제 1 메모리 뱅크;제 2 메모리 뱅크; 및프리 디코딩 신호를 공통 디코딩하여 생성한 컬럼 선택 신호를 상기 제 1 메모리 뱅크 또는 상기 제 2 메모리 뱅크로 출력하는 복수개의 메인 디코더, 및 뱅크 정보 신호와 컬럼 어드레스를 디코딩하여 상기 뱅크 정보 신호에 대응되는 상기 프리 디코딩 신호를 출력하는 프리 디코더를 포함하는 뱅크 공유형 컬럼 디코더를 구비하며,상기 뱅크 공유형 컬럼 디코더가 상기 프리 디코딩 신호에 따라 상기 제 1 메모리 뱅크 및 상기 제 2 메모리 뱅크의 컬럼 경로를 선택적으로 활성화시키는 반도체 메모리 장치.
- 삭제
- 제 17 항에 있어서,상기 복수개의 메인 디코더는 상기 제 1 메모리 뱅크와 제 2 메모리 뱅크에 구비된 복수개의 세그먼트(Segment)와 일대일 연결되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 17 항에 있어서,상기 프리 디코더는상기 뱅크 정보 신호와 상기 컬럼 어드레스 중 일부 비트를 디코딩 하여 뱅크 구분 프리 디코딩 신호를 출력하는 제 1 프리 디코딩부, 및상기 일부 비트를 제외한 나머지 컬럼 어드레스를 디코딩하여 뱅크 공통 프리 디코딩 신호를 출력하는 제 2 프리 디코딩부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 20 항에 있어서,상기 제 1 프리 디코딩부는상기 컬럼 어드레스 값의 모든 경우의 수와 상기 뱅크 정보 신호를 조합하여 상기 뱅크 구분 프리 디코딩 신호를 출력하는 복수개의 로직 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 21 항에 있어서,상기 복수개의 로직 회로는상기 컬럼 어드레스 값의 모든 경우의 수 중 하나를 논리곱 하는 제 1 논리곱 로직, 및상기 논리곱 로직과 상기 뱅크 정보 신호의 각 비트를 논리곱하는 복수개의 제 2 논리곱 로직을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 20 항에 있어서,상기 제 2 프리 디코딩부는상기 일부 비트를 제외한 나머지 컬럼 어드레스 값의 모든 경우의 수를 논리곱하는 복수개의 로직 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 17 항에 있어서,상기 뱅크 정보 신호는 리드 또는 라이트 명령과 뱅크 어드레스를 사용하여 생성 되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 17 항에 있어서,상기 뱅크 정보 신호는 메모리 뱅크의 수 만큼의 비트로 구성되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 20 항에 있어서,리드 또는 라이트 커맨드와 뱅크 어드레스를 이용하여 상기 뱅크 정보 신호를 생성하는 신호 생성부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 26 항에 있어서,상기 신호 생성부는상기 리드 또는 라이트 커맨드 중 어느 하나와 상기 뱅크 어드레스, 그리고 상기 리드 또는 라이트 커맨드 중 어느 하나와 반전된 뱅크 어드레스 각각을 논리곱 하는 복수개의 로직 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070035492A KR100873616B1 (ko) | 2007-04-11 | 2007-04-11 | 컬럼 디코더 및 그를 이용한 반도체 메모리 장치 |
US11/826,650 US7782704B2 (en) | 2007-04-11 | 2007-07-17 | Column decoder and semiconductor memory apparatus using the same |
JP2007226753A JP5306616B2 (ja) | 2007-04-11 | 2007-08-31 | カラムデコーダ及びこれを用いた半導体メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070035492A KR100873616B1 (ko) | 2007-04-11 | 2007-04-11 | 컬럼 디코더 및 그를 이용한 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080092087A KR20080092087A (ko) | 2008-10-15 |
KR100873616B1 true KR100873616B1 (ko) | 2008-12-12 |
Family
ID=39853578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070035492A KR100873616B1 (ko) | 2007-04-11 | 2007-04-11 | 컬럼 디코더 및 그를 이용한 반도체 메모리 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7782704B2 (ko) |
JP (1) | JP5306616B2 (ko) |
KR (1) | KR100873616B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101040244B1 (ko) * | 2009-09-30 | 2011-06-09 | 주식회사 하이닉스반도체 | 메인 디코딩 회로 및 이를 포함하는 반도체 메모리 장치 |
JP2014010845A (ja) * | 2012-06-27 | 2014-01-20 | Ps4 Luxco S A R L | 半導体装置 |
US10387046B2 (en) * | 2016-06-22 | 2019-08-20 | Micron Technology, Inc. | Bank to bank data transfer |
US9997224B2 (en) | 2016-09-06 | 2018-06-12 | Piecemakers Technology, Inc. | Memory architecture with multi-bank memory cell array accessed by local drive circuit within memory bank |
KR20190070158A (ko) * | 2017-12-12 | 2019-06-20 | 에스케이하이닉스 주식회사 | 어드레스 디코더 및 이를 포함하는 반도체 메모리 장치 |
KR20190075334A (ko) | 2017-12-21 | 2019-07-01 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050067513A (ko) * | 2003-12-29 | 2005-07-05 | 주식회사 하이닉스반도체 | 레이아웃 면적을 줄일 수 있는 반도체 메모리 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3279787B2 (ja) * | 1993-12-07 | 2002-04-30 | 株式会社日立製作所 | 半導体記憶装置 |
KR0145886B1 (ko) | 1995-07-25 | 1998-11-02 | 김광호 | 반도체 메모리장치의 컬럼 디코더 |
KR100413637B1 (ko) * | 1995-12-25 | 2004-03-31 | 오끼 덴끼 고오교 가부시끼가이샤 | 개량된열선택신호를출력하는열디코더를구비한반도체메모리장치 |
JPH09180439A (ja) * | 1995-12-27 | 1997-07-11 | Hitachi Ltd | 半導体記憶装置 |
JPH09231755A (ja) * | 1996-02-23 | 1997-09-05 | Hitachi Ltd | ダイナミック型ram |
JPH1166841A (ja) * | 1997-08-22 | 1999-03-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100384559B1 (ko) * | 2000-06-30 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 컬럼 디코딩 장치 |
KR100416624B1 (ko) * | 2002-05-07 | 2004-01-31 | 삼성전자주식회사 | 승압전압의 전하 소모량을 감소시키기 위한 수단을구비하는 반도체 메모리 장치 및 이의 부분 활성화 및 완전 활성화 제어방법 |
KR100695436B1 (ko) * | 2006-04-13 | 2007-03-16 | 주식회사 하이닉스반도체 | 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자 및그의 동작 모드 제어방법 |
-
2007
- 2007-04-11 KR KR1020070035492A patent/KR100873616B1/ko active IP Right Grant
- 2007-07-17 US US11/826,650 patent/US7782704B2/en active Active
- 2007-08-31 JP JP2007226753A patent/JP5306616B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050067513A (ko) * | 2003-12-29 | 2005-07-05 | 주식회사 하이닉스반도체 | 레이아웃 면적을 줄일 수 있는 반도체 메모리 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP5306616B2 (ja) | 2013-10-02 |
JP2008262666A (ja) | 2008-10-30 |
KR20080092087A (ko) | 2008-10-15 |
US7782704B2 (en) | 2010-08-24 |
US20080253218A1 (en) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100873616B1 (ko) | 컬럼 디코더 및 그를 이용한 반도체 메모리 장치 | |
KR101761188B1 (ko) | 반도체 메모리 장치 및 이의 제어 방법 | |
US7768858B2 (en) | Refresh controlling circuit | |
US8514650B2 (en) | Semiconductor memory device | |
KR20010042856A (ko) | 반도체 기억장치 | |
US11923038B2 (en) | Apparatuses and methods including multilevel command and address signals | |
US10714161B2 (en) | Semiconductor device | |
JP2003233987A (ja) | 半導体メモリ装置 | |
US20120224441A1 (en) | Semiconductor memory apparatus | |
US6862244B2 (en) | DRAM with segmental cell arrays and method of accessing same | |
KR100935590B1 (ko) | 서브 워드라인 드라이버를 포함하는 반도체 집적 회로 | |
KR101040244B1 (ko) | 메인 디코딩 회로 및 이를 포함하는 반도체 메모리 장치 | |
KR100945817B1 (ko) | 반도체 집적 회로 | |
KR20020068457A (ko) | 어드레스 공간을 변경할 수 있는 반도체 기억 장치 | |
US7948823B2 (en) | Semiconductor memory device and word line driving method thereof | |
US6104657A (en) | Semiconductor integrated circuit device for changing DRAM row addresses according to operation mode | |
US7466619B2 (en) | Semiconductor memory device | |
US7558147B2 (en) | Semiconductor memory device | |
WO2014132865A1 (ja) | 半導体装置 | |
KR20000051037A (ko) | 소비전력을 최소화하는 프리디코더 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131122 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141126 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191125 Year of fee payment: 12 |