KR100795634B1 - 불휘발성 반도체 기억 장치, 그 데이터 판독 방법 및메모리 카드 - Google Patents
불휘발성 반도체 기억 장치, 그 데이터 판독 방법 및메모리 카드 Download PDFInfo
- Publication number
- KR100795634B1 KR100795634B1 KR1020060111010A KR20060111010A KR100795634B1 KR 100795634 B1 KR100795634 B1 KR 100795634B1 KR 1020060111010 A KR1020060111010 A KR 1020060111010A KR 20060111010 A KR20060111010 A KR 20060111010A KR 100795634 B1 KR100795634 B1 KR 100795634B1
- Authority
- KR
- South Korea
- Prior art keywords
- selection
- memory cell
- word line
- transistor
- electrically connected
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (18)
- 전하 축적층과 제어 전극을 갖는 메모리 셀을 전기적으로 직렬로 복수 접속한 메모리 셀 유닛과,복수의 상기 메모리 셀의 제어 전극에 각각 전기적으로 접속된 복수의 워드선과,상기 메모리 셀 유닛의 일단의 상기 메모리 셀에 전기적으로 접속된 소스선과,상기 메모리 셀 유닛의 타단의 상기 메모리 셀에 전기적으로 접속된 비트선과,데이터 판독 동작에서, 상기 메모리 셀 유닛의 선택 메모리 셀에 접속된 선택 워드선의 선택 타이밍을, 비선택 메모리 셀에 접속된 비선택 워드선의 비선택 타이밍에 대하여 어긋나게 하는 제어 신호 발생 회로를 포함하는 불휘발성 반도체 기억 장치.
- 제1항에 있어서,상기 제어 신호 발생 회로는, 상기 선택 워드선의 선택 전압 및 상기 비선택 워드선의 비선택 전압을 생성하는 선택 전압 발생 회로와, 상기 선택 전압 또는 상기 비선택 전압을 타이밍을 어긋나게 하여 선택 워드선 또는 비선택 워드선에 전송하는 선택 전압 전송 회로를 구비하는 불휘발성 반도체 기억 장치.
- 제1항에 있어서,상기 제어 신호 발생 회로는, 상기 비선택 워드선의 비선택 타이밍에 대하여, 상기 선택 워드선의 선택 타이밍을 늦게 제어하는 불휘발성 반도체 기억 장치.
- 제3항에 있어서,상기 제어 신호 발생 회로는, 상기 비선택 워드선의 비선택 타이밍으로부터 상기 선택 워드선의 선택 타이밍까지의 동안에서, 상기 선택 워드선을 전기적으로 플로팅 상태로 유지하는 불휘발성 반도체 기억 장치.
- 제3항에 있어서,상기 제어 신호 발생 회로는, 상기 비선택 워드선의 비선택 타이밍에 대하여, 상기 선택 워드선의 선택 타이밍을 0.5μ초 이상 늦게 제어하는 불휘발성 반도체 기억 장치.
- 제4항에 있어서,상기 제어 신호 발생 회로는, 상기 비선택 워드선의 비선택 타이밍에 대하여, 상기 선택 워드선의 선택 타이밍을 0.5μ초 이상 늦게 제어하는 불휘발성 반도체 기억 장치.
- 제3항에 있어서,상기 제어 신호 발생 회로는, 상기 비선택 워드선의 비선택 타이밍에 대하여, 상기 선택 워드선의 선택 타이밍을 1.0μ초 이상 늦게 제어하는 불휘발성 반도체 기억 장치.
- 제4항에 있어서,상기 제어 신호 발생 회로는, 상기 비선택 워드선의 비선택 타이밍에 대하여, 상기 선택 워드선의 선택 타이밍을 1.0μ초 이상 늦게 제어하는 불휘발성 반도체 기억 장치.
- 전하 축적층과 제어 전극을 갖는 메모리 셀을 전기적으로 직렬로 복수 접속한 메모리 셀 유닛과,복수의 상기 메모리 셀의 제어 전극에 각각 전기적으로 접속된 복수의 워드선과,상기 메모리 셀 유닛의 일단의 상기 메모리 셀에 전기적으로 접속된 비트선과,상기 메모리 셀 유닛의 타단의 상기 메모리 셀에 전기적으로 접속된 소스선을 갖고 있는 불휘발성 반도체 기억 장치의 데이터 판독 방법으로서,상기 메모리 셀 유닛의 비선택 메모리 셀에 접속된 비선택 워드선을 선택하고,상기 메모리 셀 유닛의 선택 메모리 셀에 접속된 선택 워드선을, 상기 비선택 워드선의 선택 타이밍에 대하여 어긋나게 하여 선택하는불휘발성 반도체 기억 장치의 데이터 판독 방법.
- 제9항에 있어서,상기 비선택 워드선을 선택한 후에, 상기 선택 워드선을 선택하는 불휘발성 반도체 기억 장치의 데이터 판독 방법.
- 제1항의 불휘발성 반도체 기억 장치와,상기 불휘발성 반도체 기억 장치의 동작을 제어하는 컨트롤러와,상기 컨트롤러를 통해서 상기 불휘발성 반도체 기억 장치에 접속되어, 제어 신호의 입력, 전원의 입력, 및 데이터의 입출력을 행하는 패드부를 포함하는 메모리 카드.
- 전하 축적층과 제어 전극을 갖는 메모리 셀을 전기적으로 직렬로 복수 접속하고, 그 일단의 상기 메모리 셀에 소스측 선택 트랜지스터가 전기적으로 접속되고, 그 타단에 드레인측 선택 트랜지스터가 전기적으로 접속된 메모리 셀 유닛과,복수의 상기 메모리 셀의 제어 전극에 각각 전기적으로 접속된 복수의 워드선과,상기 소스측 선택 트랜지스터에 전기적으로 접속된 소스선과,상기 드레인측 선택 트랜지스터에 전기적으로 접속된 비트선과,데이터 판독 동작에서, 선택 메모리 셀이 상기 소스측 선택 트랜지스터에 인접할 때, 상기 소스측 선택 트랜지스터를 온 동작한 후에 상기 드레인측 선택 트랜지스터를 온 동작하고, 상기 선택 메모리 셀이 상기 드레인측 선택 트랜지스터에 인접할 때, 상기 드레인측 선택 트랜지스터를 온 동작한 후에 상기 소스측 선택 트랜지스터를 온 동작시키는 게이트선 제어 회로와,데이터 판독 동작에서, 상기 소스측 선택 트랜지스터에 인접할 때와 상기 드레인측 선택 트랜지스터에 인접할 때에서 선택 메모리 셀에 접속된 선택 워드선에 인가하는 선택 전압을 바꾸는 제어 신호 발생 회로를 포함하는 불휘발성 반도체 기억 장치.
- 제12항에 있어서,상기 제어 신호 발생 회로는, 상기 소스측 선택 트랜지스터에 인접하는 상기 선택 워드선에 인가되는 상기 선택 전압을, 상기 드레인측 선택 트랜지스터에 인접하는 상기 선택 워드선에 인가되는 상기 선택 전압에 비해서 낮게 설정하는 불휘발성 반도체 기억 장치.
- 제13항에 있어서,상기 제어 신호 발생 회로는, 상기 소스측 선택 트랜지스터에 인접하는 상기 선택 워드선에 인가되는 상기 선택 전압과, 상기 드레인측 선택 트랜지스터에 인접 하는 상기 선택 워드선에 인가되는 상기 선택 전압 사이의 전압차를 가변 제어하는 불휘발성 반도체 기억 장치.
- 제12항에 있어서,상기 게이트선 제어 회로는, 합계 k(k은 2 이상의 정수)개의 상기 메모리 셀이 접속되는 상기 메모리 셀 유닛에서, 상기 소스측 선택 트랜지스터에 인접하는 1번째로부터 상기 드레인측 선택 트랜지스터를 향하는 n(n은 k보다 작은 0 이상의 정수)번째까지의 1개의 상기 메모리 셀이 선택된 때, 상기 소스측 선택 트랜지스터를 온 동작한 후에 상기 드레인측 선택 트랜지스터를 온 동작하고, n+1 번째로부터 상기 드레인측 선택 트랜지스터에 인접하는 k번째까지의 1개의 상기 메모리 셀이 선택된 때, 상기 드레인측 선택 트랜지스터를 온 동작한 후에 상기 소스측 선택 트랜지스터를 온 동작하는 제어를 행하는 불휘발성 반도체 기억 장치.
- 전하 축적층과 제어 전극을 갖는 메모리 셀을 전기적으로 직렬로 복수 접속하고, 그 일단의 상기 메모리 셀에 소스측 선택 트랜지스터가 전기적으로 접속되고, 그 타단에 드레인측 선택 트랜지스터가 전기적으로 접속된 메모리 셀 유닛과,복수의 상기 메모리 셀의 제어 전극에 각각 전기적으로 접속된 복수의 워드선과,상기 소스측 선택 트랜지스터에 전기적으로 접속된 소스선과,상기 드레인측 선택 트랜지스터에 전기적으로 접속된 비트선을 갖고 있는 불휘발성 반도체 기억 장치의 데이터 판독 방법으로서,선택 메모리 셀이 상기 소스측 선택 트랜지스터에 인접할 때, 상기 소스측 선택 트랜지스터를 온 동작한 후에 상기 드레인측 선택 트랜지스터를 온 동작하고,상기 선택 메모리 셀이 상기 드레인측 선택 트랜지스터에 인접할 때, 상기 드레인측 선택 트랜지스터를 온 동작한 후에 상기 소스측 선택 트랜지스터를 온 동작하고,상기 소스측 선택 트랜지스터에 인접할 때와 상기 드레인측 선택 트랜지스터에 인접할 때에서 선택 메모리 셀에 접속된 선택 워드선에 인가하는 선택 전압을 바꾸는불휘발성 반도체 기억 장치의 데이터 판독 방법
- 제12항의 불휘발성 반도체 기억 장치와,상기 불휘발성 반도체 기억 장치의 동작을 제어하는 컨트롤러와,상기 컨트롤러를 통해서 상기 불휘발성 반도체 기억 장치에 접속되어, 제어 신호의 입력, 전원의 입력, 및 데이터의 입출력을 행하는 패드부를 포함하는 메모리 카드.
- 전하 축적층과 제어 전극을 갖는 메모리 셀을 전기적으로 직렬로 복수 접속하고, 그 일단의 상기 메모리 셀에 소스측 선택 트랜지스터가 전기적으로 접속되고, 그 타단에 드레인측 선택 트랜지스터가 전기적으로 접속된 메모리 셀 유닛과,복수의 상기 메모리 셀의 제어 전극에 각각 전기적으로 접속된 복수의 워드선과,상기 소스측 선택 트랜지스터에 전기적으로 접속된 소스선과,상기 드레인측 선택 트랜지스터에 전기적으로 접속된 비트선과,데이터 판독 동작에서, 선택 메모리 셀이 상기 소스측 선택 트랜지스터에 인접할 때, 상기 소스측 선택 트랜지스터를 온 동작한 후에 상기 드레인측 선택 트랜지스터를 온 동작하고, 상기 선택 메모리 셀이 상기 드레인측 선택 트랜지스터에 인접할 때, 상기 드레인측 선택 트랜지스터를 온 동작한 후에 상기 소스측 선택 트랜지스터를 온 동작시키는 게이트선 제어 회로와,데이터 판독 동작에서, 상기 메모리 셀 유닛의 선택 메모리 셀에 접속된 선택 워드선의 선택 타이밍을, 비선택 메모리 셀에 접속된 비선택 워드선의 비선택 타이밍에 대하여 어긋나게 함과 함께, 상기 소스측 선택 트랜지스터에 인접할 때와 상기 드레인측 선택 트랜지스터에 인접할 때에서 선택 메모리 셀에 접속된 선택 워드선에 인가하는 선택 전압을 바꾸는 제어 신호 발생 회로를 포함하는 불휘발성 반도체 기억 장치.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005327725A JP4851779B2 (ja) | 2005-11-11 | 2005-11-11 | 不揮発性半導体記憶装置及びこれを搭載したメモリカード |
JPJP-P-2005-00327725 | 2005-11-11 | ||
JPJP-P-2005-00354034 | 2005-12-07 | ||
JP2005354034A JP4791812B2 (ja) | 2005-12-07 | 2005-12-07 | 不揮発性半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070050848A KR20070050848A (ko) | 2007-05-16 |
KR100795634B1 true KR100795634B1 (ko) | 2008-01-17 |
Family
ID=38139117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060111010A KR100795634B1 (ko) | 2005-11-11 | 2006-11-10 | 불휘발성 반도체 기억 장치, 그 데이터 판독 방법 및메모리 카드 |
Country Status (2)
Country | Link |
---|---|
US (4) | US7529131B2 (ko) |
KR (1) | KR100795634B1 (ko) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1746605B1 (en) * | 2005-07-22 | 2009-02-11 | STMicroelectronics S.r.l. | Reading method of a nand-type memory device and NAND-type memory device |
KR100795634B1 (ko) | 2005-11-11 | 2008-01-17 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치, 그 데이터 판독 방법 및메모리 카드 |
KR100666182B1 (ko) * | 2006-01-02 | 2007-01-09 | 삼성전자주식회사 | 이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체메모리 장치 및 워드라인 어드레싱 방법 |
JP2008052803A (ja) * | 2006-08-23 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008052808A (ja) * | 2006-08-24 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード |
US7876611B2 (en) * | 2008-08-08 | 2011-01-25 | Sandisk Corporation | Compensating for coupling during read operations in non-volatile storage |
JP2010123211A (ja) | 2008-11-20 | 2010-06-03 | Toshiba Corp | 半導体記憶装置の書き込み方法 |
JP2010129125A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | 多値不揮発性半導体メモリ |
JP4846814B2 (ja) * | 2009-03-13 | 2011-12-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8395936B2 (en) | 2011-05-09 | 2013-03-12 | Sandisk Technologies Inc. | Using channel-to-channel coupling to compensate floating gate-to-floating gate coupling in programming of non-volatile memory |
JP5254413B2 (ja) | 2011-09-22 | 2013-08-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5674630B2 (ja) * | 2011-12-02 | 2015-02-25 | 株式会社東芝 | 暗号化演算装置を搭載する不揮発性半導体記憶装置 |
JP2015130213A (ja) * | 2014-01-07 | 2015-07-16 | 株式会社東芝 | 半導体記憶装置 |
KR102442337B1 (ko) | 2018-05-14 | 2022-09-13 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법 |
US10847207B2 (en) | 2019-04-08 | 2020-11-24 | Micron Technology, Inc. | Apparatuses and methods for controlling driving signals in semiconductor devices |
US10910027B2 (en) | 2019-04-12 | 2021-02-02 | Micron Technology, Inc. | Apparatuses and methods for controlling word line discharge |
US10854272B1 (en) | 2019-06-24 | 2020-12-01 | Micron Technology, Inc. | Apparatuses and methods for controlling word line discharge |
US10937476B2 (en) | 2019-06-24 | 2021-03-02 | Micron Technology, Inc. | Apparatuses and methods for controlling word line discharge |
US10854273B1 (en) | 2019-06-24 | 2020-12-01 | Micron Technology, Inc. | Apparatuses and methods for controlling word drivers |
US10854274B1 (en) * | 2019-09-26 | 2020-12-01 | Micron Technology, Inc. | Apparatuses and methods for dynamic timing of row pull down operations |
US11205470B2 (en) | 2020-04-20 | 2021-12-21 | Micron Technology, Inc. | Apparatuses and methods for providing main word line signal with dynamic well |
US11990175B2 (en) | 2022-04-01 | 2024-05-21 | Micron Technology, Inc. | Apparatuses and methods for controlling word line discharge |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5835141A (en) | 1994-11-22 | 1998-11-10 | Lucent Technologies Inc. | Single-polysilicon CMOS active pixel image sensor |
US6798698B2 (en) | 1997-05-14 | 2004-09-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5555204A (en) * | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
JP3563452B2 (ja) | 1994-08-10 | 2004-09-08 | 株式会社東芝 | セル閾値分布検知回路およびセル閾値分布検知方法 |
KR0157342B1 (ko) | 1995-06-09 | 1998-12-01 | 김광호 | 불휘발성 반도체 메모리의 전압 센싱 방법 |
JP3576763B2 (ja) | 1997-08-21 | 2004-10-13 | 株式会社東芝 | 半導体記憶装置 |
JP3905984B2 (ja) | 1998-09-11 | 2007-04-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2000173300A (ja) | 1998-12-07 | 2000-06-23 | Toshiba Corp | 不揮発性半導体メモリのテスト方法及びテスト回路 |
JP3215397B2 (ja) | 2000-09-25 | 2001-10-02 | 株式会社東芝 | 半導体記憶装置 |
JP2002133885A (ja) * | 2000-10-30 | 2002-05-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP3957985B2 (ja) * | 2001-03-06 | 2007-08-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3829088B2 (ja) * | 2001-03-29 | 2006-10-04 | 株式会社東芝 | 半導体記憶装置 |
KR100449864B1 (ko) * | 2002-07-18 | 2004-09-22 | 주식회사 하이닉스반도체 | 부스팅 회로 |
JP2004158614A (ja) | 2002-11-06 | 2004-06-03 | Sony Corp | 不揮発性半導体メモリ装置およびそのデータ書き込み方法 |
JP3961989B2 (ja) | 2003-06-23 | 2007-08-22 | 株式会社東芝 | 半導体記憶装置 |
JP3984209B2 (ja) * | 2003-07-31 | 2007-10-03 | 株式会社東芝 | 半導体記憶装置 |
JP4034769B2 (ja) | 2003-09-08 | 2008-01-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100642187B1 (ko) * | 2003-09-08 | 2006-11-10 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치, 전자 카드 및 전자 장치 |
JP4427361B2 (ja) | 2004-03-16 | 2010-03-03 | 株式会社東芝 | 不揮発性半導体メモリ |
JP2005267821A (ja) | 2004-03-22 | 2005-09-29 | Toshiba Corp | 不揮発性半導体メモリ |
JP3993581B2 (ja) | 2004-04-30 | 2007-10-17 | 株式会社東芝 | 半導体記憶装置 |
JP4417813B2 (ja) * | 2004-10-01 | 2010-02-17 | 株式会社東芝 | 半導体記憶装置及びメモリカード |
US7251160B2 (en) * | 2005-03-16 | 2007-07-31 | Sandisk Corporation | Non-volatile memory and method with power-saving read and program-verify operations |
KR100795634B1 (ko) * | 2005-11-11 | 2008-01-17 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치, 그 데이터 판독 방법 및메모리 카드 |
JP2007184605A (ja) * | 2006-01-04 | 2007-07-19 | Hynix Semiconductor Inc | 非揮発性メモリ素子、その製造方法及びそのプログラム方法 |
JP2008052803A (ja) * | 2006-08-23 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008052808A (ja) * | 2006-08-24 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード |
-
2006
- 2006-11-10 KR KR1020060111010A patent/KR100795634B1/ko active IP Right Grant
- 2006-11-10 US US11/558,714 patent/US7529131B2/en active Active
-
2009
- 2009-01-28 US US12/361,362 patent/US7710779B2/en not_active Expired - Fee Related
-
2010
- 2010-03-24 US US12/730,330 patent/US8243517B2/en not_active Expired - Fee Related
-
2011
- 2011-08-16 US US13/210,431 patent/US8213232B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5835141A (en) | 1994-11-22 | 1998-11-10 | Lucent Technologies Inc. | Single-polysilicon CMOS active pixel image sensor |
US6798698B2 (en) | 1997-05-14 | 2004-09-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US20050265097A1 (en) * | 1997-05-14 | 2005-12-01 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
KR20070050848A (ko) | 2007-05-16 |
US20100177563A1 (en) | 2010-07-15 |
US20110299339A1 (en) | 2011-12-08 |
US8243517B2 (en) | 2012-08-14 |
US7529131B2 (en) | 2009-05-05 |
US20070133288A1 (en) | 2007-06-14 |
US8213232B2 (en) | 2012-07-03 |
US7710779B2 (en) | 2010-05-04 |
US20090154241A1 (en) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100795634B1 (ko) | 불휘발성 반도체 기억 장치, 그 데이터 판독 방법 및메모리 카드 | |
US11393545B2 (en) | Semiconductor memory device | |
KR100829790B1 (ko) | 플래시 메모리 장치 및 플래시 메모리 장치의 데이터 독출방법 | |
US7315472B2 (en) | Non-volatile memory device | |
KR100845135B1 (ko) | 불휘발성 메모리 장치에서의 프로그램 방법 및 이를 위한불휘발성 메모리 장치 | |
KR101259792B1 (ko) | 낸드 플래시 메모리 소자의 읽기 방법 | |
US8659951B2 (en) | Nonvolatile semiconductor memory device and method of data write therein | |
JP2008146771A (ja) | 半導体記憶装置 | |
JP2008140488A (ja) | 半導体記憶装置 | |
KR20080018827A (ko) | 불휘발성 반도체 기억 장치 및 그 데이터 판독 방법과메모리 카드 | |
KR101632428B1 (ko) | 전류 검출회로 및 반도체 기억장치 | |
KR101705294B1 (ko) | 플래시 메모리 및 그 프로그램 방법 | |
KR102152524B1 (ko) | 반도체 기억장치, 및 nand형 플래시 메모리의 소거방법 | |
US9135968B2 (en) | Method of operating a semiconductor memory device | |
KR20130071689A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
US20150092495A1 (en) | Semiconductor memory device and method of operating the same | |
KR20100098145A (ko) | 비휘발성 메모리 장치의 프로그램 방법 | |
JP4791812B2 (ja) | 不揮発性半導体装置 | |
KR20020096876A (ko) | 반도체 기억장치 | |
JP4851779B2 (ja) | 不揮発性半導体記憶装置及びこれを搭載したメモリカード | |
JP6290034B2 (ja) | 不揮発性半導体記憶装置、及びその読み出し方法 | |
KR20130006299A (ko) | 반도체 장치의 동작 방법 | |
TWI841928B (zh) | 半導體記憶裝置及於半導體記憶裝置中執行讀出動作之方法 | |
KR20140026126A (ko) | 반도체 메모리 장치 및 이의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131219 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151209 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171219 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191219 Year of fee payment: 13 |