KR870009385A - 반도체 집적회로 장치 - Google Patents

반도체 집적회로 장치 Download PDF

Info

Publication number
KR870009385A
KR870009385A KR870001855A KR870001855A KR870009385A KR 870009385 A KR870009385 A KR 870009385A KR 870001855 A KR870001855 A KR 870001855A KR 870001855 A KR870001855 A KR 870001855A KR 870009385 A KR870009385 A KR 870009385A
Authority
KR
South Korea
Prior art keywords
voltage
output
semiconductor integrated
integrated circuit
circuit device
Prior art date
Application number
KR870001855A
Other languages
English (en)
Other versions
KR960003594B1 (ko
Inventor
기요우고 이시이
가즈마사 야나기나우
마사야 무라나가
Original Assignee
미쓰다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초 에루. 에스. 아이 엔지니어링 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초 에루. 에스. 아이 엔지니어링 가부시기가이샤 filed Critical 미쓰다 가쓰시게
Publication of KR870009385A publication Critical patent/KR870009385A/ko
Application granted granted Critical
Publication of KR960003594B1 publication Critical patent/KR960003594B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

반도체 집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 다이나믹 RAM의 워드선 선택 타이밍 신호 발생회로를 위한 승압회로에 적용한 경우의 1실시예를 도시한 회로도.
제2도는 제1도의 승압회로를 포함한 다이나믹 RAM의 1실시예를 도시한 블록도.
제3도는 제2도의 다이나믹 RAM의 워드선 선택 회로를 도시한 회로도.

Claims (15)

  1. 전원전압 이상으로, 제1의 소정의 전압이하로 된 출력전압을 공급하기 위한 전압 발생수단을 구비한 반도체 집적회로장치. 상기 전압발생 수단은, 상기 전원전압 이상의 전압을 발생하는 승압수단과, 상기 전원전압 이상의 전압을 제1의 소정의 전압이하로 하는 전압 제한 수단으로 된다.
  2. 특허청구의 범위 제1항에 따른 반도체 집적회로 장치에 있어서, 상기 전압 제한 수단은, 상기 승압 수단의 출력측에 마련되어 상기 승압수단의 출력을 상기 제1의 소정의 전압이하로 제한하다.
  3. 특허청구의 범위 제2항에 따른 반도체 집적회로 장치에 있어서,
    상기 전압 제한 수단은, 상기 전원전압과 상기 전압 발생수단의 출력단자와의 사이에 마련된 적어도 1개의 MOSFET로 된다.
  4. 특허청구의 범위 제1항에 따른 반도체 집적회로 장치에 있어서,
    상기 전압제한 수단은, 상기 승압수단의 입력측에 마련되어, 상기 승압수단에 공급되는 전압을 제2의 소정의 전압이하에 제한하는 것에 의해서, 상기 승압수단의 출력을 상기 제1의 소정의 전압이하로 제한한다.
  5. 특허청구의 범위 제4항에 따른 반도체 집적회로 장치에 있어서,
    상기 승압수단은 용량소자로 된다. 상기 승압수단의 출력은 상기 용량소자의 제1의 전극에 발생된다. 상기 승압수단의 출력은 상기 용량소자의 제1과 제2의 전극을 제3과 제4의 전위로 하는 프리챠지 동작후에, 상기 제2의 전극을 제5의 전위로 하는 것에 의해서 발생된다. 상기 제3과, 제5의 전위는 상기 제4의 전위보다 높다.
  6. 특허청구의 범위 제5항에 따른 반도체 집적회로 장치에 있어서,
    상기 전압제한 수단은, 상기 제3의 전위를 상기 전원 전압이하의 제6의 소정의 전압이하로 제한된 전압으로 하는 것에 의해서, 상기 용량소자의 프리챠지 전압을 적게한다.
  7. 특허청구의 범위 제5항에 따른 반도체 집적회로 장치에 있어서,
    상기 전압제한 수단은 상기 제4의 전위를 접지전압 이상의 제7의 소정의 전압 이상의 전압으로 하는 것에 의해서, 상기 용량소자의 프리챠지 전압을 적게한다.
  8. 특허청구의 범위 제5항에 따른 반도체 집적회로 장치에 있어서,
    상기 전압제한 수단은, 상기 제5의 전위를 상기 전원 전압 이하의 제8의 소정의 전압이하로 제한된 전압으로 한다.
  9. 특허청구의 범위 제8항에 따른 반도체 집적회로 장치에 있어서,
    상기 전압제한 수단은, 상기 용량 소자의 제2의 전극과 상기 전원전압과의 사이에 접속된 제1 MOSFET와, 상기 제1 MOSFET의 게이트와, 제9의 소정의 전압과의 사이에 접속된 제2와, 제3 MOSFET로 된다. 상기 제2와 제3 MOSFET는 병열로 접속되고, 상기 제2 MOSFET의 게이트에는, 상기 제9의 소정의 전압이 공급되며, 상기 제3 MOSFET의 게이트는상기 제1 MOSFET의 게이트에 접속된다.
  10. 특허청구의 범위 제1항에 따른 반도체 집적회로 장치로서 또 다음으로 된다.
    메모리 어레이. 이것은 제1의 방향으로 연재된 여러개의 워드선과, 제2의 방향으로 연재된 여러개의 데이터선과, 상기 워드선과, 상기 데이터선과의 교점에 대응해서 배치된 여러개의 메모리셀을 포함한다.
    상기 워드선을 선택하기 위한 제1선택수단 및
    상기 데이터선을 선택하기 위한 제2선택수단, 여기에 있어서, 상기 전압 발생수단은, 상기 제1선택수단에 상기 출력전압을 공급한다. 이로 인해서 선택된 워드선의 전위는 실질적으로 상기 출력전압으로 된다.
  11. 특허청구의 범위 제10항에 따른 반도체 집적회로 장치에 있어서, 상기 메모리셀은 MOSFET와, 이에 접속된 용량소자로 된다.
  12. 특허청구의 범위 제11항에 따른 반도체 집적회로 장치에 있어서,
    상기 제1선택 수단은, 제1선택회로, 제2선택회로, 상기 제1선택회로와, 상기 워드선과의 사이에 접속되어, 그 게이트에 상기 제2선택회로의 출력이 공급되는 MOSFET로 된다. 상기 전압 발생수단의 상기 출력전압은, 상기 제1선택회로에 공급된다.
  13. 특허청구의 범위 제10항에 따른 반도체 집적회로 장치에 있어서,
    상기 승압수단은 용량소자로 된다. 상기 승압수단의 출력은 상기 용량소자의 제1의 전극에 발생된다. 상기 승압수단의 출력은 상기 용량소자의 제1과 제2의 전극을 제3과 제4의 전위로 하는 프리차지 동작후에, 상기 제2의 전극을 제5의 전위로 하는 것에 의해서 발생된다. 상기 제3과 제5의 전위는 상기 제4의 전위보다 높다. 그리고 여기에 있어서 상기 전압 제한수단은, 상기 승압 수단의 입력측에 마련된다. 상기 전압제한 수단은, 상기 제5의 전위를 상기 전원전압 이하의 제7의 소정의 전압 이하로 제한된 전압으로 하는 것에 의해서 상기 승압수단의 출력을 상기 제1의 소정의 전압이하로 제한한다.
  14. 특허청구의 범위 제13항에 따른 반도체 집적회로 장치로서 또 다음으로 된다.
    상기 워드선을 선택하기 위한 타이밍 신호를 발생하는 타이밍 발생회로. 여기에 있어서 상기 제5의 전위는, 상기 타이밍 발생회로의 출력으로서 공급된다.
  15. 특허청구의 범위 제13항에 따른 반도체 집적회로 장치에 있어서,
    상기 승압수단의 출력은 P 찬넬형 MOSFET를 통해서 출력된다. 상기 P 찬넬형 MOSFET의 기체 기게이트는, 상기 용량소자의 상기 한쪽의 전극에 접속된다.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870001855A 1986-03-12 1987-03-03 반도체 기억장치 및 반도체 집적회로장치에 형성되는 승압회로의 승압전압형성방법 KR960003594B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-52514 1986-03-12
JP61052514A JPH0817032B2 (ja) 1986-03-12 1986-03-12 半導体集積回路装置
JP52514 1986-03-12

Publications (2)

Publication Number Publication Date
KR870009385A true KR870009385A (ko) 1987-10-26
KR960003594B1 KR960003594B1 (ko) 1996-03-20

Family

ID=12916842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870001855A KR960003594B1 (ko) 1986-03-12 1987-03-03 반도체 기억장치 및 반도체 집적회로장치에 형성되는 승압회로의 승압전압형성방법

Country Status (3)

Country Link
US (1) US4807190A (ko)
JP (1) JPH0817032B2 (ko)
KR (1) KR960003594B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197033A (en) 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
KR960009249B1 (ko) * 1987-04-24 1996-07-16 미다 가쓰시게 반도체 메모리
JP2652694B2 (ja) * 1988-12-28 1997-09-10 三菱電機株式会社 昇圧回路
US4954731A (en) * 1989-04-26 1990-09-04 International Business Machines Corporation Wordline voltage boosting circuits for complementary MOSFET dynamic memories
JPH03283182A (ja) * 1990-03-30 1991-12-13 Nec Corp 半導体昇圧回路
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
JPH0438790A (ja) * 1990-06-01 1992-02-07 Toshiba Corp ダイナミック型半導体記憶装置
JP3107556B2 (ja) * 1990-06-01 2000-11-13 株式会社東芝 ダイナミック型半導体記憶装置
KR930003929B1 (ko) * 1990-08-09 1993-05-15 삼성전자 주식회사 데이타 출력버퍼
JPH0812754B2 (ja) * 1990-08-20 1996-02-07 富士通株式会社 昇圧回路
JPH04255989A (ja) 1991-02-07 1992-09-10 Mitsubishi Electric Corp 半導体記憶装置および内部電圧発生方法
US5159210A (en) * 1991-09-27 1992-10-27 Cyrix Corporation Line precharging circuits and methods
KR0113252Y1 (ko) * 1991-12-24 1998-04-14 문정환 워드라인 전압 공급회로
TW367656B (en) * 1994-07-08 1999-08-21 Hitachi Ltd Semiconductor memory device
KR100206928B1 (ko) * 1996-07-26 1999-07-01 구본준 반도체 메모리의 데이타라인 등화 제어회로
EP0928003B1 (en) * 1997-12-31 2005-09-21 STMicroelectronics S.r.l. Row decoder circuit for an electronic memory device, particularly for low voltage applications

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6040118B2 (ja) * 1977-08-19 1985-09-09 株式会社日立製作所 Ｍｏｓ型集積回路
JPS55162633A (en) * 1979-06-06 1980-12-18 Fujitsu Ltd Bootstrap circuit
JPS5835794A (ja) * 1981-08-24 1983-03-02 Hitachi Ltd 昇圧回路
JPS58122692A (ja) * 1982-01-14 1983-07-21 Toshiba Corp 能動昇圧回路
JPS60198620A (ja) * 1984-03-21 1985-10-08 Sharp Corp Ｌｓｉ化したタイミング発生回路
US4639622A (en) * 1984-11-19 1987-01-27 International Business Machines Corporation Boosting word-line clock circuit for semiconductor memory
US4649523A (en) * 1985-02-08 1987-03-10 At&T Bell Laboratories Semiconductor memory with boosted word line
US4678941A (en) * 1985-04-25 1987-07-07 International Business Machines Corporation Boost word-line clock and decoder-driver circuits in semiconductor memories

Also Published As

Publication number Publication date
JPH0817032B2 (ja) 1996-02-21
JPS62212997A (ja) 1987-09-18
US4807190A (en) 1989-02-21
KR960003594B1 (ko) 1996-03-20

Similar Documents

Publication Publication Date Title
KR870009385A (ko) 반도체 집적회로 장치
KR930024162A (ko) 반도체 기억 장치
KR920001524A (ko) Cmos 집적회로장치
KR940017213A (ko) 반도체 기억장치
KR920018772A (ko) 반도체 기억장치
KR930024010A (ko) 불휘발성 반도체 기억장치
KR920018759A (ko) 반도체 메모리장치에서의 워드라인 구동회로
KR940017214A (ko) 기준전압 발생회로
KR970017680A (ko) 반도체 메모리 장치
KR870005393A (ko) 반도체 메모리
KR910006996A (ko) 비휘발성 메모리 어레이
KR850004855A (ko) 반도체 메모리 장치
KR900019019A (ko) 고밀도 반도체 메모리장치의 전원 공급전압 변환회로
KR890010909A (ko) 반도체 메모리 회로
KR960012006A (ko) 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치
KR940012394A (ko) 번인 모드에서 분리게이트의 신뢰성 개선회로
KR870004450A (ko) 반도체 기억장치
KR880001109A (ko) 집적논리회로
KR900005230B1 (ko) 반도체 승압 신호 발생회로
KR890015265A (ko) 불휘발성 메모리 회로장치
KR910020731A (ko) 반도체장치 및 그 번인방법
CN1090407C (zh) 模式设定电路
KR920006974A (ko) 다이너믹형 반도체기억장치
KR930003150A (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치
KR870009398A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060306

Year of fee payment: 11

EXPY Expiration of term