KR960030233A - 반도체 기억 장치 - Google Patents

반도체 기억 장치 Download PDF

Info

Publication number
KR960030233A
KR960030233A KR1019960000750A KR19960000750A KR960030233A KR 960030233 A KR960030233 A KR 960030233A KR 1019960000750 A KR1019960000750 A KR 1019960000750A KR 19960000750 A KR19960000750 A KR 19960000750A KR 960030233 A KR960030233 A KR 960030233A
Authority
KR
South Korea
Prior art keywords
power supply
sense amplifier
wiring group
core block
memory device
Prior art date
Application number
KR1019960000750A
Other languages
English (en)
Other versions
KR100196017B1 (ko
Inventor
히로유끼 다께나까
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR960030233A publication Critical patent/KR960030233A/ko
Application granted granted Critical
Publication of KR100196017B1 publication Critical patent/KR100196017B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명의 반도체 기억 장치는 메모리 셀 어레이와 감지 증폭기 어레이를 각각 복수개 교대로 배치하고, 복수의 감지 증폭기 구동 회로를 그 감지 증폭기 어레이의 단부에 배치하여 구성한 코어 블록(CB)와, 그 코어 블록의 장변 및 단변을 따라 L자 모양으로 배치한 전원 회로(40)과, 코어 블록 상방에 편목 모양으로 배치되고, 전원 회로와 복수의 감지 증폭기구동 회로를 접속한 전원 배선군(PSLC, PSLR)을 구비한다.
본 발명을 이용함으로써, 칩 면적을 증대시키지 않고, 감지 증폭기 구동 회로 등 전력을 필요로 하는 부위에 충분한 전력을 공급할 수 있는 반도체 기억 장치를 제공할 수 있다.

Description

반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예의 주요부를 도시한 반도체 기억장치의 평면도, 제2도는 본 발명의 실시예의 주요부를 도시한 반도체 기억 장치의 평면도, 제3도는 본 발명의 실시예의 주요부를 상세히 확대하여 도시한 평면도, 제5도는 본 발명의 실시예의 주요부를 더욱 상세히 확대하여 도시한 평면도.

Claims (10)

  1. 메모리 셀을 행렬 모양으로 배치한 메모리 셀 어레이와 감지 증폭기를 열 모양으로 배치한 감지 증폭기 어레이를 각각 복수개 교호로 배치하고, 상기 감지 증폭기 어레이에 각각 대응한 복수개의 제1감지 증폭기 구동 회로를 상기 감지 증폭기 어레이의 단부에 각각 배치하여 구성한 코어 블록(CB); 상기 코어 블록의 제1장변(長邊) 및 제1단변(短邊)을 따라 L자 모양으로 배치되어, 상기 복수의 제1감지 증폭기 구동 회로의 전력을 공급하는 전원 회로(40); 및 상기 코어 블록 상방에 편목(編木) 모양으로 배치되어, 상기 전원 회로와 상기 복수의 감지 증폭기 구동 회로를 접속한 전원배선군(PSLC 및 PSLR)을 포함하는 것을 특징으로 하는 반도체 기억 장치.
  2. 제1항에 있어서, 상기 전원 배선군은 행 방향으로 복수개 배치된 제1전원 배선군(PSLC) 및 열 방향으로배치된 제2 전원 배선군(PSLR)으로 구성되고, 상기 제1전원 배선군과 상기 제2 전원 배선군은 번갈아 교차하고, 각 교차위치에서 서로 접속되어 있는 것을 특징으로 하는 반도체 기억 장치.
  3. 제1항에 있어서, 상기 전원 회로는 또한 상기 제1장변에 대향하는 제2 장변 및 상기 제1단변에 대향하는제2 단변을 따라 배치되어, 상기 코어 블록을 둘러싸도록 구성되어 있는 것을 특징으로 하는 반도체 기억 장치.
  4. 제1항에 있어서, 상기 복수의 제1감지 증폭기 구동 회로는 상기 코어 블록의 제1및 제2 장변을 따라 열모양으로 배치되어 있는 것을 특징으로 하는 반도체 기억 장치.
  5. 제2항에 있어서, 상기 코어 블럭은 디코드 회로 및 이와 접속된 상기 제2 전원 배선군과 평행하게 배치된복수의 선택선을 포함하고, 상기 제2 전원 배선군은 상기 복수의 선택선과 동일한 배선층으로 형성되어 있는 것을 특징으로 하는 반도체 기억 장치.
  6. 제1항에 있어서, 상기 코어 블록은 상기 감지 증폭기 어레이에 각각 대응하여 상기 감지 증폭기 어레이의단부에 배치된 복수의 제2 감지 증폭기 구동 회로를 포함하고, 상기 코어 블록 상방에 편목 모양으로 배치되어 상기 복수의 제2 감지 증폭기 구동 회로와 접속된 접지 배선군을 더 포함하는 것을 특징으로 하는 반도체 기억 장치.
  7. 제1항에 있어서, 상기 전원 회로는 한 단은 외부로부터 입력되는 전원 단자에, 다른 단은 상기 전원 배선군에 접속도고, 제어 전극이 참조 전위에 의해 제어되는 MOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 기억 장치.
  8. 제7항에 있어서, 상기 참조 전위는 상기 MOS 트랜지스터의 상기 다른 단으로부터 얻어지는 전원 전위를 전원의 하나로서 이용하는 참조 전위 발생 회로에 의해 생성되는 것을 특징으로 하는 반도체 기억 장치.
  9. 제8항에 있어서, 상기 참조 전위 발생 회로는 점점 감소하는 전위를 승압하여 상기 참조 전위를 얻는 것을 특징으로 하는 반도체 기억 장치.
  10. 상기 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 전원 회로는 상기 복수의 제1감지 증폭기 구동 회로에 추가되고, 그 밖의 다른 주변 회로에도 전력을 공급하는 것을 특징으로 하는 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960000750A 1995-01-17 1996-01-16 반도체 기억 장치 KR100196017B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7004551A JPH08195083A (ja) 1995-01-17 1995-01-17 半導体記憶装置
JP95-004551 1995-01-17

Publications (2)

Publication Number Publication Date
KR960030233A true KR960030233A (ko) 1996-08-17
KR100196017B1 KR100196017B1 (ko) 1999-06-15

Family

ID=11587192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000750A KR100196017B1 (ko) 1995-01-17 1996-01-16 반도체 기억 장치

Country Status (5)

Country Link
US (1) US5699289A (ko)
JP (1) JPH08195083A (ko)
KR (1) KR100196017B1 (ko)
CN (1) CN1084516C (ko)
TW (1) TW281767B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361018B2 (ja) 1996-11-11 2003-01-07 株式会社東芝 半導体記憶装置
KR100258345B1 (ko) * 1996-11-28 2000-06-01 윤종용 파워라인의 배치구조를 개선한 반도체 메모리 장치
US6130470A (en) * 1997-03-24 2000-10-10 Advanced Micro Devices, Inc. Static random access memory cell having buried sidewall capacitors between storage nodes
US5844836A (en) * 1997-03-24 1998-12-01 Advanced Micro Devices, Inc. Memory cell having increased capacitance via a local interconnect to gate capacitor and a method for making such a cell
JP4056107B2 (ja) * 1997-06-20 2008-03-05 エルピーダメモリ株式会社 半導体集積回路
CA2217359C (en) * 1997-09-30 2005-04-12 Mosaid Technologies Incorporated Method for multilevel dram sensing
JP4017248B2 (ja) * 1998-04-10 2007-12-05 株式会社日立製作所 半導体装置
JPH11306763A (ja) * 1998-04-23 1999-11-05 Nec Corp 半導体記憶装置
DE19907155A1 (de) * 1999-02-19 2000-08-31 Siemens Ag Integrierte Halbleiterspeicheranordnung mit Selbstpufferung von Versorgungsspannungen
JP2001067868A (ja) 1999-08-31 2001-03-16 Mitsubishi Electric Corp 半導体記憶装置
KR100351054B1 (ko) * 2000-06-13 2002-09-05 삼성전자 주식회사 승압 전압 레벨 안정화 회로를 구비한 반도체 메모리장치
US6339541B1 (en) * 2000-06-16 2002-01-15 United Memories, Inc. Architecture for high speed memory circuit having a relatively large number of internal data lines
JP4195821B2 (ja) * 2003-02-26 2008-12-17 富士通マイクロエレクトロニクス株式会社 半導体集積回路の設計方法
JP2006100436A (ja) * 2004-09-28 2006-04-13 Toshiba Corp 半導体装置
JP4787592B2 (ja) * 2005-10-14 2011-10-05 パナソニック株式会社 システムｌｓｉ
KR100727411B1 (ko) * 2005-12-29 2007-06-13 삼성전자주식회사 오픈 비트라인 구조의 메모리 셀 어레이를 가지는 반도체메모리 장치의 승압전압 발생회로 및 승압전압 발생방법
KR100776738B1 (ko) * 2006-04-06 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치
KR100743659B1 (ko) * 2006-06-30 2007-07-30 주식회사 하이닉스반도체 센스 앰프의 센싱 타이밍 제어 회로
US9196375B2 (en) * 2013-07-05 2015-11-24 Kabushiki Kaisha Toshiba Semiconductor storage device
CN115424654B (zh) * 2021-06-01 2024-07-05 长鑫存储技术有限公司 存储器
US12094518B2 (en) 2022-11-17 2024-09-17 Macronix International Co., Ltd. Memory device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
JPH07114259B2 (ja) * 1989-10-19 1995-12-06 株式会社東芝 半導体記憶装置
US5040144A (en) * 1989-11-28 1991-08-13 Motorola, Inc. Integrated circuit with improved power supply distribution
JP2758504B2 (ja) * 1990-07-06 1998-05-28 松下電器産業株式会社 半導体記憶装置
JPH0562461A (ja) * 1991-04-09 1993-03-12 Mitsubishi Electric Corp 半導体記憶装置
KR940003410B1 (ko) * 1991-08-01 1994-04-21 삼성전자 주식회사 망사 구조의 전원선을 가지는 반도체 메모리 장치
US5325336A (en) * 1992-09-10 1994-06-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having power line arranged in a meshed shape
JP2792795B2 (ja) * 1992-10-29 1998-09-03 三菱電機株式会社 半導体集積装置
KR970005691B1 (ko) * 1993-09-06 1997-04-18 삼성전자주식회사 전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩

Also Published As

Publication number Publication date
CN1134023A (zh) 1996-10-23
KR100196017B1 (ko) 1999-06-15
JPH08195083A (ja) 1996-07-30
CN1084516C (zh) 2002-05-08
TW281767B (ko) 1996-07-21
US5699289A (en) 1997-12-16

Similar Documents

Publication Publication Date Title
KR960030233A (ko) 반도체 기억 장치
KR940017213A (ko) 반도체 기억장치
JP2002141477A5 (ko)
JPH0358540B2 (ko)
US7634744B2 (en) Semiconductor memory device and method for generating ROM data pattern
KR960025724A (ko) 반도체기억장치
KR910006996A (ko) 비휘발성 메모리 어레이
KR960012006A (ko) 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치
KR940003410B1 (ko) 망사 구조의 전원선을 가지는 반도체 메모리 장치
KR970067340A (ko) 반도체 기억 장치
KR940026952A (ko) 반도체 메모리 장치
KR880011797A (ko) 반도체 기억장치
KR960015588A (ko) Loc형 반도체 메모리 소자
KR930018588A (ko) 불휘발성 반도체 메모리장치
KR910019054A (ko) 랜덤 악세스 메모리 소자
KR100420088B1 (ko) 반도체 장치
KR940006264A (ko) 반도체 메모리 회로
KR890007287A (ko) 반도체 기억장치
KR960019736A (ko) 반도체 기억장치
US6169699B1 (en) Semiconductor memory device
KR20010062376A (ko) 반도체 기억 장치
US4654823A (en) Read/write memory and cell constituting same
JPH01211945A (ja) 半導体装置
KR19980041810A (ko) 클럭 드라이버 회로 및 반도체 집적 회로 장치
KR940022562A (ko) 센스증폭기의 구동을 제어하는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee