KR970005691B1 - 전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩 - Google Patents
전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩 Download PDFInfo
- Publication number
- KR970005691B1 KR970005691B1 KR1019930017783A KR930017783A KR970005691B1 KR 970005691 B1 KR970005691 B1 KR 970005691B1 KR 1019930017783 A KR1019930017783 A KR 1019930017783A KR 930017783 A KR930017783 A KR 930017783A KR 970005691 B1 KR970005691 B1 KR 970005691B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- voltage line
- line
- ground voltage
- supply voltage
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 230000002093 peripheral effect Effects 0.000 claims abstract description 39
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000008878 coupling Effects 0.000 claims description 18
- 238000010168 coupling process Methods 0.000 claims description 18
- 238000005859 coupling reaction Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000003491 array Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 반도체칩에서 전원노이즈를 감소시키기 위한 전원라인의 구조를 보여주는 도면.
제2도는 본 발명에 따른 반도체칩에서 전원노이즈를 감소시키기 위한 전원라인 구조의 일실시예를 개략적으로 보여주는 도면.
제2a도는 제2도에서 사용된 전용전원발생기의 실시예를 보여주는 회로도.
제2b도는 제2도에 따른 전원라인의 구조가 반도체칩에 실제적으로 설계된 경우를 보여주는 도면.
제3도는 본 발명에 따른 반도체칩에서 전원노이즈를 감소시키기 위한 전원라인구조의 다른 실시예를 개략적을 보여주는 도면.
제3a도는 제3도에 따른 전원라인의 구조가 반도체칩에 실제적으로 설계된 경우를 보여주는 도면.
본 발명은 외부에서 공급되는 전원전압과 접지전압을 전원으로 사용하는 반도체칩에 관한 것으로서, 특히 메모리어레이와 주변회로에 전원을 공급하기 위하여 반도체칩내부에 배치되고 전원노이즈를 줄이기 위한 전원전압라인 및 접지전압라인의 구조에 관한 것이다.
집적회로기술에 의해 메모리장치등이 제조되는 반도체칩에서는, 칩 내부의 다양한 회로들에 전원전압 및 접지전압을 공급하기 위한 전원라인(전원전압라인과 접지전압라인을 통칭함)이 배치된다. 칩 내부에서의 동작전압의 레벨은 그러나 전원라인에 의해 공급되는 전원전압과 접지전압사이의 전압영역에서 이루어진다. 다이나믹 램과 같이 메모리어레이영역과 주변회로영역을 가지는 메모리장치가 그러한 반도체칩에 실장되는 경우, 메모리장치의 고집적화에 따른 전원라인의 신장에 의해 접지전압라인(또는 전원 전압라인)으로부터 발생된 전원노이즈가 전원전압라인(또는 접지전압라인)으로 유기되는 현상이 존재한다. 이러한 전원노이즈를 줄이기 위해 통상의 반도체칩에서는 전원전압라인 및 접지전압라인을 캐패시터의 양측 평판으로 하는 노이즈감쇄용 캐패시터를 구비하고 있다.
제1도는 그러한 노이즈감쇄용 캐패시터가 주변회로영역과 데이타출력영역에 설치된 경로를 등가적으로 보여준다. 제1도에 도시된 바와 같이, 주변회로용의 전원전압라인 Vccp와 주변회로용의 접지전압라인 Vssp사이에는 주변회로에서 발생되는 전원노이즈를 감쇄시키기 위한 주변회로전원노이즈감쇄용 캐패시터 Cp가 형성되어 있고, 데이타출력영역 예를들어 데이타출력버퍼등에 전원을 공급하기 위한 데이타 출력용 전원전압라인 Vccp와 데이타출력용 접지전압라인 Vssq사이에는 데이타출력라인 등에서 발생되는 전원노이즈를 감쇄시키기 위한 데이타출력전원노이즈감쇄용 캐패시터 Cq가 형성되어 있다. 상기와 같은 전원노이즈감쇄용 캐패시터의 형성이 전원전압라인 또는 접지전압라인 각각에 대하여 전원노이즈를 억제하는 효과는 있으나, 캐피시터의 고유한 특성인 커플링(coupling)에 의한 노이즈신호성분의 전달(접지전압라인으로부터 전원전압라인으로의 전달 또는 전원전압라인으로부터 접지전압라인으로의 전달)이라는 문제가 나타난다. 전원노이즈는 주로 메모리어레이로부터 읽혀진 데이타가 데이타출력버퍼를 통하여 반도체칩의 외부로 출력될 때 해당하는 데이타신호의 전위에 따라 데이타출력라인이 접지전압레벨로 될 때, 데이타출력측의 접지전압라인 Vssq에 전압스윙(voltage swing)에 따른 전류스카이크가 발생된다. 접지전압라인 Vssq에서 나타나는 그러한 전류스파이크는 노이즈신호성분으로 되어 상기 커플링캐패시터 Cq를 통하여 데이타출력측의 전원전압라인 Vccq로 전달되어 결과적으로 신호전송의 오동작을 초래하게 된다. 주변회로영역에서도 데이타출력측보다는 심하지 않더라도 그러한 커플링에 의한 노이즈신호성분의 전달현상은 존재하며, 전원전압라인에서 발생된 노이즈신호성분이 접지전압라인으로 전달되는 경우도 있다.
따라서 본 발명의 목적은 전원노이즈에 대하여 안정된 전원라인구조를 가지는 반도칩을 제공함에 있다.
본 발명의 다른 목적은 전원전압라인과 접지전압라인이 배치된 반도체칩에서 상기 전원전압라인 및 접지전압라인이 서로의 노이즈신호성분에 대하여 영향을 받지않도록 하는 장치를 제공함에 있다.
본 발명의 또다른 목적은 메모리어레이영역과 주변회로 영역을 가지는 메모리장치가 집적제조된 반도체칩에서 상기 메모리장치의 동작중에 발생되는 전원노이즈에 대하여 안정된 전원라인의 구조를 제공함에 있다.
전술한 본 발명의 목적을 달성하기 위하여 본 발명은, 전원전압라인과 접지전압라인을 가지는 반도체칩에 있어서, 상기 전원전압라인과 접지전압라인사이에 배치되고 적어도 상기 전원전압과 전위와 상기 전비전압의 전위사이의 전위를 가지는 정온전압이 공급되는 정온전원라인과, 상기 정온전원라인 및 상기 전원전압라인 사이와 상기 접지전압라인 및 상기 정온전원라인 사이에 각각 연결된 커플링수단을 구비함을 특징으로 한다. 또한, 본 발명에 따른 또다른 특징은, 전원전압라인과 접지전압라인을 가지는 반도체칩에 있어서, 상기 전원전압의 전위와 동일한 전위의 전압이 공급되는 정온전원전압라인과, 상기 접지전압과 동일한 전위의 전압이 공급되는 정온접지전압라인과, 상기 정온전원전압라인과, 상기 접지전압라인 사이에 연결된 접지전압커플링수단과, 상기 전원전압라인과, 상기 정온접지전압라인 사이에 연결된 전원전압커플링수단을 구비하는 것이다. 또한, 본 발명에서는 전원전압라인 및 접지전압라인이 다수개의 전원전압패드 및 접지전압패드를 통하여 반도체칩내에서 신장되면 메모리어레이용과 주변회로영역 및 데이타출력용의 전원으로서 별도로 제공되는 경우에도 상술한 바와 같은 특징들이 적용될 수 있다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 제2도에는 본 발명의 일실시예에 따른 전원라인의 구조를 개략적으로 나타나 있으며, 메모리어레이쪽에 비해 전원노이즈의 발생빈도 및 비중이 비교적 큰 주변회로 영역과 데이타출력영역에서 적용한 예를 보여준다. 제2도에 도시된 바와 같이, 주변회로용 전원전압라인 Vccp(데이타출력용 전원전압라인 Vccq)와 주변회로용 접지전압라인 Vssp(또는 데이타출력용 접지전압라인 Vssq)사이에는, 본 발명에 따라 별도로 구비된 정온전원발생기(10)으로부터 연결된 커플링노이즈흡수용의 전원라인 Vint(이하 정온(靜穩)전원라인(quiet power line)이라 칭함)가 배열되고, 그러한 정온전원라인 Vint와 전원전압라인 Vccp(또는 Vccq)사이 및 정온전원라인과 Vint와 접지전압라인 Vssp(또는 Vssq)사이에 전원전압정온캐패시터 Cic와 접지전압 정온캐패시터 Cis가 각각 형성된다. 이러한 구조에 의하면, 전원저압라인 또는 접지전압라인에서 발생되는 노이즈신호성분은 상기 정온전원라인과의 사이에 형성된 정온캐패시터 Cic 또는 Cis를 통하여 정온전원라인 Vint로 흡수되기 때문에, 제1도의 종래의 경우와 같이 전원전압라인과 접지전압라인사이의 캐패시터의 커플링에 의한 노이즈신호성분의 전달은 차단될 수 있음을 알 수 있다.
상기 정온전원라인 Vint로 공급되는 정온전원의 전위는 전원전압과 접지전압의 중간전위인 Vcc/2의 레벨이 바람직하다. 또한 이러한 전압을 발생하는 정온전원발생기 (10)의 구성원, 제2a도에 보인 바와 같이, 전원 전압 Vcc와 접지전압 Vss사이에 동일한 채널크기를 가지는 NMOS형 다이오드 N1 및 N2를 직렬연결하고 N1과 N2사이에서 상기 정온전원라인 Vint로 공급되는 정온전원을 발생시키는 회로로써 실현할 수 있다. 제2a도에 보인 정온전원발생기 (10)의 구성은 간단한 일례를 소개한 것일 뿐 정온전원의 레벨인 Vcc/2의 전위를 안정시키기 위하여, 공지의 전압발생기에서 채용하는 전위안정수단등을 채용하는 것은 본 발명의 기술분야에서 통상의 지식을 가진 자에게는 쉬울 것이다.
제2b도는 상기와 같은 본 발명의 일실시예에 따른 전원라인의 구조를 메모리장치가 집적제도된 실제의 반도체칩상에서 구현한 예를 보여준다. 제2b도에 도시된 바와 같이, 반도체칩 (1)상에 설치된 메모리장치의 메모리어레이는 4개의 메모리뱅크 MA1-MA4로 분할된 것을 예로 들었다. 메모리뱅크들을 제외한 반도체칩 (1)내의 나머지 영역 (7)은 메모리뱅크내의 메모리셀에 정보를 저장하고 읽어내기 위해 필요한 어드레스입력 및 디코딩회로들과 데이타를 감지하고 전송 및 입력하기 위한 회로들로 이로어진 주변회로 영역이다. 전원전압패드 (3)으로부터 신장하는 전원전압라인 Vcc와 접지전압패드 (5)로부터 신장하는 접지전압라인 Vss는 반도체칩 (1)의 가장자리를 따라 배치되면서 상기한 주변회로들과 메모리뱅크들에 전원을 공급한다. 그리고, 반도체칩 (1)상에 집적회로제조공정에 의해 형성된 제2a도와 같은 정온전원발생기의 출력단에 연결된 정온전원라인 Vint는 전원전압라인 Vcc와 접지 전압라인 Vss사이에 배치된다. 전원전압라인 Vcc와 정온전원라인 Vint사이에 적정 갯수의 전원전압정온캐패시터들이 형성되어 있고, 정온전원라인 Vint와 접지전압라인 Vss사이에는 적정 갯수의 접지전압정온캐패시터들이 형성되어 있다.
상기 정온캐피시터는 n형 모오스트랜지스터를 이용하여 구성하는 것이 바람직하다. 그러한 경우, 전원전압정온캐패시터 Cic는, 반도체장치의 제조공정중에 형성된 n형 모오스트랜지스터의 게이트를 전원전압라인 Vcc에 도전성의 폴리실리콘, 폴리사이드 또는 금속물질을 이용하여 연결하고 상기 n형 모오스트랜지스토의 소오스 및 드레인영역은 전술한 바와 같은 도전성의 물질을 이용하여 정온전원라인 Vint에 연결함으로써 만들어진다. 또한, 접지전압정온캐패시터 Cic는 n형 모오스트랜지스터의 게이트를 정온전원라인 Vint에 연결하고 소오스 및 드레인을 접지전압라인 Vss에 연결함으로써 완성된다.
제2b도에서는 하나씩의 전원전압패드 및 접지전압패드로부터 신장하는 전원전압라인 및 접지전압라인을 도시하였으나, 다수의 전원전압패드 및 접지전압패드를 사용하여 메모리어레이용과 주변회로용 및 데이타출력용으로 구분하여 전원전압라인 및 접지전압라인을 각각 배치한 경우에도 제2도 내지 제2b도와 같은 실시예가 적용될 수 있음을 알아야 한다.
제3도는 본 발명에 따른 다른 실시예의 개략적인 구성을 보여주는 도면으로서, 주변회로영역에 있어서의 적용예를 나타낸다. 제3도에 도시된 바와 같이, 전원전압패드 (4)로부터 주변회로용의 전원전압라인 Vccp와 정온용의 전원전압라인 Vccx가 각각 별도로 신장하고 있으며, 접지전압패드 (6)으로부터는 주변회로용의 접지전압라인 Vssp와 정온용의 접지전압라인 Vssx가 각각 별도로 신장하고 있다. 정온전원전압라인 Vccx와 접지전압라인 Vssp사이에는 접지전압정온용의 캐패시터 Cscp가 연결되고 있고, 정온접지전압라인 Vssx와 전원전압라인 Vccp 사이에는 전원전압정온용의 캐패시터 Ccsp가 연결되어 있다. 그러한 구성에 의해, 주변회로용의 접지전압라인 Vssp에서 발생되는 노이즈신호성분은 주번회로용의 전원전압라인 Vccp로 전달되지 않고 접지전압정온용의 캐패시터 Sscp를 통하여 정온전원전압라인 Vccx로 흡수된다. 또한, 마찬가지로 주변회로용의 전원전압라인 Vccp에서 발생되는 노이즈 신호성분은 주번회로용의 접지전압라인 Vssp로 전달되지 않고 전원전압정온용의 캐패시터 Cscp를 통하여 정온접지 전압라인 Vssx로 흡수된다.
제3a도는 제3도에 보인 본 발명의 다른 실시예에 따라 실제의 반도체칩에 적용한 경우를 보여준다. 제3도에 도시된 바와 같이, 반도체칩 (2)에는 4개의 메모리뱅크들 MA1-MA4로 분할 된 메모리어레이를 구비하는 반도체장치가 직접회로제조공정에 의해 형성되어 있다. 메모리뱅크들을 제외한 나머지의 반도체칩의 영역 (8)은 전술한 제2b도의 경우와 마찬가지로 메모리뱅크를 구동시키고 데이타를 전송 및 입출력하기 위한 주변회로영역에 해당한다.
전원전압패드 (4)로부터 각각 별도로 신장하며 반도체칩 (2)의 가장자리를 따라 배치된 전원전압라인 Vcc 및 정온전원전압라인 Vccx사이에는, 접지전압패드 (6)으로부터 각각 별도로 신장하는 접지전압라인 Vss 및 정온접지전압라인 Vssx가 배치되어 있다. 전원전압라인 Vcc와 정온접지전압라인 Vssx사이에는 적정갯수의 전원전압정온캐패시터들 Ccs가 형성되어 있고, 접지전압라인 Vss와 정온전원전압라인 Vccx사이에는 적정갯수의 접지전압정온캐패시터들 Csc가 형성되어 있다.
상기 정온캐패시터는 n형 모오스트랜지스터를 이용하여 구성하는 것이 바람직하다. 그러한 경우, 전원전압정온캐패시터는, 반도체장치의 제조공정중에 형성된 n형 모오스트랜지스터의 게이트를 전원전압라인 Vcc에 도전성의 폴리실리콘, 폴리사이드 또는 금속물질을 이용하여 연결하고 상기 n형 모오스트랜지스터의 소오스 및 드레인영역은 전술한 바와 같은 도전성의 물질을 이용하여 정온접지전압라인 Vssx에 연결함으로써 만들어진다. 또한, 접지전압정온캐피시터는 n형 모오스트랜지스터의 게이트를 정온전원전압라인 Vccx에 연결하고 소오스 및 드레인을 접지전압라인 Vss에 연결함으로써 완성된다.
제3a도에서는 하나씩의 전원전압패드 및 접지전압패드로부터 신장하는 전원전압라인 및 접지전압라인을 도시하였으나, 다수의 전원전압패드 및 접지전압패드를 사용하여 메모리어레이용과 주변회로용 및 데이타출력용으로 구분하여 전원전압라인 및 접지전압라인을 각각 배치한 경우에도 제2도 내지 제2b도와 같은 실시예가 적용될 수 있음을 알아야 한다.
상술한 바와 같이, 본 발명은 전원전압라인 및 접지전압라인으로부터 발생되는 전원노이즈의 신호성분이 접지전압라인 또는 전원전압라인으로 전달되어 오동작을 일으키지 않도록 하는 정온수단을 사용함에 의해, 메모리장치가 전원노이즈에 대하여 인정하도록 하는 효과가 있다. 특히, 전원노이즈 발생 빈도 및 비중이 메모리어레이측에 비해 비교적 심한 주변회로영역 또는 데이타출력영역에서 전원노이즈를 억제함은 물론 커플링효과에 의한 정원라인간의 상호간섭을 억제할 수 있는 수단을 제공하는 효과가 있다.
Claims (7)
- 전원전압라인 및 접지전압라인을 가지는 반도체칩에 있어서, 상기 전원전압라인 과 상기 접지전압라인사이에 배치되고 상기 전원전압의 전위와 상기 접지전압의 전위사이의 전위를 가지는 정온전압이 공급되는 정온전원라인과, 상기 정온전원라인 및 상기 전원전압라인사이와 상기 접지전압라인 및 상기 정온전원라인사이에 각각 연결된 커플링수단을 구비함을 특징으로 하는 반도체칩.
- 제1항에 있어서, 상기 커플링수단이 씨모오스제조공정에 의해 형성된 캐패시터임을 특징으로 하는 반도체칩.
- 전원전압라인과 접지전압라인을 가지는 반도체칩에 있어서, 상기 전원전압의 전위와 동일한 전위의 전압이 공급되는 정온전원전압라인과, 상기 접지전압과 동일한 전위의 전압이 공급되는 정온접지전압라인과, 상기 정온전원전압라인과 상기 접지전압라인사이에 연결된 접지전압커플링수단과, 상기 전원전압라인과 상기 정온접지전압라인사이에 연결된 전원전압커플링수단을 구비함을 특징으로 하는 반도체칩.
- 제3항에 있어서, 상기 커플링수단들이 씨모오스제조공정에 의해 형성된 캐패시터임을 특징으로 하는 반도체칩.
- 제3항에 있어서, 상기 정온전원전압라인과 상기 전원전압라인이 상기 반도체칩내에 구비된 하나의 전원전압패드에 연결되고, 상기 정온접지전압라인과 상기 접지전압라인이 상기 반도체칩내에 구비된 하나의 접지전압패드에 연결됨을 특징으로 하는 반도체칩.
- 메모리어레이에 전원을 공급하기 위한 메모리어레이용전원전압라인 및 접지전압라인과 주변회로들에 전원을 공급하기 위한 주변회로용전원전압라인 및 접지전압라인을 가지는 반도체칩에 있어서, 적어도 상기 주변회로용전원전압의 전위와 상기 주변회로용접지전압의 전위사이의 전위를 가지는 정온전압이 공급되는 정온전원라인과, 상기 정온전원라인 및 상기 주변회로용전원전압라인사이와 상기 주변회로용접지전압라인 및 상기 정온전원라인 및 상기 주변회로용전원전압라인사이와 상기 주변회로용접지전압라인 및 상기 정온전원라인사이에 각각 연결된 커플링수단을 적어도 구비함을 특징으로 하는 반도체칩.
- 메모리어레이에 전원을 공급하기 위한 메모리어레이용전원전압라인 및 접지전압라인과 주변회로들에 전원을 공급하기 위한 주변회로용전원전압라인 및 접지전압라인을 가지는 반도체칩에 있어서, 상기 주변회로용전원전압의 전위와 동일한 전위의 전압이 공급되는 정온전원전압라인과, 상기 주변회로용접지전압과 동일한 전위의 전압이 공급되는 정온접지전압라인과, 상기 정온전원전압라인과 상기 주변회로용접지전압라인사이에 연결된 접지전압커플링수단과, 상기 주변회로용 전원전압라인과 상기 정온접지전압라인사이에 연결된 전원전압커플링수단을 적어도 구비함을 특징으로 하는 반도체칩.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930017783A KR970005691B1 (ko) | 1993-09-06 | 1993-09-06 | 전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩 |
| US08/291,943 US5535152A (en) | 1993-09-06 | 1994-08-17 | Semiconductor chip having a low-noise power supply arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930017783A KR970005691B1 (ko) | 1993-09-06 | 1993-09-06 | 전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950010049A KR950010049A (ko) | 1995-04-26 |
| KR970005691B1 true KR970005691B1 (ko) | 1997-04-18 |
Family
ID=19362951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930017783A KR970005691B1 (ko) | 1993-09-06 | 1993-09-06 | 전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5535152A (ko) |
| KR (1) | KR970005691B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195083A (ja) * | 1995-01-17 | 1996-07-30 | Toshiba Microelectron Corp | 半導体記憶装置 |
| KR0170906B1 (ko) * | 1995-11-01 | 1999-03-30 | 김주용 | 반도체 기억장치의 파워라인 커플링 방지 회로 |
| JP3556388B2 (ja) * | 1996-04-23 | 2004-08-18 | 株式会社 沖マイクロデザイン | 半導体メモリ装置 |
| US5942951A (en) * | 1997-03-11 | 1999-08-24 | Stmicroelectronics, Inc. | Method and apparatus for reducing a noise differential in an electronic circuit |
| KR20010008439A (ko) * | 1998-12-30 | 2001-02-05 | 김영환 | 전자노이즈 감소 회로 |
| US6730989B1 (en) * | 2000-06-16 | 2004-05-04 | Infineon Technologies Ag | Semiconductor package and method |
| US20060077002A1 (en) * | 2004-10-08 | 2006-04-13 | White Richard T | Apparatus and methods for saving power and reducing noise in integrated circuits |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855613A (en) * | 1987-05-08 | 1989-08-08 | Mitsubishi Denki Kabushiki Kaisha | Wafer scale integration semiconductor device having improved chip power-supply connection arrangement |
| KR910008099B1 (ko) * | 1988-07-21 | 1991-10-07 | 삼성반도체통신주식회사 | 메모리 칩의 파워 및 시그널라인 버싱방법 |
| JP2894635B2 (ja) * | 1990-11-30 | 1999-05-24 | 株式会社東芝 | 半導体記憶装置 |
-
1993
- 1993-09-06 KR KR1019930017783A patent/KR970005691B1/ko not_active IP Right Cessation
-
1994
- 1994-08-17 US US08/291,943 patent/US5535152A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5535152A (en) | 1996-07-09 |
| KR950010049A (ko) | 1995-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10692856B2 (en) | Semiconductor integrated circuit device | |
| US4808844A (en) | Semiconductor device | |
| KR19990037652A (ko) | 웰 저항을 사용한ｃｍｏｓ회로의 ｅｓｄ 보호 | |
| US5313118A (en) | High-speed, low-noise, CMOS output driver | |
| US6351421B1 (en) | Data output buffer | |
| KR970005691B1 (ko) | 전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩 | |
| JPH10173509A (ja) | 半導体集積回路装置 | |
| US5343352A (en) | Integrated circuit having two circuit blocks energized through different power supply systems | |
| US7688104B2 (en) | On-die termination device to compensate for a change in an external voltage | |
| US8847431B2 (en) | Semiconductor device including a pair of shield lines | |
| KR19980081691A (ko) | 칩면적 및 소비 전력을 감소시킬 수 있는 반도체 집적회로 장치 | |
| US5121036A (en) | Semiconductor integrated circuit with pads and power supply lines | |
| US6376920B1 (en) | Semiconductor chip having a low-noise ground line | |
| KR970017607A (ko) | 반도체 집적회로 | |
| KR100242987B1 (ko) | 5v 톨러런트 입출력 회로 | |
| US5641986A (en) | Semiconductor device | |
| JP3730003B2 (ja) | 半導体装置 | |
| US4868627A (en) | Complementary semiconductor integrated circuit device capable of absorbing noise | |
| US6310796B1 (en) | Dynamic random access memory device and μBGA package using multiple reference voltage pads | |
| US5374839A (en) | Semiconductor memory device | |
| JPH05198742A (ja) | 半導体集積回路装置 | |
| KR100223671B1 (ko) | 다중 전원전압을 가지는 반도체 메모리 장치 | |
| KR100631957B1 (ko) | 정전기 방전 보호 회로 | |
| JP2842597B2 (ja) | 半導体集積回路装置 | |
| EP0626756A2 (en) | Output circuit having three power supply lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110729 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |