KR960015588A - Loc형 반도체 메모리 소자 - Google Patents

Loc형 반도체 메모리 소자 Download PDF

Info

Publication number
KR960015588A
KR960015588A KR1019950039260A KR19950039260A KR960015588A KR 960015588 A KR960015588 A KR 960015588A KR 1019950039260 A KR1019950039260 A KR 1019950039260A KR 19950039260 A KR19950039260 A KR 19950039260A KR 960015588 A KR960015588 A KR 960015588A
Authority
KR
South Korea
Prior art keywords
memory cell
circuit
pad
arrays
array
Prior art date
Application number
KR1019950039260A
Other languages
English (en)
Other versions
KR100207765B1 (ko
Inventor
아끼라 즈지모또
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960015588A publication Critical patent/KR960015588A/ko
Application granted granted Critical
Publication of KR100207765B1 publication Critical patent/KR100207765B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

2개의 열과 2개의 행의 메모리 셀 어레이(1a, 1b, 1c, 1d)를 구비하는 반도체 메모리 소자에 있어서, 패드(2a)를 구비하는 데이타 입력/출력 회로(2)와 상기 패드(4a)를 구비하는 제어 신호 회로(4)는 메모리 셀 어레이의 한 행 사이에 정렬되며, 상기 패드(3-1a, 3-2a)를 갖는 어드레스 신호 회로(3-1, 3-2)는 메모리 셀 어레이의 다른 행의 외부에 배치된다.

Description

LOC형 반도체 메모리 소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 따른 LOC형 반도체 기억 소자의 실시예를 도시하는 칩 레이아웃 다이어그램,
제7도는 제6도 리드의 평면도.

Claims (10)

  1. 반도체 메모리 소자에 있어서, 제1 및 제2메모리 셀 어레이가 제1열에 정렬되고, 제3 및 제4메모리 셀 어레이가 제2열에 정렬되며, 제1 및 제3메모리 셀 어레이가 제1행에 정렬되고, 제2 및 제4메모리 셀 어레이가 제2행에 정렬되는 구성으로 된 제1, 제2, 제3 및 제4메모리 셀 어레이(1a, 1b, 1c, 1d)와, 상기 제1메모리 셀 어레이와 제3메모리 셀 어레가 사이에 정렬된 데이타 입력/출력 회로(2) 빛 데이타 입력/출력 패드(2a)와, 상기 제1메모러 셀 어레이와 제3메모리 셀 어레가 사이에 정렬된 제어 신호 회로(4) 및 제어 신호 패드(4a)와, 상기 제4메모리 셀 어레이의 반대쪽에서 제2메모리 셀 어레이의 외측면에 정렬된 제1어드레스 신호 회로(3-1) 및 제1어드레스 신호 패드(3-1a)와, 상기 제2메모리 셀 어레이의 반대쪽애서 제4메모리 셀 어레이의 외측면에 배치된 제2어드레스 신호 회로(3-2) 및 제2어드레스 신호 패드(3-2a)를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  2. 제1항에, 있어서, 상기 제1메모리 셀 어레가 및 데이타 입력/출력 회로의 사이와, 제1메모리 셀 어레이 및 제어 신호 회로의 사이와, 제12메모리 셀 어레이 및 제4메모리 셀 어레이의 사이에 배치되며 동시에 제1및 제2메모리 셀 어레가 및 데이타 입력/출력 회로에 연결되는 제1데이타 버스(5-1)와, 상기 제3메모리 셀 어레이 및 데이타 입력/출력 회로의 사이와, 제3메모리 셀 어레이 및 제어 신호 회로의 사이와, 제2메모리 셀 어레이 및 제4메모리 셀 어레이의 사이에 배치되며 동시에 제3 및 제4메모리 셀 어레이 및 데이타 입력/출력 회로에 연결되는 제2데이타 버스(5-2)를 부가로 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  3. 제1항에 있어서, 상기 제2 및 제4메모리 셀 어레이의 반대쪽에서 제1 및 제3메모리 셀 어레이의 외측면에 배치된 제1전력 공급 패드(6-1) 및 제1접지 패드(8-1)와, 상기 제1, 제2, 제3 및 제4메모리 셀 어레이 중에서 대략 중앙 위치에 배치된 제2전력 공급 패드(6-2) 및 제2접지 패드(8-2)와, 상기 제1 및 제3메모리 셀 어레이의 반대쪽에서 제2 및 제4메모리 셀 어레이의 외측면에 배치된 제3진력 공급 패드(6-3) 및 제3첩지 패드(8-3)를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  4. 제3항에 있어서, 상기 제1 및 제3메모리 셀 어레이의 외측면에서 제1 및 제3메모리 셀 어레이 사이의 공간까지 연장하며 동시에 접착와이어에 의해 데이타 입력/출력 패드에 연결되는 데이타와 입력/출력 리드(11-1, 1-2)와, 상기 제1 및 제2메모리 셀 어레이의 외측면에서 제1 및 제3메모리 셀 어레이사이의 공간까지 연장하며 동시에 접착와이어에 의해 제어 신호 패드에 연결되는 제어 신호 리드(13-1, 13-2)와, 제2 및 제4메모리 셀 어레이를 거쳐 연장하며 동시에 접착 와이어에 의해 어드레스 신호 패드에 연결되는 어드레스 신호 리드(12-1, 12-2)와, 제1 및 제3메모리 셀 어레이의 외측면에서 제1 및 제3메모리 셀 어레이 사이의 공간까지 연장하며 동시에 접착와이어에 의해 제1전력 공급 패드 및 제1접지 패드에 각각 연결되는 제1전력 공급 리드(6-1) 및 제1접지 리드(8-1)와, 상기 제2 및 제4메모리 셀 어레이의 외측면에서 제2 및 제4메모리 셀 어레이 사이의 공간까지 연장하며 또 제2전력 공급 패드 및 제2접지 패드의 근처에서 제3전력 공급 패드 및 제3접지 패드의 근처까지 연장하며 동시에 제2전력공급핀이 접착 와이어에 의해 제2 및 제3전력 공급 패드에 연결되고 또한 제2접지핀이 접착 와이어에 의해 제2 및 제3접지 패드에 연결되는 구성으로 된 제2전력 공급 패드(6-2) 및 제2접지 리드(8-2)를 포함하는 리드 프레임을 부가로 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  5. 제1항에 있어서, 상기 제1 및 제3메모리 셀 어레이 사이의 거리는 상기 제2 및 제4메모리 셀 어레이 사이의 거리보다 큰 것을 특징으로 하는 반도체 메모리 소자.
  6. 제1항에 있어서, 상기 제1 및 제2메모리 셀 어레이와 상기 제1어드레스 신호 회로는 상기 제3 및 제4메모리 셀 어레이와 상기 제2어드레스 신호 회로에 대칭인 것을 특징으로 하는 반도체 메모리 소자.
  7. 반도체 소자에 있어서, 제1 및 제2회로 어레이가 제1열에 정렬되고, 제3 및 제4회로 어레이가 제2열에 정렬되며, 제1 및 제3회로 어레이가 제1행에 정렬되고, 제2 및 제4회로 어레이가 제2행에 정렬되는 구성으로된 제1, 제2, 제3 및 제4회로 어레이(1a, 1b, 1c, 1d)와, 상기 제1회로 어레이와 제3회로 어레이 사이에 정렬된 제1패드(2a, 4a)와; 상기 제4회로 어레이와 대향되어 상기 제2회로 어레이의 외부에 정렬된 제2패드(3-1a)와; 상기 제2회로 어레이와 대향되어 상기 제4회로 어레이의 외부에 정렬된 제3패드(3-2a)와; 상기 제2 및 제4회로 어레이와 대향되어 제1 및 제3회로 어레이의 외부에 정렬된 제1전력 공급 패드(6-1) 및 제1접지 패드(8-1)와; 상기 제1, 제2, 제3 및 제4회로 어레이 사이에서 근접된 중앙 위치에 정렬된 제2전력 공급 패드(6-2) 및 제2집지 패드(8-2)와; 상기 제1 및 제3회로 어레이와 대향되어 제2 및 제4회로 어레이의 외부에 정렬된 제3전력 공급 패드(6-3)와; 상기 제1 및 제3회로 어레이의 외부로부터 상기 제1 및 제3회로 어레이 사이의 공간까지 연장되어 있으며, 상기 제1패드에 결합 와이어로 연결되는 제1리드(11-1, 12-2, 13-1, 13-2)와; 상기 제2 및 제4회로 어레이로 연장되며 상기 제2패드에 결합 와이어에 의해 연결되는 제2리드(12-1, 12-2)와; 상기 제1 및 제3회로 어레이의 외부로부터 제1 및 제2회로 어레이 사이의 공간까지 연장되며 제1전력 공급 패드 및 제1접지 패드 각각에 결합 와이어에 의해 연결되는 제1전력 공급 리드(14-1a)와 제1리드(14-2a) 및; 상기 제2 및 제4회로 어레이의 외부로부터 상기 제2 및 제4회로 어레이 사이의 공간까지 연장되어 있고, 상기 제2전력 공급 패드 및 상기 제2접지 패드의 이웃부로부더 상기 제3전력 공급 패드 및 상기 제3접지 패드의 이웃부까지 연장되어 있으며, 제2전력 공급 리드가 결합 와이어에 의해 상기 제2 및 제3전력 공급 패드에 연결되며, 상기 제2 및 제3접지 리드는 결합 와이어에 의해 제2 및 제3접지 패드에 연결되는 제2전력 공급 리드(14-1b)와 제2접지 리드(14-2b)를 포함하는 것을 특징으로 하는 반도체 소자.
  8. 제7항에 있어서, 상기 제1회로 어레이와 제1패드 사이에 그리고 제2회로 어레이와 제4회로 어레이 사이에 정렬되며 상기 제1 및 제2회로 어레이와 상기 제1패드에 연결되는 제1버스(5-1)와; 상기 제3회로 어레이와 제1패드 사이에 그리 제2회로 어레이와 제4회로 어레이 사이에 배치되며 상기 제3 및 제4회로 어레이와 제1패드에 연결된 제2버스(5-2)를 부가로 포함하는 것을 특징으로 하는 반도체 소자.
  9. 제7항에 있어서, 상기 제1 및 제3회로 어레이 사이의 거리는 상기 제2 및 제4회로 어레이 사이의 거리보다 큰 것을 특징으로 하는 반도체 소자.
  10. 제7항에 있어서, 상기 제1 및 제2회로 어레이와 제2패드는 상기 제3 및 제4회로 어레이와 제3패드에 대칭인 것을 특징으로 하는 반도체 소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039260A 1994-10-27 1995-10-27 Loc형 반도체 메모리 장치 KR100207765B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-263634 1994-10-27
JP6263634A JP2647023B2 (ja) 1994-10-27 1994-10-27 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR960015588A true KR960015588A (ko) 1996-05-22
KR100207765B1 KR100207765B1 (ko) 1999-07-15

Family

ID=17392229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039260A KR100207765B1 (ko) 1994-10-27 1995-10-27 Loc형 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US5627792A (ko)
JP (1) JP2647023B2 (ko)
KR (1) KR100207765B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382739B1 (ko) * 2001-04-13 2003-05-09 삼성전자주식회사 비대칭 데이터 경로를 갖는 반도체 메모리 장치
KR100849071B1 (ko) * 2007-05-31 2008-07-30 주식회사 하이닉스반도체 반도체 메모리 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744870A (en) * 1996-06-07 1998-04-28 Micron Technology, Inc. Memory device with multiple input/output connections
JPH10269765A (ja) * 1997-03-24 1998-10-09 Mitsubishi Electric Corp 半導体記憶装置
JPH11195766A (ja) * 1997-10-31 1999-07-21 Mitsubishi Electric Corp 半導体集積回路装置
KR100311035B1 (ko) * 1997-11-21 2002-02-28 윤종용 효율적으로 배치된 패드들을 갖는 반도체 메모리 장치
US5896310A (en) * 1997-12-24 1999-04-20 Texas Instruments Incorporated Multiple bank memory with over-the-array conductors programmable for providing either column factor or y-decoder power connectivity
JPH11283386A (ja) * 1998-03-31 1999-10-15 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JPH11306763A (ja) * 1998-04-23 1999-11-05 Nec Corp 半導体記憶装置
JP3996267B2 (ja) * 1998-05-12 2007-10-24 エルピーダメモリ株式会社 半導体記憶装置
GB2348317B (en) * 1998-06-23 2001-03-07 Samsung Electronics Co Ltd An arrangement of data input/output circuits for use in a semiconductor memory device
JP2005092969A (ja) 2003-09-16 2005-04-07 Renesas Technology Corp 不揮発性半導体記憶装置
US7570523B2 (en) * 2006-07-31 2009-08-04 Sandisk 3D Llc Method for using two data busses for memory array block selection
US7499366B2 (en) 2006-07-31 2009-03-03 Sandisk 3D Llc Method for using dual data-dependent busses for coupling read/write circuits to a memory array
US8279704B2 (en) * 2006-07-31 2012-10-02 Sandisk 3D Llc Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same
US7463536B2 (en) * 2006-07-31 2008-12-09 Sandisk 3D Llc Memory array incorporating two data busses for memory array block selection
JP5419431B2 (ja) * 2008-11-28 2014-02-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2013021528A (ja) * 2011-07-12 2013-01-31 Elpida Memory Inc 半導体装置、及び出力バッファのインピーダンスを調整する方法
JP5535351B1 (ja) 2013-03-01 2014-07-02 株式会社東芝 半導体装置
JP6081229B2 (ja) 2013-03-01 2017-02-15 株式会社東芝 半導体装置、無線装置、及び記憶装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
US5251168A (en) * 1991-07-31 1993-10-05 Texas Instruments Incorporated Boundary cells for improving retention time in memory devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382739B1 (ko) * 2001-04-13 2003-05-09 삼성전자주식회사 비대칭 데이터 경로를 갖는 반도체 메모리 장치
KR100849071B1 (ko) * 2007-05-31 2008-07-30 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
US5627792A (en) 1997-05-06
KR100207765B1 (ko) 1999-07-15
JPH08125143A (ja) 1996-05-17
JP2647023B2 (ja) 1997-08-27

Similar Documents

Publication Publication Date Title
KR960015588A (ko) Loc형 반도체 메모리 소자
US4660174A (en) Semiconductor memory device having divided regular circuits
KR950002012A (ko) 반도체 기억장치
US7714447B2 (en) Semiconductor chip arrangement
US4808844A (en) Semiconductor device
KR930020654A (ko) 반도체 메모리 모듈
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
JPH01107548A (ja) 半導体装置
KR950010089A (ko) 개선된 패드의 배치를 구비한 반도체 집적회로 장치
KR960030233A (ko) 반도체 기억 장치
EP0423825A2 (en) Semiconductor memory device
EP0041844B1 (en) Semiconductor integrated circuit devices
JP2954165B1 (ja) 半導体装置
JP2996324B2 (ja) 半導体集積回路装置
JPH04287360A (ja) 半導体記憶装置
KR970071801A (ko) 반도체 기억장치
KR970008173A (ko) 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치
KR890004327A (ko) 반도체 집적회로장치
JP2659179B2 (ja) 半導体記憶装置
KR890002888A (ko) 반도체 집적회로장치
KR900001020A (ko) 반도체 집적회로 장치
KR200205137Y1 (ko) 반도체 칩
KR970013307A (ko) 개선된 패드 배치를 가진 반도체 장치
JPH0756885B2 (ja) 半導体メモリ
KR970023460A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050408

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee