KR970008173A - 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치 - Google Patents

수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치 Download PDF

Info

Publication number
KR970008173A
KR970008173A KR1019950022941A KR19950022941A KR970008173A KR 970008173 A KR970008173 A KR 970008173A KR 1019950022941 A KR1019950022941 A KR 1019950022941A KR 19950022941 A KR19950022941 A KR 19950022941A KR 970008173 A KR970008173 A KR 970008173A
Authority
KR
South Korea
Prior art keywords
word lines
semiconductor memory
memory device
lines
main word
Prior art date
Application number
KR1019950022941A
Other languages
English (en)
Other versions
KR0183725B1 (ko
Inventor
한의규
유광석
임기원
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950022941A priority Critical patent/KR0183725B1/ko
Priority to JP17136096A priority patent/JP3576316B2/ja
Priority to US08/687,925 priority patent/US5763908A/en
Publication of KR970008173A publication Critical patent/KR970008173A/ko
Application granted granted Critical
Publication of KR0183725B1 publication Critical patent/KR0183725B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치가 개시되어 있다. 본 발명은 셀 어레이 영역 상부에 하나의 주 워드라인에 의해 제어되고 항상 같은 전위를 갖는 복수의 블록 워드라인을 그 한 쪽 옆에 차례로 배치함으로써, 서로 다른 전압을 가지면서 인접한 두 개의 배선 사이의 영역 면적을 최소화시킬 수 있다. 따라서, 셀 어레이 영역 상부에 오염입자에 의한 패턴불량 또는 브릿지가 발생할 경우 확률적으로 수율저하를 감소시킬 수 있다.

Description

수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 제1도의 블록 다이아그램에 도시한 주 워드라인(NWL), 블록워드라인(BWL), 접지선(Vss), 및 전원선(Vcc)을 본 발명에 의해 셀 어레이 영역 상에 배열한 상태의 일 부분을 도시한 배치도이다.

Claims (3)

  1. 셀 어레이 영역 상부에 하나의 주 워드라인, 복수의 블록 워드라인, 복수의 접지선, 및 복수의 전원선을 포함하는 반도체 기억장치에 있어서, 일정영역의 셀을 선택하는 기능을 갖는 주 워드라인; 및 상기 주 워드라인에 의해 제어되고 그 한 쪽 옆에 차례로 배치된 복수의 블록 워드라인을 포함하는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 전원선 양 옆에 서로 이웃한 두 개의 주 워드라인을 각각 배치하는 것을 특징으로 하는 반도체 기억장치.
  3. 제1항에 있어서, 상기 접지선 양 옆에 서로 다른 두 개의 주 워드라인에 의해 제어되는 복수의 블록 워드라인을 각각 배치하는 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950022941A 1995-07-28 1995-07-28 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치 KR0183725B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950022941A KR0183725B1 (ko) 1995-07-28 1995-07-28 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치
JP17136096A JP3576316B2 (ja) 1995-07-28 1996-07-01 半導体メモリ装置
US08/687,925 US5763908A (en) 1995-07-28 1996-07-29 Semiconductor memory device having an interconnect structure which improves yield

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950022941A KR0183725B1 (ko) 1995-07-28 1995-07-28 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치

Publications (2)

Publication Number Publication Date
KR970008173A true KR970008173A (ko) 1997-02-24
KR0183725B1 KR0183725B1 (ko) 1999-04-15

Family

ID=19422086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022941A KR0183725B1 (ko) 1995-07-28 1995-07-28 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치

Country Status (3)

Country Link
US (1) US5763908A (ko)
JP (1) JP3576316B2 (ko)
KR (1) KR0183725B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269297B1 (ko) * 1997-04-25 2000-12-01 윤종용 파워라인들과제어라인들을구비하는집적회로
JP3178427B2 (ja) * 1998-08-18 2001-06-18 日本電気株式会社 半導体記憶装置
KR100507379B1 (ko) * 2002-07-05 2005-08-09 주식회사 하이닉스반도체 워드라인 구동 회로
US6992603B2 (en) * 2004-03-31 2006-01-31 Intel Corporation Single-stage and multi-stage low power interconnect architectures
US7046578B2 (en) 2004-08-23 2006-05-16 Micron Technology, Inc. Method and apparatus for memory device wordline

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432730A (en) * 1993-12-20 1995-07-11 Waferscale Integration, Inc. Electrically programmable read only memory array

Also Published As

Publication number Publication date
KR0183725B1 (ko) 1999-04-15
JP3576316B2 (ja) 2004-10-13
US5763908A (en) 1998-06-09
JPH0945880A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
KR890016573A (ko) 반도체기억장치
KR840003146A (ko) 다이나믹(Dynamic) RAM 집적회로 장치
KR890004321A (ko) 로직마크로 및 랜덤억세스메모리 마크로를 구비한 반도체 집적회로장치
KR940008103A (ko) 반도체 독출전용 메모리
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
KR930005020A (ko) 망사 구조의 전원선을 가지는 반도체 메모리 장치
KR920005341A (ko) 반도체 기억장치
KR940004652A (ko) 반도체 판독전용 메모리
KR970008173A (ko) 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치
KR920007188A (ko) 용장(冗長)회로용 소거불능 eprom 셀
KR970067369A (ko) 반도체 메모리 장치
KR940016232A (ko) 반도체 메모리장치
KR920013654A (ko) 반도체 장치
KR900017165A (ko) 스탠다드셀방식의 반도체집적회로
KR970051436A (ko) 리던던시 퓨즈 상자 및 그 배치 방법
KR960009150A (ko) 반도체 메모리소자
KR910010715A (ko) 반도체 메모리
KR950020965A (ko) 반도체 장치
KR960025798A (ko) 반도체메모리소자의 메모리셀어레이의 배열방법
KR930020699A (ko) 공유 열"상보형 금속 산화물 반도체의 소거가능하고 프로그램가능한 판독 전용 메모리(CMOS EPROM)"용 열(column)선택기 회로
KR940001410A (ko) 스태이틱형 램
KR960042762A (ko) 반도체 기억장치
KR940007876A (ko) 폴디드 비트라인 방식의 디램쎌 어레이
KR100233287B1 (ko) 칩 사이즈를 줄이기 위한 리페어 컬럼 구조를 갖는 반도체메모리장치
KR970067349A (ko) 싱크로너스 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee