JP3576316B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP3576316B2 JP3576316B2 JP17136096A JP17136096A JP3576316B2 JP 3576316 B2 JP3576316 B2 JP 3576316B2 JP 17136096 A JP17136096 A JP 17136096A JP 17136096 A JP17136096 A JP 17136096A JP 3576316 B2 JP3576316 B2 JP 3576316B2
- Authority
- JP
- Japan
- Prior art keywords
- word line
- mwli
- main word
- semiconductor memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体メモリ装置に係り、特に歩留りを改善するように配置されたワ−ドライン、接地線及び電源線を有する半導体メモリ装置に関する。
【０００２】
【従来の技術】
半導体メモリ装置の高集積化に伴って、配線の間隔及び幅が非常に狭まり、これにより微細パタ−ンの形成技術に対する関心が高まっている。このような微細パタ−ンの形成技術は、セルアレイ部、周辺部、故障したセルを置換するための冗長なセルアレイ部より構成される半導体メモリ装置において、歩留りに直接的な影響を与えるため極めて重要である。例えば、互いに隣接した配線間において、パタ−ンの不良または導電性の汚染粒子によりブリッジが発生すると、この２つの配線に対して互いに異なる電圧が与えられる場合に半導体メモリ装置の誤動作を誘発する。
【０００３】
このブリッジがセルアレイ部の配線（例えば、ワ−ドライン、電源線又は接地線）部分に形成される場合には、動作しないセルが生じる場合もある。この場合、一般に動作しないセルを冗長なセルと入れ替えることにより、セルの誤動作に関する問題点を解決することができる。
しかしながら、冗長なセルで置換えた半導体メモリ装置においても、動作待機状態の場合に、依然としてセルアレイ部に形成されたブリッジによる漏れ電流が存在する。したがって、半導体メモリ装置は、待機電流の増加により不良品になることがある。以下に具体例を示す。
【０００４】
図１は、一般的な半導体メモリ装置のデコ−ダ及びワ−ドラインの一部を示したブロック図である。
【０００５】
図１において、参照番号１は、例えば、半導体メモリ装置（例えば、ＳＲＡＭ）のロ−アドレスパッド（不図示）及びロ−アドレスバッファ（不図示）を通して外部から入力されるアドレス信号に基づいて、複数の出力線のうち特定の出力線のみを選択してアクティブにするロ−プリデコ−ダ（Ｘ ｐｒｅ−ｄｅｃｏｄｅｒ）、３は、ロ−プリデコ−ダ１の複数の出力線の状態に応じて、対応する領域のセル群を選択する機能を有する複数の主ワ−ドライン（ＭＷＬｉ） 、５は、各々の主ワ−ドライン３と連結されて、これにより制御される複数のブロックワ−ドライン（ＢＷＬｉ） を示す。１つの主ワ−ドライン３は、一般に、複数（例えば、４つ）のブロックワ−ドライン５を制御する。
【０００６】
図２は、図１における主ワ−ドライン（ＭＷＬｉ）３、ブロックワ−ドライン（ＢＷＬｉ）５、接地線Ｖｓｓ及び電源線Ｖｃｃを従来技術に基づいて配置したセルアレイ領域の一部を示す平面配置図である。
【０００７】
図２において、参照符号Ｖｓｓ及びＶｃｃは、夫々セルに電源を供給するために交互に配置された接地線及び電源線、ＭＷＬｉ は、電源線Ｖｃｃとその最近の１つの接地線Ｖｓｓとの間の中央部に配置されたｉ番目の主ワ−ドライン、ＭＷＬｉ＋１ は、電源線Ｖｃｃとその最近の他の接地線Ｖｓｓとの間の中央部に配置されたｉ＋１番目の主ワ−ドライン、ＢＷＬ０乃至ＢＷＬ３は、対応する主ワ−ドライン（ＭＷＬｉ またはＭＷＬｉ＋１ ）により制御され、その両側に振り分けて配置された複数のブロックワ−ドラインを示す。
【０００８】
例えば、半導体メモリ装置が動作状態、即ち、チップイネ−ブル状態（ｃｈｉｐ ｅｎａｂｌｅ ｍｏｄｅ）であり、ｉ番目の主ワ−ドラインＭＷＬｉ が選択された場合を想定すると、主ワ−ドラインＭＷＬｉ には論理“０”に相当する電圧（即ち、接地電圧Ｖｓｓと同一電圧である０Ｖの電圧）が供給され、主ワ−ドラインＭＷＬｉの両側に配置された複数のブロックワ−ドライン（ＢＷＬ０〜ＢＷＬ３）には、論理“１”に相当する電圧（即ち、電源線Ｖｃｃと同一電圧）が供給される。この場合、選択されない主ワ−ドラインＭＷＬｉ＋１には、論理“１”に相当する電圧が供給され、その両側に配置され、主ワ−ドラインＭＷＬｉ＋１ により制御される複数のブロックワ−ドライン（ＢＷＬ０〜ＢＷＬ３）には論理“０”に相当する電圧が供給される。
【０００９】
一方、半導体メモリ装置が動作待機状態にある場合は、全ての主ワ−ドライン（ＭＷＬｉ 及びＭＷＬｉ＋１ ）に論理“１”に相当する電圧が供給され、該主ワ−ドラインにより制御される全てのブロックワ−ドライン（ＢＷＬ０〜ＢＷＬ３）に論理“０”に相当する電圧が供給される。
【００１０】
上記の従来技術においては、半導体メモリ装置が動作状態にある場合に、互いに異なる電圧が供給された二つの配線間の領域、例えば、接地線Ｖｓｓとそれに隣接して配置されたブロックワ−ドライン（ＢＷＬ３又はＢＷＬ０）との間の領域、電源線Ｖｃｃとそれに隣接して配置されたブロックワ−ドライン（ＢＷＬ３又はＢＷＬ０）との間の領域、主ラインワ−ド（ＭＷＬｉ またはＭＷＬｉ＋１ ）とそれに隣接して配置されたブロックワ−ドライン（ＢＷＬ１又はＢＷＬ２）との間の領域のうち、少なくとも１つの領域にブリッジが形成された場合に、そのブリッジにより漏れ電流が発生して一部のセルが誤動作する。この場合、一般に誤動作する一部のセルを冗長なセルで置換することにより、セルの誤動作に関する問題を解決することができる。
【００１１】
しかしながら、セルアレイ領域上の特定領域、即ち主ワ−ドライン（ＭＷＬｉ 又はＭＷＬｉ＋１ ）とそれに隣接して配置されたブロックワ−ドライン（ＢＷＬ１又はＢＷＬ２）と間の領域、または電源線Ｖｃｃとそれに隣接して配置されたブロックワ−ドライン（ＢＷＬ３又はＢＷＬ０）との間の領域の少なくとも１つの領域にブリッジが形成された場合には、冗長なセルによる置換により、セルの誤動作に関する問題を解決できるとしても、冗長なセルで置換した半導体メモリ装置が動作待機状態にある場合には漏れ電流が発生する。これは、半導体メモリ装置が動作待機状態にある場合に、上記の特定領域において、隣接して配置された２つの配線に互いに異なる電圧が供給されるからである。このような漏れ電流により待機電流が所定のレベルを越えると、半導体メモリ装置は不良品となる。従って、上記の構成の半導体メモリ装置においては、歩留まりが大幅に低下するという問題がある。
【００１２】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みてなされたものであり、その目的は、セルアレイ領域の上部の配線間に形成されるブリッジによる歩留りの低下を防止することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る半導体メモリ装置は、セルアレイ領域上に相互に平行になるように配列された複数の配線を有する半導体メモリ装置において、前記複数の配線は、前記セルアレイ領域上に交互に配置された電源線及び接地線と、その各電源線の両側に配置された主ワ−ドラインと、主ワ−ドラインと接地線との間に配置され、主ワ−ドラインにより制御される複数のブロックワ−ドラインとを備える。
【００１４】
【発明の実施の形態】
以下、添付図面に基づき本発明の実施の形態を詳細に説明する。
【００１５】
図３は、図１に示す主ワ−ドラインＭＷＬ及びブロックワ−ドラインＢＷＬと、接地線Ｖｓｓ及び電源線Ｖｃｃを本発明に基づいて配置したセルアレイ領域の一部を示す平面配置図である。なお、同図においては、ビットライン、コンタクト、拡散層等は、図面を簡単にするために省略してあるが、これらは通常の技術に基づいて設計すれば良い。
【００１６】
図３において、参照符号Ｖｃｃ及びＶｓｓは、それぞれセルに電源を供給するために交互に配置された電源線及び接地線、ＭＷＬｉ 及びＭＷＬｉ＋１ は、対応する領域のセルを選択するために電源線Ｖｃｃと一定間隔を隔てて、その両側に配置されたｉ番目の主ワ−ドライン及びｉ＋１番目の主ワ−ドライン、ＢＷＬｉ０〜ＢＷＬｉ３は、ｉ番目の主ワ−ドラインＭＷＬｉ とその最近の接地線Ｖｓｓとの間において一定間隔で配置されて、主ワ−ドラインＭＷＬｉ により制御される複数のブロックワ−ドライン、ＢＷＬｊ０〜ＢＷＬｊ３は、ｉ＋１番目の主ワ−ドラインＭＷＬｉ＋１ とその最近の接地線Ｖｓｓとの間において一定間隔で配置されて、主ワ−ドラインＭＷＬｉ＋１ により制御される複数のブロックワ−ドラインを示す。なお、参照符号ａは、主ワ−ドライン（ＭＷＬｉ 又はＭＷＬｉ＋１ ）とその最近のブロックワ−ドライン（ＢＷＬｉ３又はＢＷＬｊ０）との間隔を示す。
【００１７】
参照符号ＢＷＬｈ２及びＢＷＬｈ３は、ｉ−１番目の主ワ−ドラインＭＷＬｉ−１ （不図示）とその最近の接地線Ｖｓｓとの間に配置されて、主ワ−ドラインＭＷＬｉ−１ により制御される複数のブロックワ−ドラインの一部のブロックワ−ドラインを示し、ＢＷＬｋ０及びＢＷＬｋ１は、ｉ＋２番目の主ワ−ドラインＭＷＬｉ＋２ （不図示）とその最近の接地線Ｖｓｓとの間に配置されて、主ワ−ドラインＭＷＬｉ＋２ により制御される複数のブロックワ−ドラインの一部のワ−ドラインを示す。
【００１８】
半導体メモリ装置が動作状態であり、主ワ−ドラインＭＷＬｉ が選択された場合においては、主ワ−ドラインＭＷＬｉ には論理“０”に相当する電圧が供給され、主ワ−ドラインＭＷＬｉ により制御される複数のブロックワ−ドライン（ＢＷＬｉ０〜ＢＷＬｉ３）には論理“１”に相当する電圧が供給される。この場合、選択されていない主ワ−ドライン（ＭＷＬｉ−１ ，ＭＷＬｉ＋１ ，ＭＷＬｉ＋２ ）には論理“１”に相当する電圧が供給され、これにより制御される複数のブロックワ−ドライン（ＢＷＬｊ０〜ＢＷＬｊ３，ＢＷＬｋ２，ＢＷＬｋ３，ＢＷＬｈ２及びＢＷＬｈ３）には論理“０”に相当する電圧が供給される。
【００１９】
互いに異なる電圧が供給された２つの配線間の領域、例えば、電源線Ｖｃｃとそれに隣接して配置された主ワ−ドライン（例えば、ＭＷＬｉ，ＭＷＬｉ＋１ ）との間の領域、主ワ−ドライン（例えば、ＭＷＬｉ ，ＭＷＬｉ＋１ ）とそれに隣接して配置されたブロックワ−ドライン（例えば、ＢＷＬｉ３，ＢＷＬｊ０）との間の領域、接地線Ｖｓｓとそれに隣接して配置されたブロックワ−ドライン（例えば、ＢＷＬｈ３，ＢＷＬｉ０，ＢＷＬｊ３，ＢＷＬｋ０）との間の領域のいずれかにブリッジが形成された場合には、そのブリッジにより誤動作し得るセルを冗長セルで置換することにより、セルの誤動作に関する問題点を解決することができる。
【００２０】
一方、半導体メモリ装置が動作待機状態である場合は、全ての主ワ−ドライン（例えば、ＭＷＬｉ−１ ，ＭＷＬｉ ，ＭＷＬｉ＋１，ＭＷＬｉ＋２ ）に論理“１”に相当する電圧が供給され、主ワードラインにより制御される全てのブロックワ−ドライン（例えば、ＢＷＬｉ０〜ＢＷＬｉ３，ＢＷＬｊ０〜ＢＷＬｊ３，ＢＷＬｋ２，ＢＷＬｋ３，ＢＷＬｈ２，ＢＷＬｈ３）に論理“０”に相当する電圧が供給される。
【００２１】
従って、間隔ａ（図３参照）を隔てて隣接する２つの配線、すなわち、主ワ−ドラインとその最近のブロックワ−ドラインとの間に関してのみ、互いに異なる電圧が供給される。その結果、動作待機状態においては、間隔ａを隔てて隣接する配線間にブリッジが形成された場合にのみ漏れ電流が発生する。なお、このような場合には、冗長セルによるセルの置換を行っても待機電流が大きいために半導体メモリ装置は、不良品となる。
【００２２】
しかしながら、隣接する２つの配線間に汚染粒子又はパタ−ン不良によるブリッジが形成される場合、ブリッジによる漏れ電流による不良品が発生する確率は、従来技術に係る半導体メモリ装置に比べて著しく低減される。これは、動作待機状態において、互いに異なる電圧が供給されるような隣接する２つの配線数が少ないからである。
【００２３】
そらに、間隔ａを他の配線間の間隔より広く形成することにより、不良品の発生する確率をさらに低減することができ、その結果、半導体メモリ装置の歩留りをさらに改善することができる。これは、間隔ａをさらに広く形成することにより、主ワ−ドラインとその最近に配置されたブロックワ−ドラインとの間にブリッジが形成される確率がさらに小さくなるからである。
【００２４】
特定の配線間の間隔を広くすることによる歩留りの改善は、従来技術に適用した場合、間隔を広くすべき配線が多数存在するために、結果としてセルアレイの大規模な増大を招き現実的ではない。しかし、本実施の形態においては、間隔を広くすべき配線が少ないため、上記のような間隔ａの拡大が有効である。
【００２５】
本発明は、上記の実施の形態に限定されず、本発明の技術的思想の範囲内において様々な変形が可能である。
【００２６】
【発明の効果】
本発明に拠れば、セルアレイ領域の上部の配線間に形成されるブリッジによる歩留りの低下を防止することができる。
【００２７】
具体的には、主ワ−ドラインにより制御される複数のブロックワ−ドラインを、主ワ−ドラインとその最近の接地線との間に配置することにより、配線間に形成されるブリッジによる待機電流の不良を著しく低減し、半導体メモリ装置の歩留りを大幅に改善することができる。
【００２８】
また、主ワ−ドラインとその最近に配置されたブロックワ−ドラインとの間隔を他の配線間の間隔よりさらに広く形成することにより、半導体メモリ装置の歩留りをさらに改善することができる。
【００２９】
【図面の簡単な説明】
【図１】半導体メモリ装置における一般的なデコ−ダ及びワ−ドラインの構成の一部を示すブロック図である。
【図２】図１に示す主ワ−ドライン及びブロックワ−ドラインと、接地線及び電源線を従来技術に基づいて配置したセルアレイ領域の一部を示した配置図である。
【図３】図１に示す主ワ−ドライン及びブロックワ−ドラインと、接地線及び電源線を本発明に基づいて配置したセルアレイ領域の一部を示す平面配置図である。
【発明の属する技術分野】
本発明は、半導体メモリ装置に係り、特に歩留りを改善するように配置されたワ−ドライン、接地線及び電源線を有する半導体メモリ装置に関する。
【０００２】
【従来の技術】
半導体メモリ装置の高集積化に伴って、配線の間隔及び幅が非常に狭まり、これにより微細パタ−ンの形成技術に対する関心が高まっている。このような微細パタ−ンの形成技術は、セルアレイ部、周辺部、故障したセルを置換するための冗長なセルアレイ部より構成される半導体メモリ装置において、歩留りに直接的な影響を与えるため極めて重要である。例えば、互いに隣接した配線間において、パタ−ンの不良または導電性の汚染粒子によりブリッジが発生すると、この２つの配線に対して互いに異なる電圧が与えられる場合に半導体メモリ装置の誤動作を誘発する。
【０００３】
このブリッジがセルアレイ部の配線（例えば、ワ−ドライン、電源線又は接地線）部分に形成される場合には、動作しないセルが生じる場合もある。この場合、一般に動作しないセルを冗長なセルと入れ替えることにより、セルの誤動作に関する問題点を解決することができる。
しかしながら、冗長なセルで置換えた半導体メモリ装置においても、動作待機状態の場合に、依然としてセルアレイ部に形成されたブリッジによる漏れ電流が存在する。したがって、半導体メモリ装置は、待機電流の増加により不良品になることがある。以下に具体例を示す。
【０００４】
図１は、一般的な半導体メモリ装置のデコ−ダ及びワ−ドラインの一部を示したブロック図である。
【０００５】
図１において、参照番号１は、例えば、半導体メモリ装置（例えば、ＳＲＡＭ）のロ−アドレスパッド（不図示）及びロ−アドレスバッファ（不図示）を通して外部から入力されるアドレス信号に基づいて、複数の出力線のうち特定の出力線のみを選択してアクティブにするロ−プリデコ−ダ（Ｘ ｐｒｅ−ｄｅｃｏｄｅｒ）、３は、ロ−プリデコ−ダ１の複数の出力線の状態に応じて、対応する領域のセル群を選択する機能を有する複数の主ワ−ドライン（ＭＷＬｉ） 、５は、各々の主ワ−ドライン３と連結されて、これにより制御される複数のブロックワ−ドライン（ＢＷＬｉ） を示す。１つの主ワ−ドライン３は、一般に、複数（例えば、４つ）のブロックワ−ドライン５を制御する。
【０００６】
図２は、図１における主ワ−ドライン（ＭＷＬｉ）３、ブロックワ−ドライン（ＢＷＬｉ）５、接地線Ｖｓｓ及び電源線Ｖｃｃを従来技術に基づいて配置したセルアレイ領域の一部を示す平面配置図である。
【０００７】
図２において、参照符号Ｖｓｓ及びＶｃｃは、夫々セルに電源を供給するために交互に配置された接地線及び電源線、ＭＷＬｉ は、電源線Ｖｃｃとその最近の１つの接地線Ｖｓｓとの間の中央部に配置されたｉ番目の主ワ−ドライン、ＭＷＬｉ＋１ は、電源線Ｖｃｃとその最近の他の接地線Ｖｓｓとの間の中央部に配置されたｉ＋１番目の主ワ−ドライン、ＢＷＬ０乃至ＢＷＬ３は、対応する主ワ−ドライン（ＭＷＬｉ またはＭＷＬｉ＋１ ）により制御され、その両側に振り分けて配置された複数のブロックワ−ドラインを示す。
【０００８】
例えば、半導体メモリ装置が動作状態、即ち、チップイネ−ブル状態（ｃｈｉｐ ｅｎａｂｌｅ ｍｏｄｅ）であり、ｉ番目の主ワ−ドラインＭＷＬｉ が選択された場合を想定すると、主ワ−ドラインＭＷＬｉ には論理“０”に相当する電圧（即ち、接地電圧Ｖｓｓと同一電圧である０Ｖの電圧）が供給され、主ワ−ドラインＭＷＬｉの両側に配置された複数のブロックワ−ドライン（ＢＷＬ０〜ＢＷＬ３）には、論理“１”に相当する電圧（即ち、電源線Ｖｃｃと同一電圧）が供給される。この場合、選択されない主ワ−ドラインＭＷＬｉ＋１には、論理“１”に相当する電圧が供給され、その両側に配置され、主ワ−ドラインＭＷＬｉ＋１ により制御される複数のブロックワ−ドライン（ＢＷＬ０〜ＢＷＬ３）には論理“０”に相当する電圧が供給される。
【０００９】
一方、半導体メモリ装置が動作待機状態にある場合は、全ての主ワ−ドライン（ＭＷＬｉ 及びＭＷＬｉ＋１ ）に論理“１”に相当する電圧が供給され、該主ワ−ドラインにより制御される全てのブロックワ−ドライン（ＢＷＬ０〜ＢＷＬ３）に論理“０”に相当する電圧が供給される。
【００１０】
上記の従来技術においては、半導体メモリ装置が動作状態にある場合に、互いに異なる電圧が供給された二つの配線間の領域、例えば、接地線Ｖｓｓとそれに隣接して配置されたブロックワ−ドライン（ＢＷＬ３又はＢＷＬ０）との間の領域、電源線Ｖｃｃとそれに隣接して配置されたブロックワ−ドライン（ＢＷＬ３又はＢＷＬ０）との間の領域、主ラインワ−ド（ＭＷＬｉ またはＭＷＬｉ＋１ ）とそれに隣接して配置されたブロックワ−ドライン（ＢＷＬ１又はＢＷＬ２）との間の領域のうち、少なくとも１つの領域にブリッジが形成された場合に、そのブリッジにより漏れ電流が発生して一部のセルが誤動作する。この場合、一般に誤動作する一部のセルを冗長なセルで置換することにより、セルの誤動作に関する問題を解決することができる。
【００１１】
しかしながら、セルアレイ領域上の特定領域、即ち主ワ−ドライン（ＭＷＬｉ 又はＭＷＬｉ＋１ ）とそれに隣接して配置されたブロックワ−ドライン（ＢＷＬ１又はＢＷＬ２）と間の領域、または電源線Ｖｃｃとそれに隣接して配置されたブロックワ−ドライン（ＢＷＬ３又はＢＷＬ０）との間の領域の少なくとも１つの領域にブリッジが形成された場合には、冗長なセルによる置換により、セルの誤動作に関する問題を解決できるとしても、冗長なセルで置換した半導体メモリ装置が動作待機状態にある場合には漏れ電流が発生する。これは、半導体メモリ装置が動作待機状態にある場合に、上記の特定領域において、隣接して配置された２つの配線に互いに異なる電圧が供給されるからである。このような漏れ電流により待機電流が所定のレベルを越えると、半導体メモリ装置は不良品となる。従って、上記の構成の半導体メモリ装置においては、歩留まりが大幅に低下するという問題がある。
【００１２】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みてなされたものであり、その目的は、セルアレイ領域の上部の配線間に形成されるブリッジによる歩留りの低下を防止することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る半導体メモリ装置は、セルアレイ領域上に相互に平行になるように配列された複数の配線を有する半導体メモリ装置において、前記複数の配線は、前記セルアレイ領域上に交互に配置された電源線及び接地線と、その各電源線の両側に配置された主ワ−ドラインと、主ワ−ドラインと接地線との間に配置され、主ワ−ドラインにより制御される複数のブロックワ−ドラインとを備える。
【００１４】
【発明の実施の形態】
以下、添付図面に基づき本発明の実施の形態を詳細に説明する。
【００１５】
図３は、図１に示す主ワ−ドラインＭＷＬ及びブロックワ−ドラインＢＷＬと、接地線Ｖｓｓ及び電源線Ｖｃｃを本発明に基づいて配置したセルアレイ領域の一部を示す平面配置図である。なお、同図においては、ビットライン、コンタクト、拡散層等は、図面を簡単にするために省略してあるが、これらは通常の技術に基づいて設計すれば良い。
【００１６】
図３において、参照符号Ｖｃｃ及びＶｓｓは、それぞれセルに電源を供給するために交互に配置された電源線及び接地線、ＭＷＬｉ 及びＭＷＬｉ＋１ は、対応する領域のセルを選択するために電源線Ｖｃｃと一定間隔を隔てて、その両側に配置されたｉ番目の主ワ−ドライン及びｉ＋１番目の主ワ−ドライン、ＢＷＬｉ０〜ＢＷＬｉ３は、ｉ番目の主ワ−ドラインＭＷＬｉ とその最近の接地線Ｖｓｓとの間において一定間隔で配置されて、主ワ−ドラインＭＷＬｉ により制御される複数のブロックワ−ドライン、ＢＷＬｊ０〜ＢＷＬｊ３は、ｉ＋１番目の主ワ−ドラインＭＷＬｉ＋１ とその最近の接地線Ｖｓｓとの間において一定間隔で配置されて、主ワ−ドラインＭＷＬｉ＋１ により制御される複数のブロックワ−ドラインを示す。なお、参照符号ａは、主ワ−ドライン（ＭＷＬｉ 又はＭＷＬｉ＋１ ）とその最近のブロックワ−ドライン（ＢＷＬｉ３又はＢＷＬｊ０）との間隔を示す。
【００１７】
参照符号ＢＷＬｈ２及びＢＷＬｈ３は、ｉ−１番目の主ワ−ドラインＭＷＬｉ−１ （不図示）とその最近の接地線Ｖｓｓとの間に配置されて、主ワ−ドラインＭＷＬｉ−１ により制御される複数のブロックワ−ドラインの一部のブロックワ−ドラインを示し、ＢＷＬｋ０及びＢＷＬｋ１は、ｉ＋２番目の主ワ−ドラインＭＷＬｉ＋２ （不図示）とその最近の接地線Ｖｓｓとの間に配置されて、主ワ−ドラインＭＷＬｉ＋２ により制御される複数のブロックワ−ドラインの一部のワ−ドラインを示す。
【００１８】
半導体メモリ装置が動作状態であり、主ワ−ドラインＭＷＬｉ が選択された場合においては、主ワ−ドラインＭＷＬｉ には論理“０”に相当する電圧が供給され、主ワ−ドラインＭＷＬｉ により制御される複数のブロックワ−ドライン（ＢＷＬｉ０〜ＢＷＬｉ３）には論理“１”に相当する電圧が供給される。この場合、選択されていない主ワ−ドライン（ＭＷＬｉ−１ ，ＭＷＬｉ＋１ ，ＭＷＬｉ＋２ ）には論理“１”に相当する電圧が供給され、これにより制御される複数のブロックワ−ドライン（ＢＷＬｊ０〜ＢＷＬｊ３，ＢＷＬｋ２，ＢＷＬｋ３，ＢＷＬｈ２及びＢＷＬｈ３）には論理“０”に相当する電圧が供給される。
【００１９】
互いに異なる電圧が供給された２つの配線間の領域、例えば、電源線Ｖｃｃとそれに隣接して配置された主ワ−ドライン（例えば、ＭＷＬｉ，ＭＷＬｉ＋１ ）との間の領域、主ワ−ドライン（例えば、ＭＷＬｉ ，ＭＷＬｉ＋１ ）とそれに隣接して配置されたブロックワ−ドライン（例えば、ＢＷＬｉ３，ＢＷＬｊ０）との間の領域、接地線Ｖｓｓとそれに隣接して配置されたブロックワ−ドライン（例えば、ＢＷＬｈ３，ＢＷＬｉ０，ＢＷＬｊ３，ＢＷＬｋ０）との間の領域のいずれかにブリッジが形成された場合には、そのブリッジにより誤動作し得るセルを冗長セルで置換することにより、セルの誤動作に関する問題点を解決することができる。
【００２０】
一方、半導体メモリ装置が動作待機状態である場合は、全ての主ワ−ドライン（例えば、ＭＷＬｉ−１ ，ＭＷＬｉ ，ＭＷＬｉ＋１，ＭＷＬｉ＋２ ）に論理“１”に相当する電圧が供給され、主ワードラインにより制御される全てのブロックワ−ドライン（例えば、ＢＷＬｉ０〜ＢＷＬｉ３，ＢＷＬｊ０〜ＢＷＬｊ３，ＢＷＬｋ２，ＢＷＬｋ３，ＢＷＬｈ２，ＢＷＬｈ３）に論理“０”に相当する電圧が供給される。
【００２１】
従って、間隔ａ（図３参照）を隔てて隣接する２つの配線、すなわち、主ワ−ドラインとその最近のブロックワ−ドラインとの間に関してのみ、互いに異なる電圧が供給される。その結果、動作待機状態においては、間隔ａを隔てて隣接する配線間にブリッジが形成された場合にのみ漏れ電流が発生する。なお、このような場合には、冗長セルによるセルの置換を行っても待機電流が大きいために半導体メモリ装置は、不良品となる。
【００２２】
しかしながら、隣接する２つの配線間に汚染粒子又はパタ−ン不良によるブリッジが形成される場合、ブリッジによる漏れ電流による不良品が発生する確率は、従来技術に係る半導体メモリ装置に比べて著しく低減される。これは、動作待機状態において、互いに異なる電圧が供給されるような隣接する２つの配線数が少ないからである。
【００２３】
そらに、間隔ａを他の配線間の間隔より広く形成することにより、不良品の発生する確率をさらに低減することができ、その結果、半導体メモリ装置の歩留りをさらに改善することができる。これは、間隔ａをさらに広く形成することにより、主ワ−ドラインとその最近に配置されたブロックワ−ドラインとの間にブリッジが形成される確率がさらに小さくなるからである。
【００２４】
特定の配線間の間隔を広くすることによる歩留りの改善は、従来技術に適用した場合、間隔を広くすべき配線が多数存在するために、結果としてセルアレイの大規模な増大を招き現実的ではない。しかし、本実施の形態においては、間隔を広くすべき配線が少ないため、上記のような間隔ａの拡大が有効である。
【００２５】
本発明は、上記の実施の形態に限定されず、本発明の技術的思想の範囲内において様々な変形が可能である。
【００２６】
【発明の効果】
本発明に拠れば、セルアレイ領域の上部の配線間に形成されるブリッジによる歩留りの低下を防止することができる。
【００２７】
具体的には、主ワ−ドラインにより制御される複数のブロックワ−ドラインを、主ワ−ドラインとその最近の接地線との間に配置することにより、配線間に形成されるブリッジによる待機電流の不良を著しく低減し、半導体メモリ装置の歩留りを大幅に改善することができる。
【００２８】
また、主ワ−ドラインとその最近に配置されたブロックワ−ドラインとの間隔を他の配線間の間隔よりさらに広く形成することにより、半導体メモリ装置の歩留りをさらに改善することができる。
【００２９】
【図面の簡単な説明】
【図１】半導体メモリ装置における一般的なデコ−ダ及びワ−ドラインの構成の一部を示すブロック図である。
【図２】図１に示す主ワ−ドライン及びブロックワ−ドラインと、接地線及び電源線を従来技術に基づいて配置したセルアレイ領域の一部を示した配置図である。
【図３】図１に示す主ワ−ドライン及びブロックワ−ドラインと、接地線及び電源線を本発明に基づいて配置したセルアレイ領域の一部を示す平面配置図である。
Claims (2)
- セルアレイ領域上に平行に配置された複数の配線を有する半導体メモリ装置において、前記複数の配線は、
セルアレイ領域上に交互に配置された電源線及び接地線と、
各電源線の両側に配置された主ワ−ドラインと、
主ワ−ドラインとその最近の接地線との間に配置されて、当該主ワ−ドラインにより制御される複数のブロックワ−ドラインと、
を含むことを特徴とする半導体メモリ装置。 - 前記複数の配線において、主ワ−ドラインとその最近のブロックワ−ドラインとの間隔は、他の配線間の間隔より広いことを特徴とする請求項１に記載の半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-22941 | 1995-07-28 | ||
| KR1019950022941A KR0183725B1 (ko) | 1995-07-28 | 1995-07-28 | 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945880A JPH0945880A (ja) | 1997-02-14 |
| JP3576316B2 true JP3576316B2 (ja) | 2004-10-13 |
Family
ID=19422086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17136096A Expired - Fee Related JP3576316B2 (ja) | 1995-07-28 | 1996-07-01 | 半導体メモリ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5763908A (ja) |
| JP (1) | JP3576316B2 (ja) |
| KR (1) | KR0183725B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100269297B1 (ko) * | 1997-04-25 | 2000-12-01 | 윤종용 | 파워라인들과제어라인들을구비하는집적회로 |
| JP3178427B2 (ja) * | 1998-08-18 | 2001-06-18 | 日本電気株式会社 | 半導体記憶装置 |
| KR100507379B1 (ko) * | 2002-07-05 | 2005-08-09 | 주식회사 하이닉스반도체 | 워드라인 구동 회로 |
| US6992603B2 (en) * | 2004-03-31 | 2006-01-31 | Intel Corporation | Single-stage and multi-stage low power interconnect architectures |
| US7046578B2 (en) | 2004-08-23 | 2006-05-16 | Micron Technology, Inc. | Method and apparatus for memory device wordline |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432730A (en) * | 1993-12-20 | 1995-07-11 | Waferscale Integration, Inc. | Electrically programmable read only memory array |
-
1995
- 1995-07-28 KR KR1019950022941A patent/KR0183725B1/ko not_active IP Right Cessation
-
1996
- 1996-07-01 JP JP17136096A patent/JP3576316B2/ja not_active Expired - Fee Related
- 1996-07-29 US US08/687,925 patent/US5763908A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0945880A (ja) | 1997-02-14 |
| KR970008173A (ko) | 1997-02-24 |
| US5763908A (en) | 1998-06-09 |
| KR0183725B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4056107B2 (ja) | 半導体集積回路 | |
| US20070002617A1 (en) | Area efficient implementation of small blocks in an SRAM array | |
| US5519650A (en) | Semiconductor device having an improved immunity to a short-circuit at a power supply line | |
| US7521349B2 (en) | Fundamental cell, semiconductor integrated circuit device, wiring method and wiring apparatus | |
| US7808804B2 (en) | Power line layout | |
| KR100688237B1 (ko) | 반도체 장치 | |
| US20010013659A1 (en) | Semiconductor memory device having a multi-layer interconnection structure suitable for merging with logic | |
| JP2005259913A (ja) | 半導体集積回路 | |
| JP3576316B2 (ja) | 半導体メモリ装置 | |
| JP2006303108A (ja) | 半導体集積回路 | |
| JP3154650B2 (ja) | 半導体装置 | |
| US5523975A (en) | Redundancy scheme for monolithic memories | |
| JP5486172B2 (ja) | 半導体記憶装置 | |
| JP3691749B2 (ja) | 半導体メモリ装置 | |
| KR100372250B1 (ko) | 반도체 메모리 장치 | |
| JP2774361B2 (ja) | 半導体集積回路 | |
| KR100236537B1 (ko) | 반도체메모리장치 | |
| JP3353397B2 (ja) | 半導体集積回路 | |
| JP4600835B2 (ja) | 半導体集積回路 | |
| KR100233287B1 (ko) | 칩 사이즈를 줄이기 위한 리페어 컬럼 구조를 갖는 반도체메모리장치 | |
| JPS63292500A (ja) | 半導体記憶装置 | |
| JPH02177456A (ja) | ゲートアレイの基本セル | |
| JP2692357B2 (ja) | 半導体記憶装置 | |
| JP5385575B2 (ja) | 半導体記憶装置 | |
| JP3592989B2 (ja) | スタチック半導体メモリ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040611 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040707 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |