KR940001410A - 스태이틱형 램 - Google Patents

스태이틱형 램 Download PDF

Info

Publication number
KR940001410A
KR940001410A KR1019930011124A KR930011124A KR940001410A KR 940001410 A KR940001410 A KR 940001410A KR 1019930011124 A KR1019930011124 A KR 1019930011124A KR 930011124 A KR930011124 A KR 930011124A KR 940001410 A KR940001410 A KR 940001410A
Authority
KR
South Korea
Prior art keywords
complementary data
data line
group
line group
static ram
Prior art date
Application number
KR1019930011124A
Other languages
English (en)
Inventor
시게루 혼죠오
가즈토모 오구라
다카유키 시라사와
마사토 모미이
히로시 다마이
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
야마모토 마사유키
히타치 도오부 세미콘다쿠타 가부시키가이샤
스즈키 시게루
히타치 홋카이 세미콘다쿠타 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼, 야마모토 마사유키, 히타치 도오부 세미콘다쿠타 가부시키가이샤, 스즈키 시게루, 히타치 홋카이 세미콘다쿠타 가부시키가이샤 filed Critical 가나이 쓰토무
Publication of KR940001410A publication Critical patent/KR940001410A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

[구성]서로 인접하는 복수로된 상보데이타선을 일괄해서 선택하는 상보데이타선 선택 회로를 구비하고, 복수로된 상보데이타선간의 피치를 넓게하던가, 시일드용 배선 또는 우 또는 좌단의 상보데 이 타선을 중간부에서 교차시킨다.
(효과)다수의 메모리셀을 접속시키기 위한 데이타선 길이를 길게해서 고집적화를 도모하면서, 인접데이타선간의 기생용량을 저감할 수 있고, 이것에 응해서 커플링노이즈도 감소하므로서 대신호진폭에서의 기록동작이 행해지는 메모리셀에 인접하는 비선택의 메모리셀에의 오기록을 방지할 수 있다.

Description

스태이틱형 램
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 스태이틱형 RAM의 일실시예를 나타내는 개략회로도,
제2도는 본 발명에 관한 스테이틱형 RAM의 다른 일실시예를 나타내는 개략회로도,
제3도는 본 발명에 관한 스태이틱형 RAM의 다른 일실예를 나타내는 개회로도,
제4도는 본 발명에 관한 스태이틱형 RAM의 다른 일실예를 나타내는 개략회로도.

Claims (9)

  1. 제1의 상보데이타선군과, 상기 제1의 상보데이타선군에 인접하는 제2의 상보데이타선군과. 상기 제1 또는 제2상보데이타군선을 선택하는 상보데 이타선군 선택회로를 구비하고. 상기 제1의 상보데이 터선군과 상기 제2의 상보데이타선군과의 사이의 핏치가 상기 제1 또는 제2의 상보데 이 타선군내의 상보데 이타선간 핏치보다도 넓게되는 스태이틱형 RAM.
  2. 제1의 상보데이타선군과, 상기 제1의 상보데이타선군에 인접하는 제2의 상보데이타선군과, 상기 제1 또는 제2상부데이타선군을 선택하는 상보데이타선군 선택회로와, 상기 제1의 상보데이타선군과 상기 재2의 상보데이타선군과의 사이에 설치되는 시일드용 배선으로 구성되는 스태이틱형 RAM.
  3. 제2항에 있어서, 상기 시일드용 배선에는 접지전위가 주어짐과 함께 메모리셀을 구성하는 N채널형 MOSFET가 형성되는 P채널형 웰영역에 접지전위를 공급하는 배선의 일부로해서도 이용되는 스태이틱형 RAM.
  4. 제1의 상보데이타선과, 상기 제1의 상보데이타선군에 인접하는 제2의 상보데이타선군과. 상기 제1또는 제2상보데이타선군을 선택하는 상보데이타선군 선택회로를 구비하고. 상기 제1의 상보데이타선군내의 상보데이타 선에서, 상기 제2의 상보데이타선군으로 인접하는 상보데이타선을 중간부에서 교차시키는 스태이틱형 RAM.
  5. 제4항에 있어서. 상기 제2의 상보데이타선군내의 상보데이타선에서, 상기 제1의 상보데이타선군에 인접하는 상보데이타선을 3등분된 개소로 교차접속시키는 스태이틱형 RAM.
  6. 제5항에 있어서, 상기 상보데이타선군 선택회로는 Y어드레스신호에 따라서, 상기 제1또는 제2상보데이타 선군을 일괄해서 선택하는 스태이틱형 RAM.
  7. 제6항에 있어서, 상기 시일드용 배선은, 상보데이타선의 교차부에 대응해서 워드선방향으로 연장해서 메모리셀에 대한 전원전압 또는 접지전위를 주는 배선에 접속되는 스태이틱형 RAM.
  8. 제7항에 있어서, 상기 상보데이타선에 설치되고 기록동작때에 부하저항치가 크게 변해지는 부하회로로 더 구성되는 스태이틱형 RAM.
  9. 제8항에 있어서, 상기 메모리셀은 게이트와 드레인들이 교차접속된 정보보지용의 한쌍의 구동용 N채널형 MOSFET와. 실질적으로 고저항 소자로해서 작용하는 P채널헝 부하 MOSFET와, 상기 구동 MOSFET의 교차접속된 게이트, 드레인의 상보데이타선과의 사이에 설치된 N채널형의 전송게이트 MOSFET를 포함하는 스태이틱형 RAM.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930011124A 1992-06-19 1993-06-17 스태이틱형 램 KR940001410A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4186106A JPH065081A (ja) 1992-06-19 1992-06-19 スタティック型ｒａｍ
JP92-186106 1992-06-19

Publications (1)

Publication Number Publication Date
KR940001410A true KR940001410A (ko) 1994-01-11

Family

ID=16182471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011124A KR940001410A (ko) 1992-06-19 1993-06-17 스태이틱형 램

Country Status (2)

Country Link
JP (1) JPH065081A (ko)
KR (1) KR940001410A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3313641B2 (ja) * 1998-02-27 2002-08-12 エヌイーシーマイクロシステム株式会社 半導体記憶装置
JP2002298586A (ja) * 2001-04-02 2002-10-11 Nec Corp 半導体記憶装置のデータ書き込み方法及び半導体記憶装置
KR100445632B1 (ko) * 2001-09-26 2004-08-25 삼성전자주식회사 커플링 노이즈를 감소시킬 수 있는 배선 구조
JP4844619B2 (ja) * 2008-03-27 2011-12-28 株式会社デンソー 半導体メモリ装置
KR101708723B1 (ko) 2008-09-25 2017-02-21 유틸리큅, 인코포레이티드 유체 동력의 패브릭 실린더

Also Published As

Publication number Publication date
JPH065081A (ja) 1994-01-14

Similar Documents

Publication Publication Date Title
US4982372A (en) Semiconductor memory device having divided word or bit line drivers and operating method therefor
KR970023375A (ko) 데이터 유지회로
KR980004972A (ko) 반도체 기억 장치
KR840003146A (ko) 다이나믹(Dynamic) RAM 집적회로 장치
KR880004478A (ko) 반도체 기억장치
US4259731A (en) Quiet row selection circuitry
KR860008559A (ko) 반도체 기억장치
KR930018582A (ko) 반도체 메모리장치의 비트라인 분리클럭 저너레이터
KR920020508A (ko) 다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치
KR910000388B1 (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
EP0394652A2 (en) A memory using distributed data line loading
KR960700527A (ko) 반도체 기억장치
KR860008562A (ko) 비트선 구동기 및 트랜지스터 조합체
US5392235A (en) Semiconductor memory device
KR940001410A (ko) 스태이틱형 램
KR970067369A (ko) 반도체 메모리 장치
EP0055582B1 (en) Memory circuit having a decoder
KR970071827A (ko) 저 전압, 저 전력 스태틱 랜덤 억세스 메모리 셀
KR910009408B1 (ko) 반도체기억장치
KR970016535A (ko) 어드레스 디코더
EP0590591A2 (en) Static random access memory for gate array devices
US20020024876A1 (en) Semiconductor integrated circuit for which high voltage countermeasure was taken
KR870000701A (ko) 모스 다이나믹 램의 더미 워드선 구동회로
JPS61222096A (ja) Ｃｍｏｓ　ｒｏｍデ−タ選択回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination