KR860008559A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR860008559A
KR860008559A KR1019860002305A KR860002305A KR860008559A KR 860008559 A KR860008559 A KR 860008559A KR 1019860002305 A KR1019860002305 A KR 1019860002305A KR 860002305 A KR860002305 A KR 860002305A KR 860008559 A KR860008559 A KR 860008559A
Authority
KR
South Korea
Prior art keywords
voltage
pair
bit line
semiconductor memory
active restore
Prior art date
Application number
KR1019860002305A
Other languages
English (en)
Other versions
KR910009441B1 (ko
Inventor
요시히로 다께마에
마사오 나까노
기미아끼 사또
노부미 고다마
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
후지쓰가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마, 후지쓰가부시끼가이샤 filed Critical 후지쓰 가부시끼가이샤
Publication of KR860008559A publication Critical patent/KR860008559A/ko
Application granted granted Critical
Publication of KR910009441B1 publication Critical patent/KR910009441B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 반도체 기억장치의 실시예의 요부를 나타내는 회로도.
제4도 A와 B는 본 발명의 첫 번째 실시예의 동작을 설명하기 위하여 제3도에 나타난 반도체 기억장치의 각 부분에서 시간에 관한 전위의 변화를 나타내는 도표.

Claims (11)

  1. 반도체 기억장치가, 메모리 셀을 가지는 메모리 셀 어레이, 상나 메모리셀 어레이의 메모리셀에 연결된 다수쌍의 비트라인, 상기 메모리셀 어레이로부터 한쌍의 비트라인을 첫 번째 전압으로 초기에 차지업하기 위하여 다수쌍의 비트 라인중 하나에 연결된 비트라인 차지업회로를 가지며, 상기 첫 번째 전압이 반도체 기억장치를 구동하기 위하여 사용된 전원전압 Vcc 보다 더 낮아지고, 상기 한쌍의 비트라인에 연결된 액티브 리스토어회로, 상기 한쌍의 비트라인이 초기에 상기 첫 번째 전압으로 차지업된 후, 상기 한쌍의 비트라인을 상기 메모리셀 어레이측의 첫 번째쌍의 비트라인 섹션과 상기 액티브 리스토어 회로측의 두 번째 쌍의 비트라인 섹션으로 분리하기 위하여 상기 한쌍의 비트 라인에 연결된 스위칭 회로를 가지고, 상기 액티브 리스토어 회로가 상기 메모리셀 어레이로부터 읽혀진 데이터에 의존하는 상기 첫 번째 전압보다 더 높은 두 번째 전압으로 상기 액티브 리스토어 회로측에 한쌍의 비트라인 섹션을 차지업하는 것을 특징으로 하는 반도체 기억장치.
  2. 청구범위 제1항에 있어서, 상기 첫 번째 전압이 Vcc/2와 같거나 더 적은 반도체 기억장치.
  3. 청구범위 제2항에 있어서, 상기 두 번째 전압이 Vcc와 같은 반도체 기억장치.
  4. 청구범위 제1항에 있어서, 더욱이 상기 액티브 리스토어 회로측의 비트라인 섹션의 쌍에 연결된 다른 비트라인 차지업 회로를 가지며, 상기 다른 비트라인 차지업회로가 상기 첫 번째 전압보다 더 크고 상기 두 번째 전압보다 더 적은 세 번째 전압으로 상기 액티브 리스토어 회로측의 한쌍의 비트라인 섹션을 차지업하는 반도체 기억장치.
  5. 청구범위 제4항에 있어서, 상기 액티브 리스토어 회로가 상기 세 번째 전압에서 상기 메모리셀 어레이로부터 읽혀진 데이터에 의존하는 상기 두 번째 전압으로 상기 액티브 리스토어 회로측의 상기한 쌍의 비트라인 섹션을 차지업하는 반도체 기억장치.
  6. 청구범위 제4항에 있어서, 상기 액티브 리스토어 회로가 다수의 트랜지스터를 가지며, 상기 세 번째 전압이 Vcc-Vr로 선택되고, 여기에서 Vr은 상기 액티브 리스토어 회로를 구성하는 트랜지스터중 하나의 드레쉬 홀드 전압을 나타내는 반도체 기억장치.
  7. 청구범위 제6항에 있어서, 상기 첫 번째 전압이 Vcc/2와 같거나 더 적으며, 상기 두 번째 전압이 Vcc와 같은 반도체 기억장치.
  8. 청구범위 제4항에 있어서, 두 개의 비트라인 차지업 회로가 같은 신호에 의하여 제어되는 반도체 기억장치.
  9. 청구범위 제4항에 있어서, 두 개의 비트라인 차지업 회로가 두 개의 다른 신호에 의하여 각각 제어되는 반도체 기억장치.
  10. 청구범위 제1항에 있어서, 상기 메모리셀 어레이측의 상기 쌍의 비트라인 섹션과 상기 액티브 리스토어 회로측의 상기 쌍의 비트라인 섹션이 상기 반도체 기억장치의 스탠바이 모드에서 상기 첫 번째 전압으로 각각 차지업되는 반도체 기억장치.
  11. 청구범위 제1항에 있어서, 상기 메모리셀 어레이측의 상기 쌍의 비트라인 섹션이 상기 첫 번째 전압으로 차지업되고 상기 액티브 리스토어 회로측의 상기 쌍의 비트라인 섹션이 상기 반도체 기억장치의 스탠바이 모드에서 세 번째 전압으로 차지업 되며, 상기 세번째 차지업전압이 상기 첫번째 전압보다 더 크고 상기 두 번째 전압보다 더 적은 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860002305A 1985-04-05 1986-03-27 저소비 전력형 반도체 기억장치 KR910009441B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP71036 1985-04-05
JP60071036A JPS61239493A (ja) 1985-04-05 1985-04-05 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR860008559A true KR860008559A (ko) 1986-11-17
KR910009441B1 KR910009441B1 (ko) 1991-11-16

Family

ID=13448893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860002305A KR910009441B1 (ko) 1985-04-05 1986-03-27 저소비 전력형 반도체 기억장치

Country Status (5)

Country Link
US (1) US4740926A (ko)
EP (1) EP0197505B1 (ko)
JP (1) JPS61239493A (ko)
KR (1) KR910009441B1 (ko)
DE (1) DE3680562D1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629590A (ja) * 1985-07-08 1987-01-17 Nec Corp 増幅回路
US5197033A (en) 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
JPS63146293A (ja) * 1986-12-09 1988-06-18 Toshiba Corp 半導体記憶装置
JPH07107797B2 (ja) * 1987-02-10 1995-11-15 三菱電機株式会社 ダイナミツクランダムアクセスメモリ
JPH01119984A (ja) * 1987-10-31 1989-05-12 Toshiba Corp ダイナミック型半導体メモリ
US5007022A (en) * 1987-12-21 1991-04-09 Texas Instruments Incorporated Two-port two-transistor DRAM
US4845675A (en) * 1988-01-22 1989-07-04 Texas Instruments Incorporated High-speed data latch with zero data hold time
US4926383A (en) * 1988-02-02 1990-05-15 National Semiconductor Corporation BiCMOS write-recovery circuit
US4975879A (en) * 1989-07-17 1990-12-04 Advanced Micro Devices, Inc. Biasing scheme for FIFO memories
JP2825291B2 (ja) * 1989-11-13 1998-11-18 株式会社東芝 半導体記憶装置
GB9007790D0 (en) 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
GB9007791D0 (en) 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
GB2243233A (en) * 1990-04-06 1991-10-23 Mosaid Inc DRAM word line driver
US5751643A (en) * 1990-04-06 1998-05-12 Mosaid Technologies Incorporated Dynamic memory word line driver
EP0460619B1 (en) * 1990-06-04 1996-05-01 Nec Corporation Semiconductor memory device
KR920022301A (ko) * 1991-05-28 1992-12-19 김광호 반도체 기억장치
US5304874A (en) * 1991-05-31 1994-04-19 Thunderbird Technologies, Inc. Differential latching inverter and random access memory using same
US5305269A (en) * 1991-05-31 1994-04-19 Thunderbird Technologies, Inc. Differential latching inverter and random access memory using same
JPH06162776A (ja) * 1992-11-18 1994-06-10 Nec Corp 半導体メモリ回路
KR100869341B1 (ko) * 2007-04-02 2008-11-19 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법
JP6781301B1 (ja) * 2019-06-17 2020-11-04 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949385A (en) * 1974-12-23 1976-04-06 Ibm Corporation D.C. Stable semiconductor memory cell
DE2657561B1 (de) * 1976-12-18 1978-04-13 Ibm Deutschland Nachlade-Referenzschaltungsanordnung fuer einen Halbleiterspeicher
DE2712735B1 (de) * 1977-03-23 1978-09-14 Ibm Deutschland Lese-/Schreibzugriffschaltung zu Speicherzellen eines Speichers und Verfahren zu ihrem Betrieb
US4162416A (en) * 1978-01-16 1979-07-24 Bell Telephone Laboratories, Incorporated Dynamic sense-refresh detector amplifier
US4247917A (en) * 1979-08-27 1981-01-27 Intel Corporation MOS Random-access memory
US4370737A (en) * 1980-02-11 1983-01-25 Fairchild Camera And Instrument Corporation Sense amplifier and sensing methods
JPS59132492A (ja) * 1982-12-22 1984-07-30 Fujitsu Ltd 半導体記憶装置
JPS6180593A (ja) * 1984-09-26 1986-04-24 Hitachi Ltd ダイナミツク型ｒａｍ

Also Published As

Publication number Publication date
JPH0518198B2 (ko) 1993-03-11
EP0197505A2 (en) 1986-10-15
KR910009441B1 (ko) 1991-11-16
EP0197505B1 (en) 1991-07-31
EP0197505A3 (en) 1988-07-27
US4740926A (en) 1988-04-26
JPS61239493A (ja) 1986-10-24
DE3680562D1 (de) 1991-09-05

Similar Documents

Publication Publication Date Title
KR860008559A (ko) 반도체 기억장치
US4247791A (en) CMOS Memory sense amplifier
KR970023375A (ko) 데이터 유지회로
US4400799A (en) Non-volatile memory cell
KR950001776A (ko) 강유전체 메모리
KR880004478A (ko) 반도체 기억장치
US4833643A (en) Associative memory cells
US4536859A (en) Cross-coupled inverters static random access memory
US4112296A (en) Data latch
US4338679A (en) Row driver circuit for semiconductor memory
KR970008622A (ko) 반도체 집직접회로장치
US4110840A (en) Sense line charging system for random access memory
EP0085436B1 (en) Buffer circuits
US4336465A (en) Reset circuit
EP0039733A4 (en) NETWORK OF ROW SELECTION SILENT CIRCUITS.
KR850002636A (ko) 전하전송형 전압증폭부를 가진 반도체 메모리
KR19990071492A (ko) Sram mos 트랜지스터 메모리 셀의 구동 방법
US3971004A (en) Memory cell with decoupled supply voltage while writing
KR870002585A (ko) 반도체 메모리 장치
EP0055582B1 (en) Memory circuit having a decoder
US4638461A (en) Semiconductor memory device
US4380055A (en) Static RAM memory cell
EP0114210B1 (en) Latent image ram cell
US4379345A (en) Dynamic read amplifier for metal-oxide-semiconductor memories
US3936810A (en) Sense line balancing circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021107

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee