KR860008562A - 비트선 구동기 및 트랜지스터 조합체 - Google Patents

비트선 구동기 및 트랜지스터 조합체 Download PDF

Info

Publication number
KR860008562A
KR860008562A KR1019860002794A KR860002794A KR860008562A KR 860008562 A KR860008562 A KR 860008562A KR 1019860002794 A KR1019860002794 A KR 1019860002794A KR 860002794 A KR860002794 A KR 860002794A KR 860008562 A KR860008562 A KR 860008562A
Authority
KR
South Korea
Prior art keywords
mos transistor
drain
source
active load
clamp
Prior art date
Application number
KR1019860002794A
Other languages
English (en)
Other versions
KR950001423B1 (ko
Inventor
가즈오 와따나베
슘뻬이 고리
시게오 아라끼
Original Assignee
소니 가부시끼가이샤
오오가 노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤, 오오가 노리오 filed Critical 소니 가부시끼가이샤
Publication of KR860008562A publication Critical patent/KR860008562A/ko
Application granted granted Critical
Publication of KR950001423B1 publication Critical patent/KR950001423B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

비트선 구동기 및 트랜지스터 조합체
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 비트선 구동기에 대한 개략적 블록도,
제5도는 제4도에 도시된 비트선 구동기의 작동설명용 데이터 판독타이밍에 대한 파형도,
제6도는 제4도에 도시된 비트선 구동기의 작동설명에 도움이 되는 데이터 판독작동에 대한 그래픽도.
도면의 주요부분에 대한 부호의 설명
10A 내지 10N : 메모리셀, 21A 내지 21N : 워드선, 22 : 비트선, 23 : 비트선, 30 : 판독증폭기, 51, 52 : 클램프용 MOS 트랜지스터, 53, 54 : 능동부하용 MOS 트랜지스터, 55 : 등화용 MOS 트랜지스터.

Claims (7)

  1. 한쌍의 상보형 비트선 사이에 연결되고, 등화용 MOS 트랜지스터의 게이트에 인가된 클럭펄스에 응답하여 한쌍의 상보형 비트선을 단락시킴으로써 등화작용에 영향을 미치기 위하여 등화용 MOS 트랜지스터를 구비하며; (가) 상보형 비트선 가운데 하나와 전력공급부 사이에 각각 연결되어 있고 그 게이트가 접지에 연결되는 한쌍의 능동 부하용 MOS 트랜지스터와, (나) 각각 상기 능동부하용 MOS 트랜지스터중 하나에 병렬로 연결되어 있고 각각 다이오드 연결되는 한쌍의 클램프용 MOS 트랜지스터를 포함하는 것을 특징으로 하는 비트선 구동기.
  2. 제1항에 있어서, 상기 등화용 MOS 트랜지스터, 상기 두 능동부하용 MOS 트랜지스터 및 상기 두 클램프용 MOS 트랜지스터는 모두 P채널형이고, 상기 두 능동부하용 P채널 MOS 트랜지스터는 한쌍의 상보형 비트선중 하나에 각각 연결되며, 각각의 상기 두 능동부하용 P채널 MOS 트랜지스터의 소스는 전력공급부에 연결되며, 상기 두 클램프용 P채널 MOS 트랜지스터의 각각의 드레인과 각각의 소스는 상기 두 능동부하용 P채널 MOS 트랜지스터의 각각의 드레인과 각각의 소스에 병렬로 연결되는 것을 특징으로 하는 비트선 구동기.
  3. 제1항에 있어서, 상기 클램프용 MOS 트랜지스터의 면적은 상기 능동부하용 MOS 트랜지스터와 등화용 MOS 트랜지스터의 면적의 약 3배인 것을 특징으로 하는 비트선 구동기.
  4. 등화용 MOS 트랜지스터의 게이트에 인가된 클럭펄스에 응답하여 등화작동에 영향을 미치기 위해 상기 상보형 비트선을 갖춘 회로에서 소스 및 드레인을 구비한 동화용 MOS 트랜지스터를 갖춘 회로에서와같이 한쌍의 상보형 비트선,전력공급원 및 클럭펄스원을 포함하는 메모리 회로에서,
    (가) 상기 전력공급부를 갖춘 회로에서 소스를, 상기 제1클램프용 MOS 트랜지스터의 드레인을 갖춘 회로에서 게이트를 포함하고 있고, 상기 게이트와 상기 드레인이 상기 등화용 MOS 트랜지스터의 소스-드레인 선로를 갖춘 회로에 있는 제1클램프용 MOS 트랜지스터와, (나) 상기 전력공급부를 갖춘 회로에서의 소스와, 접지된 게이트와, 상기 제1클램프용 MOS 트랜지스터의 게이트와 드레인을 갖추고 있고 상기 등화용 MOS 트랜지스터의 상기 소스-드레인 선로를 갖춘 회로에서의 드레인을 포함하는 제1능동부하용 MOS 트랜지스터와, (다) 상기 전력공급부를 갖춘 회로에서의 소스와, 접지된 게이트와, 상기 등화용 트랜지스터의 소스-드레인 선로를 갖춘 회로에서의 드레인을 포함하는 제2능동부하용 MOS 트랜지스터와, (라) 상기 전력 공급부에 연결된 소스와, 상기 제2클램프용 MOS 트랜지스터의 드레인에 연결된 게이트를 포함하고 있고, 상기 제2클램프용 MOS 트랜지스터의 상기 게이트와 상기 드레인이 상기 등화용 트랜지스터의 소스-드레인 선로를 갖추며 상기 제2능동 부하용 MOS 트랜지스터의 드레인을 갖춘 회로에 있는 제2클램프용 MOS 트랜지스터를 포함하는 것을 특징으로 하는 트랜지스터 조합체.
  5. 제4항에 있어서, 제1 및 제2클램프용 MOS 트랜지스터중 적어도 하나의 면적은 제1 및 제2능동부하용 MOS 트랜지스터와 등화용 MOS 트랜지스터의 면적보다 적어도 3배 더 커서, 등화용 MOS 트랜지스터의 온 저항 값은 비교적 낮게되며, 제1 및 제2능동부하용 트랜지스터의 면적은 비교적 좁아서, 그 등가 저항값은 비교적 높게 되며, 따라서 상기 상보형 비트선을 스위칭온 하는 동안 전위의 변화율은 증가되어 악세스 시간을 단축시키게 되는 것을 특징으로 하는 트랜지스터 조합체.
  6. 제5항에 있어서, 각각의 상기 등화용 MOS 트랜지스터와, 각각의 상기 두 능동부하용 MOS 트랜지스터와, 각각의 상기 제1 및 상기 제2클램프용 MOS 트랜지스터는 채널형 트랜지스터이고, 상기 제1클램프용 MOS 트랜지스터와 상기 제1능동부하용 MOS 트랜지스터는 한쌍의 상보형 비트선 가운데 하나에 연결되며, 상기 제2클램프용 MOS 트랜지스터와 상기 제2능동부하용 MOS 트랜지스터는 상기 상보형 비트선 쌍의 다른 하나에 연결되는 것을 특징으로 하는 트랜지스터 조합체.
  7. 제6항에 있어서, 상기 상보형 비트선은 워드선 상의 신호에 의해 악세스된 메모리 셀에서 데이타 판독용 판독 증폭기에 연결되는 것을 특징으로 하는 트랜지스터 조합체.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860002794A 1985-04-12 1986-04-12 비트선 구동기와 메모리 회로 KR950001423B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60077953A JPS61237290A (ja) 1985-04-12 1985-04-12 ビツト線駆動回路
JP77953 1985-04-12

Publications (2)

Publication Number Publication Date
KR860008562A true KR860008562A (ko) 1986-11-17
KR950001423B1 KR950001423B1 (ko) 1995-02-24

Family

ID=13648371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860002794A KR950001423B1 (ko) 1985-04-12 1986-04-12 비트선 구동기와 메모리 회로

Country Status (4)

Country Link
US (1) US4802128A (ko)
EP (1) EP0201733A3 (ko)
JP (1) JPS61237290A (ko)
KR (1) KR950001423B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273694A (ja) * 1986-05-22 1987-11-27 Sony Corp センスアンプ
JPS6446288A (en) * 1987-08-13 1989-02-20 Toshiba Corp Semiconductor memory device
JP2690554B2 (ja) * 1989-05-08 1997-12-10 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
JPH03160689A (ja) * 1989-11-17 1991-07-10 Nec Corp 半導体メモリ
JPH0432095A (ja) * 1990-05-28 1992-02-04 Nec Corp 半導体記憶装置
JPH0660665A (ja) * 1992-08-10 1994-03-04 Nec Corp 半導体スタティックｒａｍのビット線負荷回路
KR950005577B1 (ko) * 1992-12-30 1995-05-25 현대전자산업주식회사 비트 라인 부하 회로
JPH07130177A (ja) * 1993-11-02 1995-05-19 Nec Corp 半導体記憶装置
US5687130A (en) * 1994-11-30 1997-11-11 Texas Instruments Incorporated Memory cell with single bit line read back
WO1998014947A1 (en) * 1996-09-30 1998-04-09 Advanced Micro Devices, Inc. Memory including resistor bit-line loads
US7471588B2 (en) * 2006-05-05 2008-12-30 Altera Corporation Dual port random-access-memory circuitry
US8619464B1 (en) 2011-08-26 2013-12-31 Altera Corporation Static random-access memory having read circuitry with capacitive storage
CN104769842B (zh) * 2012-11-06 2017-10-31 株式会社半导体能源研究所 半导体装置以及其驱动方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5345939A (en) * 1976-10-07 1978-04-25 Sharp Corp Ram circuit
JPS6032912B2 (ja) * 1979-09-13 1985-07-31 株式会社東芝 Ｃｍｏｓセンスアンプ回路
US4355377A (en) * 1980-06-30 1982-10-19 Inmos Corporation Asynchronously equillibrated and pre-charged static ram
US4494221A (en) * 1982-03-03 1985-01-15 Inmos Corporation Bit line precharging and equilibrating circuit
JPS59178685A (ja) * 1983-03-30 1984-10-09 Toshiba Corp 半導体記憶回路
US4791613A (en) * 1983-09-21 1988-12-13 Inmos Corporation Bit line and column circuitry used in a semiconductor memory

Also Published As

Publication number Publication date
EP0201733A2 (en) 1986-11-20
JPS61237290A (ja) 1986-10-22
US4802128A (en) 1989-01-31
EP0201733A3 (en) 1988-07-20
KR950001423B1 (ko) 1995-02-24

Similar Documents

Publication Publication Date Title
KR970023375A (ko) 데이터 유지회로
KR870000703A (ko) 반도체 메모리
KR930001226A (ko) 고속 센싱 동작을 수행하는 센스 앰프
KR920013449A (ko) 개선된 기록 구동기를 가지는 판독/기록 메모리
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR860000659A (ko) M0s 스태틱형 ram
KR860008562A (ko) 비트선 구동기 및 트랜지스터 조합체
KR880004478A (ko) 반도체 기억장치
KR850008563A (ko) 반도체 메모리 장치
KR920022291A (ko) 프리챠지된 비트선을 갖는 멀티 포트 메모리 장치
KR860003604A (ko) 반도체 메모리 장치
KR940012633A (ko) 반도체 메모리 디바이스
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR960042742A (ko) 센스앰프회로
KR870002593A (ko) 불휘발성 반도체 기억장치
KR900019040A (ko) 다이나믹형 랜덤억세스메모리
EP0187246A2 (en) Precharge circuit for bit lines of semiconductor memory
KR890013769A (ko) 중간전위생성회로
KR940020565A (ko) 반도체 집적회로(semiconductor integrated circuit)
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR950034795A (ko) 스태틱램 메모리셀
KR970060224A (ko) 반도체기억장치
KR900008523A (ko) 반도체 메모리 소자
JPS589514B2 (ja) 半導体メモリのコモンデ−タ線負荷回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee