KR940012633A - 반도체 메모리 디바이스 - Google Patents

반도체 메모리 디바이스 Download PDF

Info

Publication number
KR940012633A
KR940012633A KR1019930024597A KR930024597A KR940012633A KR 940012633 A KR940012633 A KR 940012633A KR 1019930024597 A KR1019930024597 A KR 1019930024597A KR 930024597 A KR930024597 A KR 930024597A KR 940012633 A KR940012633 A KR 940012633A
Authority
KR
South Korea
Prior art keywords
voltage
pair
bit line
transfer gate
data line
Prior art date
Application number
KR1019930024597A
Other languages
English (en)
Other versions
KR0150013B1 (ko
Inventor
께이 스다
노부오 후루야
Original Assignee
세끼모또 다다히로
닛뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 닛뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR940012633A publication Critical patent/KR940012633A/ko
Application granted granted Critical
Publication of KR0150013B1 publication Critical patent/KR0150013B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

반도체 메모리 디바이스는 워드 라인(15)과, 상보 데이타 라인쌍(17, 18)과, 워드 라인과 상보데이타 라인쌍의 각 교차점에 배치되어 있는 메모리 소자(MC11)와, 센스 증폭기(SA)에 각각 관련되어 있으며 한쌍의 전송 게이트 트랜지스터(7, 8)를 통해 상보 데이타 라인쌍 중 한 라인에 선택적으로 각각 연결되는 상보 신호 라인쌍(17S, 18S)과, 상보 데이타 라인 쌍을 사전 충전시키는 제1사전 충전 수단(5, 6)과, 상보 신호 라인쌍을 사전 충전시키는 제2사전 충전 수단(19, 20)을 구비한다. 상기 제2사전 충전 수단은 상보 신호 라인쌍을 제1전압(VD)으로 충전시키고, 제1사전 충전 수단은 상보 신호 라인 쌍을 제1전압보다 전송 게이트 트랜지스터의 임계전압(Vt) 만큼 낮은 제2전압(VD-Vt)으로 충전시키며, 전송 게이트 트랜지스터는 제1전압이 공급되어지는 게이트 전극을 갖고 있다. 전송 게이트 트랜지스터는 N 채널형의 MOS 트랜지스터이며 제1 및 제2사전 충전 수단은 N 및 P채널 MOS형 트랜지스터를 포함한다.

Description

반도체 메모리 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 실현하는 메모리 디바이스의 블럭 다이어그램.
제2도는 본 발명의 실시예에 따른 제1도에 도시된 디바이스의 주요부의 회로 구성도.
제3도는 제2도에 도시된 회로의 데이타 판독 모드에서의 타이밍 차트.
제4도는 제3도에 도시된 회로의 데이타 기록 모드에서의 타이밍 차트.

Claims (8)

  1. 다수의 워드 라인과, 다수의 비트 라인쌍과, 상기 워드 라인과 상기 비트 라인쌍의 교차점중 하나에 각각 배치되어 있는 다수의 메모리 셀과, 상기 데이타 라인에 결합되어 있는 센스 증폭기와, 상기 데이타 라인쌍과 상기 비트 라인쌍중 관련된 하나사이에 각각 결합되어 있는 다수의 전송 게이트 트랜지스터와, 상기 비트 라인쌍을 제1전압으로 사전 충전시키는 제1사전 충전 수단과, 상기 데이타 라인쌍을 절대값이 상기 제1전압보다 큰 제2전압으로 사전 충전시키는 제2사전 충전 수단을 구비하는 것을 특징으로 하는 반도체 메모리 디바이스.
  2. 제1항에 있어서, 상기 제2전압이 상기 제1전압보다 상기 전송 게이트 트랜지스터의 임계 전압만큼 크며, 상기 전송 게이트 트랜지스터가 선택될 때 상기 제2전압이 공급되는 게이트 전극을 가지는 것을 특징으로 하는 반도체 디바이스.
  3. 제2항에 있어서, 상기 전송 게이트 트랜지스터 각각은 제1도전율 타입이며, 상기 제1사전 충전 수단은 상기 제1도전율 타입의 제1의 MOS 트랜지스터를 포함하며, 상기 제2사전 충전 수단은 제2도전율 타입의 제2의 MOS 트랜지스터를 포함하는 것을 특징으로 하는 디바이스.
  4. 제3항에 있어서, 상기 제1도전율 타입이 N채널 타입이며, 상기 제2도전율 타입은 P채널 타입인 것을 특징으로 하는 디바이스.
  5. 제3항에 있어서, 상기 메모리 소자 각각은 상기 비트 라인쌍에 각각 결합되어 있는 상기 제1도전율 타입의 한쌍의 셀 게이트 트랜지스터를 포함하는 것을 특징으로 하는 디바이스.
  6. 제2항에 있어서, 상기 센스 증폭기가 상기 데이타 라인 쌍에 각각 결합되어 있는 게이트 전극을 갖는 한쌍의 입력 트랜지스터를 포함하며 상기 제1도전율 타입을 갖는 것을 특징으로 하는 디바이스.
  7. 적어도 하나의 비트 라인과, 상기 비트 라인에 메모리 셀중 선택된 셀을 결합시키는 수단과, 데이타 라인과, 상기 데이타 라인에 결합된 센스 증폭기와, 상기 비트 상기 라인을 데이타 라인에 동작적으로 결합시키는 전송 게이트 수단과, 상기 비트 라인을 제1전압으로 사전 충전시키는 제1사전 충전 수단고, 상기 데이타 라인을 상기 제1전압보자 높은 제2전압으로 사전 충전시키는 제2사전 충전 수단을 구비하는 것을 특징으로 하는 반도체 메모리 디바이스.
  8. 제8항에 있어서, 상기 전송 게이트 수단은 제1의 MOS 트랜지스터 및 상기 제1전압 및 소정의 임계 전압을 포함하며, 상기 제2사전 충전 수단은 제2 및 제3의 MOS 트랜지스터를 각각 포함하며, 상기 제1 및 제2의 MOS 트랜지스터 각각은 제1채널 타입이며, 상기 제3의 MOS 트랜지스터는 제2채널 타입인 것을 특징으로 하는 디바이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930024597A 1992-11-18 1993-11-18 반도체 메모리 디바이스 KR0150013B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-332507 1992-11-18
JP4332507A JPH06162776A (ja) 1992-11-18 1992-11-18 半導体メモリ回路

Publications (2)

Publication Number Publication Date
KR940012633A true KR940012633A (ko) 1994-06-24
KR0150013B1 KR0150013B1 (ko) 1998-10-01

Family

ID=18255707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024597A KR0150013B1 (ko) 1992-11-18 1993-11-18 반도체 메모리 디바이스

Country Status (4)

Country Link
US (1) US5418749A (ko)
EP (1) EP0598400A3 (ko)
JP (1) JPH06162776A (ko)
KR (1) KR0150013B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859807A (en) * 1996-01-26 1999-01-12 Hitachi, Ltd. Semiconductor integrated circuit device having a controlled overdriving circuit
JP2996168B2 (ja) * 1996-02-23 1999-12-27 日本電気株式会社 半導体メモリ集積回路装置
US5999469A (en) * 1998-03-04 1999-12-07 Lsi Logic Corporation Sense time reduction using midlevel precharge
US6075733A (en) * 1998-11-23 2000-06-13 Lsi Logic Corporation Technique for reducing peak current in memory operation
JP4251781B2 (ja) * 2001-03-12 2009-04-08 富士通マイクロエレクトロニクス株式会社 プリチャージ回路及びこれを用いた半導体装置
US6430078B1 (en) * 2001-07-03 2002-08-06 Agilent Technologies, Inc. Low-voltage digital ROM circuit and method
JP4219663B2 (ja) * 2002-11-29 2009-02-04 株式会社ルネサステクノロジ 半導体記憶装置及び半導体集積回路
JP2005174504A (ja) * 2003-12-15 2005-06-30 Matsushita Electric Ind Co Ltd 半導体集積回路
KR100932724B1 (ko) * 2005-09-09 2009-12-21 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 집적 회로
KR100869341B1 (ko) * 2007-04-02 2008-11-19 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법
JP5165286B2 (ja) * 2007-06-26 2013-03-21 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5055100B2 (ja) * 2007-12-07 2012-10-24 ラピスセミコンダクタ株式会社 半導体記憶装置
JP4844619B2 (ja) * 2008-03-27 2011-12-28 株式会社デンソー 半導体メモリ装置
JP5676075B2 (ja) * 2008-11-17 2015-02-25 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5306084B2 (ja) * 2009-07-10 2013-10-02 株式会社東芝 半導体記憶装置
JP5741965B2 (ja) * 2010-09-02 2015-07-01 株式会社ソシオネクスト データ伝送回路及びそれを備えた半導体記憶装置
JP5789803B2 (ja) * 2011-12-06 2015-10-07 株式会社ソシオネクスト 半導体メモリおよびシステム
KR101543701B1 (ko) 2014-12-22 2015-08-12 연세대학교 산학협력단 감지 증폭기 및 그를 이용한 반도체 메모리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57127989A (en) * 1981-02-02 1982-08-09 Hitachi Ltd Mos static type ram
JPS61239493A (ja) * 1985-04-05 1986-10-24 Fujitsu Ltd 半導体記憶装置
US4661931A (en) * 1985-08-05 1987-04-28 Motorola, Inc. Asynchronous row and column control
US4802129A (en) * 1987-12-03 1989-01-31 Motorola, Inc. RAM with dual precharge circuit and write recovery circuitry
JP2704885B2 (ja) * 1988-08-03 1998-01-26 株式会社日立製作所 半導体記憶装置
JPH0256799A (ja) * 1988-08-22 1990-02-26 Nippon Telegr & Teleph Corp <Ntt> メモリ回路
JPH0294096A (ja) * 1988-09-29 1990-04-04 Mitsubishi Electric Corp 半導体記憶回路
JPH02154393A (ja) * 1988-12-06 1990-06-13 Mitsubishi Electric Corp 半導体記憶回路
JPH0814989B2 (ja) * 1989-05-09 1996-02-14 日本電気株式会社 内部同期型スタティックｒａｍ
JP2680939B2 (ja) * 1991-03-27 1997-11-19 日本電気アイシーマイコンシステム株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US5418749A (en) 1995-05-23
EP0598400A3 (en) 1995-03-29
KR0150013B1 (ko) 1998-10-01
JPH06162776A (ja) 1994-06-10
EP0598400A2 (en) 1994-05-25

Similar Documents

Publication Publication Date Title
US4965767A (en) Associative memory having simplified memory cell circuitry
KR940012633A (ko) 반도체 메모리 디바이스
JPS5913115B2 (ja) メモリ配列用事前充電回路
JPS613390A (ja) 記憶装置
US4852064A (en) Precharge circuit for use in a semiconductor memory device
US4417329A (en) Active pull-up circuit
KR910006109B1 (ko) 다이나믹 랜덤 액세스메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
JP3302734B2 (ja) 半導体記憶装置
KR860003604A (ko) 반도체 메모리 장치
KR920022291A (ko) 프리챠지된 비트선을 갖는 멀티 포트 메모리 장치
KR850008563A (ko) 반도체 메모리 장치
US20200335151A1 (en) Low-power memory
US3946369A (en) High speed MOS RAM employing depletion loads
US4079462A (en) Refreshing apparatus for MOS dynamic RAMs
JPH0355913B2 (ko)
US4598389A (en) Single-ended CMOS sense amplifier
KR950001423B1 (ko) 비트선 구동기와 메모리 회로
EP0454061B1 (en) Dynamic random access memory device with improved power supply system for speed-up of rewriting operation on data bits read-out from memory cells
US4131951A (en) High speed complementary MOS memory
US5305272A (en) Sense amplifier circuit
US5384504A (en) Sense amplifier powered from bit lines and having regeneratively cross-coupling means
US5418748A (en) Bit line load circuit for semiconductor static RAM
JPS61267992A (ja) ランダムアクセスメモリ
KR900008523A (ko) 반도체 메모리 소자
JP3231310B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee