JP2680939B2 - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JP2680939B2
JP2680939B2 JP3062253A JP6225391A JP2680939B2 JP 2680939 B2 JP2680939 B2 JP 2680939B2 JP 3062253 A JP3062253 A JP 3062253A JP 6225391 A JP6225391 A JP 6225391A JP 2680939 B2 JP2680939 B2 JP 2680939B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
memory cell
circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3062253A
Other languages
English (en)
Other versions
JPH04298896A (ja
Inventor
敏広 橋住
光広 小柳
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP3062253A priority Critical patent/JP2680939B2/ja
Priority to EP92104707A priority patent/EP0505915B1/en
Priority to DE69217565T priority patent/DE69217565T2/de
Priority to US07/858,600 priority patent/US5289419A/en
Priority to KR1019920005034A priority patent/KR950014259B1/ko
Publication of JPH04298896A publication Critical patent/JPH04298896A/ja
Application granted granted Critical
Publication of JP2680939B2 publication Critical patent/JP2680939B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体記憶装置に関し、
特に差動型のセンス増幅器を備えたスタティック型の半
導体記憶装置に関する。
【０００２】
【従来の技術】従来、この種の半導体記憶装置は、一例
として図４に示すように、第１及び第２の入出力端をも
つスタティック型のメモリセル１１と、一端をメモリセ
ル１１の第１及び第２の入出力端とそれぞれ対応して接
続しワード選択信号ＷＳによりオン，オフする第１及び
第２のトランジスタＱ１，Ｑ２とを備えたメモリセル回
路１と、第１及び第２のトランジスタＱ１，Ｑ２の他端
とそれぞれ対応して接続しメモリセル回路１への書込み
用のデータ及びメモリセル回路１からの読出しデータを
伝達する第１及び第２のディジット線ＤＬ１，ＤＬ２
と、トランジスタＱ８，Ｑ９を備えこれら第１及び第２
のディジット線ＤＬ１，ＤＬ２をプリチャージ制御信号
ＰＣに従って所定のタイミングで電源電圧Ｖｄｄのレベ
ルにプリチャージする第１のプリチャージ回路３ａと、
ソースを共通接続しゲートを第１及び第２のディジット
線ＤＬ１，ＤＬ２とそれぞれ対応して接続するトランジ
スタＱ３，Ｑ４、ドレインをこれらトランジスタＱ３，
Ｑ４と接続しソースを基準電位点（接地電位点）と接続
しゲートに活性化制御信号ＳＥを入力してオン，オフす
るトランジスタＱ５、並びに一端をトランジスタＱ３，
Ｑ４のドレインとそれぞれ対応して接続し他端に電源電
位Ｖｄｄが供続される負荷素子のトランジスタＱ６，Ｑ
７を備えトランジスタＱ５がオン状態のとき活性化して
トランジスタＱ３，Ｑ４のゲート間の電位差を増幅しト
ランジスタＱ４のドレインから出力するセンス増幅器２
と、トランジスタＱ１０〜Ｑ１２を備えプリチャージ制
御信号ＰＣに従ってセンス増幅器２のトランジスタＱ
３，Ｑ４，ゲートを所定のタイミングで電源電位Ｖｄｄ
レベルにプリチャージする第２のプリチャージ回路３ｂ
とを有する構成となっていた。
【０００３】次にこの回路の動作について説明する。図
５はこの回路の動作を説明するための各部信号の波形図
である。
【０００４】プリチャージ制御信号ＰＣが低レベルにな
ると、ＰチャネルＭＯＳ型のトランジスタＱ８〜Ｑ１２
はオン状態となり、ディジット線ＤＬ１，ＤＬ２及びセ
ンス増幅器２の入力端Ｎ３，Ｎ４は電源電位Ｖｄｄに充
電される。ワード選択信号ＷＳ及び活性化制御信号ＳＥ
がそれぞれ高レベルになると、ＮチャネルＭＯＳ型のト
ランジスタＱ１，Ｑ２，Ｑ５はオン状態となり、メモリ
セル１１の値はディジット線ＤＬ１，ＤＬ２にはき出さ
れ、その値はそれぞれセンス増幅器２の入力端Ｎ３，Ｎ
４へ伝えられる。
【０００５】メモリセル１１の入出力端Ｎ２が高レベ
ル，Ｎ１が低レベルの場合、センス増幅器２のＮチャネ
ルＭＯＳ型のトランジスタＱ４はオン状態、トランジス
タＱ３はオフ状態となり、出力信号ＯＵＴは低レベルと
なる。メモリセル１１の入出力端Ｎ１，Ｎ２のレベルが
逆の場合は出力信号ＯＵＴは高レベルとなる。
【０００６】メモリセル１１内のトランジスタは、高集
積化のためできるだけ小さなトランジスタであるうえに
一般的にその電流駆動能力は低い。また、ディジット線
ＤＬ１，ＤＬ２には多くのメモリセル回路が接続されて
いるので、一般的にその負荷容量が大きくなる。従って
ディジット線ＤＬ１，ＤＬ２は、ワード選択信号ＷＳが
高レベルになってから一方が高レベルを保ち他方がメモ
リセル１１内のトランジスタにより高レベルから低レベ
ルに変わっていくが、この変化がきわめて緩やかであ
る。
【０００７】また、センス増幅器２の入力端Ｎ３，Ｎ４
は電源電位Ｖｄｄレベルにプリチャージされており、入
力端Ｎ３，Ｎ４のレベルがこの電源電位Ｖｄｄ付近だと
トランジスタＱ３，Ｑ４が非飽和領域となるためゲイン
が低く、センス増幅器が実質的に増幅動作を始めるのは
入力端Ｎ３，Ｎ４の電位がＶｄｄ／２付近である。
【０００８】
【発明が解決しようとする課題】上述した従来の半導体
記憶装置は、高集積化のためメモリセル１１のトランジ
スタの電流駆動能力が小さいため、このメモリセル１１
によるディジット線ＤＬ１，ＤＬ２のレベル変化は緩や
かであり、また、センス増幅器２の入力端Ｎ３，Ｎ４が
電源電位Ｖｄｄレベルにプリチャージされる構成となっ
ているので、センス増幅器２の増幅開始時点が遅れ、読
出し動作が遅いという欠点があった。
【０００９】本発明の目的は、読出し動作を速くするこ
とかできる半導体記憶装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体記憶装置
は、第１及び第２の入出力端をもつスタティック型のメ
モリセルと、一端を前記第１及び第２の入出力端とそれ
ぞれ対応して接続しワード選択信号によりオン，オフす
る第１及び第２のトランジスタとを備えたメモリセル回
路と、前記第１及び第２のトランジスタの他端とそれぞ
れ対応して接続し前記メモリセル回路への書込み用のデ
ータ及び前記メモリセル回路からの読出しデータを伝達
する第１及び第２のディジット線と、これら第１及び第
２のディジット線を所定のタイミングで電源電圧のレベ
ルにプリチャージする第１のプリチャージ回路と、一端
を前記第１及び第２のディジット線とそれぞれ対応して
接続する第１及び第２の容量素子と、ソースを共通接続
しゲートを前記第１及び第２の容量素子の他端とそれぞ
れ対応して接続する第３及び第４のトランジスタ、ドレ
インをこれら第３及び第４のトランジスタと接続しソー
スを基準電位点と接続しゲートに活性化制御信号を入力
してオン，オフする第５のトランジスタ、並びに一端を
前記第３及び第４のトランジスタのドレインとそれぞれ
対応して接続し他端に前記電源電位が供続される第１及
び第２の負荷素子を備え前記第５のトランジスタがオン
状態のとき活性化して前記第３及び第４のトランジスタ
のゲート間の電位差を増幅するセンス増幅器と、前記電
源電位と基準電位の中間の電位を発生する中間電位発生
回路と、前記第３及び第４のトランジスタのゲートを所
定のタイミングで前記中間の電位にプリチャージする第
２のプリチャージ回路とを有している。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【００１２】図１は本発明の第１の実施例を示す回路図
である。
【００１３】この実施例が図４に示された従来の半導体
記憶装置と相違する点は、ディジット線ＤＬ１をセンス
増幅器２のトランジスタＱ３のゲートとプリチャージ回
路３ｂの一方の出力端との接続点（Ｎ３）から切離して
このディジット線ＤＬ１とトランジスタＱ３のゲート及
びプリチャージ回路３ｂの一方の出力端との間に第１の
コンデンサＣ１を設け、ディジット線ＤＬ２をセンス増
幅器２のトランジスタＱ４のゲートとプリチャージ回路
３ｂの他方の出力端との接続点（Ｎ４）から切離してこ
のディジット線ＤＬ２とトランジスタＱ４のゲート及び
プリチャージ回路３ｂの他方の出力端との間に第２のコ
ンデンサＣ２を設け、トランジスタＱ１３，Ｑ１４を備
え電源電位Ｖｄｄと接地電位との間の中間電位Ｖｄｄ／
２を発生する中間電位発生回路４を設けてこの中間電位
Ｖｄｄ／２をプリチャージ回路３ｂに供給し、このプリ
チャージ回路３ｂにより、センス増幅器２の入力端Ｎ
３，Ｎ４を中間電位Ｖｄｄ／２にプリチャージする構成
とした点にある。
【００１４】図２はこの実施例の動作を説明するための
各部信号の波形図である。
【００１５】ワード選択信号ＷＳが高レベルになりメモ
リセル１１の記憶内容によりディジット線ＤＬ１，ＤＬ
２のレベルが変化する速度は従来例と同様に緩やかであ
る。しかし、センス増幅器２の入力端Ｎ３，Ｎ４は、セ
ンス増幅器２のゲインが最も高い中間電位Ｖｄｄ／２に
プリチャージされており、活性化制御信号ＳＥにより活
性化すると、コンデンサＣ１，Ｃ２を介してディジット
線ＤＬ１，ＤＬ２によりこの中間電位Ｖｄｄ／２から変
化する入力端Ｎ３，Ｎ４の電位差を増幅するので、ディ
ジット線ＤＬ１，ＤＬ２のレベル変化が直ちに増幅さ
れ、従来例より大幅に読出し動作が速くなる。具体的に
は、従来例では数十〜数百ｎｓであったものが、本発明
ではたかだか数ｎｓとなる。
【００１６】図３は本発明の第２の実施例を示す回路図
である。
【００１７】この実施例は、容量素子を、ソース及びド
レインを共通接続してこのソース及びドレイを一つの電
極とし、ゲートを他の電極とするトランジスタＱ１５，
Ｑ１６により形成したもので、信号のカップリング用と
して必要な０．１ｐＦ程度の容量素子が極めて小さく実
現できるという利点がある。
【００１８】
【発明の効果】以上説明したように本発明は、各センス
増幅器の入力端及び第２のプリチャージ回路の出力端の
接続点と各ディジット線との間にそれぞれ容量素子を設
け、センス増幅器の各入力端を電源電位と接地電位の中
間電位にプリチャージする構成とすることにより、容量
素子を介して入力される各ディジット線間のレベル変化
を、センス増幅器の最もゲインの高い中間電位から変化
する各入力端の電位差として直ちに増幅するので、読出
し動作を大幅に速くすることかできる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す回路図である。
【図２】図１に示された実施例の動作を説明するための
各部信号の波形図である。
【図３】本発明の第２の実施例を示す回路図である。
【図４】従来の半導体記憶装置の一例を示す回路図であ
る。
【図５】図４に示された半導体記憶装置の動作及び課題
を説明するための各部信号の波形図である。
【符号の説明】
１ メモリセル回路 ２ センス増幅器 ３ａ，３ｂ プリチャージ回路 ４ 中間電位発生回路 １１ メモリセル Ｃ１，Ｃ２ コンデンサ ＤＬ１，ＤＬ２ ディジット線 Ｑ１〜Ｑ１６ トランジスタ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１及び第２の入出力端をもつスタティ
    ック型のメモリセルと、一端を前記第１及び第２の入出
    力端とそれぞれ対応して接続しワード選択信号によりオ
    ン，オフする第１及び第２のトランジスタとを備えたメ
    モリセル回路と、前記第１及び第２のトランジスタの他
    端とそれぞれ対応して接続し前記メモリセル回路への書
    込み用のデータ及び前記メモリセル回路からの読出しデ
    ータを伝達する第１及び第２のディジット線と、これら
    第１及び第２のディジット線を所定のタイミングで電源
    電圧のレベルにプリチャージする第１のプリチャージ回
    路と、一端を前記第１及び第２のディジット線とそれぞ
    れ対応して接続する第１及び第２の容量素子と、ソース
    を共通接続しゲートを前記第１及び第２の容量素子の他
    端とそれぞれ対応して接続する第３及び第４のトランジ
    スタ、ドレインをこれら第３及び第４のトランジスタと
    接続しソースを基準電位点と接続しゲートに活性化制御
    信号を入力してオン，オフする第５のトランジスタ、並
    びに一端を前記第３及び第４のトランジスタのドレイン
    とそれぞれ対応して接続し他端に前記電源電位が供続さ
    れる第１及び第２の負荷素子を備え前記第５のトランジ
    スタがオン状態のとき活性化して前記第３及び第４のト
    ランジスタのゲート間の電位差を増幅するセンス増幅器
    と、前記電源電位と基準電位の中間の電位を発生する中
    間電位発生回路と、前記第３及び第４のトランジスタの
    ゲートを所定のタイミングで前記中間の電位にプリチャ
    ージする第２のプリチャージ回路とを有することを特徴
    とする半導体記憶装置。
  2. 【請求項２】 容量素子がコンデンサで形成された請求
    項１記載の半導体記憶装置。
  3. 【請求項３】 容量素子が、ソース及びドレインを共通
    接続してこのソース及びドレインを一つの電極としゲー
    トを他の電極とするトランジスタにより形成された請求
    項１記載の半導体記憶装置。
JP3062253A 1991-03-27 1991-03-27 半導体記憶装置 Expired - Fee Related JP2680939B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3062253A JP2680939B2 (ja) 1991-03-27 1991-03-27 半導体記憶装置
EP92104707A EP0505915B1 (en) 1991-03-27 1992-03-18 Static random access memory device with high speed differential amplifier coupled with digit line pair through capacitors
DE69217565T DE69217565T2 (de) 1991-03-27 1992-03-18 Statische Direktzugriffspeicheranordnung mit an einem Bitleitungenpaar durch Kapazitäten gekoppelten Differenzverstärker
US07/858,600 US5289419A (en) 1991-03-27 1992-03-27 Static random access memory device with high speed differential amplifier coupled with digit line pair through capacitors
KR1019920005034A KR950014259B1 (ko) 1991-03-27 1992-03-27 정적형 랜덤 억세스 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3062253A JP2680939B2 (ja) 1991-03-27 1991-03-27 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH04298896A JPH04298896A (ja) 1992-10-22
JP2680939B2 true JP2680939B2 (ja) 1997-11-19

Family

ID=13194797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3062253A Expired - Fee Related JP2680939B2 (ja) 1991-03-27 1991-03-27 半導体記憶装置

Country Status (5)

Country Link
US (1) US5289419A (ja)
EP (1) EP0505915B1 (ja)
JP (1) JP2680939B2 (ja)
KR (1) KR950014259B1 (ja)
DE (1) DE69217565T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06162776A (ja) * 1992-11-18 1994-06-10 Nec Corp 半導体メモリ回路
EP0740307B1 (en) * 1995-04-28 2001-12-12 STMicroelectronics S.r.l. Sense amplifier circuit for semiconductor memory devices
US5672987A (en) * 1995-06-08 1997-09-30 Matsushita Electric Industrial Co., Ltd. Potential difference transmission device and semiconductor memory device using the same
JP3093632B2 (ja) * 1996-04-25 2000-10-03 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
KR102874278B1 (ko) * 2020-10-19 2025-10-21 에스케이하이닉스 주식회사 입출력 장치, 그의 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US12237009B2 (en) * 2022-06-22 2025-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier circuit, memory circuit, and sensing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2615011B2 (ja) * 1986-06-13 1997-05-28 株式会社日立製作所 半導体記憶回路
KR930000963B1 (ko) * 1988-03-09 1993-02-11 가부시기가이샤 도오시바 불휘발성 메모리 회로장치
JPH03116488A (ja) * 1989-09-29 1991-05-17 Fujitsu Ltd 半導体記憶装置
US5032744A (en) * 1989-10-31 1991-07-16 Vlsi Technology, Inc. High speed comparator with offset cancellation

Also Published As

Publication number Publication date
US5289419A (en) 1994-02-22
KR950014259B1 (ko) 1995-11-23
DE69217565T2 (de) 1997-09-18
EP0505915A3 (en) 1993-12-22
EP0505915B1 (en) 1997-02-26
EP0505915A2 (en) 1992-09-30
JPH04298896A (ja) 1992-10-22
DE69217565D1 (de) 1997-04-03
KR920018765A (ko) 1992-10-22

Similar Documents

Publication Publication Date Title
US4973864A (en) Sense circuit for use in semiconductor memory
US5243573A (en) Sense amplifier for nonvolatile semiconductor storage devices
US5220221A (en) Sense amplifier pulldown circuit for minimizing ground noise at high power supply voltages
CN113470705B (zh) 灵敏放大器、存储器和数据读出方法
US5220527A (en) Dynamic type semiconductor memory device
US5323345A (en) Semiconductor memory device having read/write circuitry
JP2001332087A (ja) センスアンプ回路
KR100236875B1 (ko) 센스 앰프 회로를 갖는 반도체 ic 장치
JPH05128859A (ja) 半導体記憶装置
US4860257A (en) Level shifter for an input/output bus in a CMOS dynamic ram
JP2756797B2 (ja) Ｆｅｔセンス・アンプ
JP2680939B2 (ja) 半導体記憶装置
US5305272A (en) Sense amplifier circuit
US6411559B1 (en) Semiconductor memory device including a sense amplifier
JPH04238197A (ja) センスアンプ回路
US4858193A (en) Preamplification method and apparatus for dram sense amplifiers
US5452254A (en) Semiconductor memory device
US4606012A (en) Sense amplifier
US5646892A (en) Data reading circuit
US5754488A (en) Apparatus and method for controlling a bit line sense amplifier having offset compensation
JPS6011393B2 (ja) 感知増幅器
US5703819A (en) Sense amplifier driving circuit
JP2000048576A (ja) 半導体集積回路装置
JP2666677B2 (ja) 半導体ｉｃチップ内蔵用のデータアンプ
JPS6242356B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970708

LAPS Cancellation because of no payment of annual fees