JP5741965B2 - データ伝送回路及びそれを備えた半導体記憶装置 - Google Patents
データ伝送回路及びそれを備えた半導体記憶装置 Download PDFInfo
- Publication number
- JP5741965B2 JP5741965B2 JP2012531662A JP2012531662A JP5741965B2 JP 5741965 B2 JP5741965 B2 JP 5741965B2 JP 2012531662 A JP2012531662 A JP 2012531662A JP 2012531662 A JP2012531662 A JP 2012531662A JP 5741965 B2 JP5741965 B2 JP 5741965B2
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- memory device
- semiconductor memory
- data transmission
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 230000005540 biological transmission Effects 0.000 title claims description 19
- 230000004913 activation Effects 0.000 claims description 77
- 230000015654 memory Effects 0.000 claims description 61
- 238000001514 detection method Methods 0.000 claims description 30
- 230000008859 change Effects 0.000 claims description 27
- 230000009849 deactivation Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 28
- 230000004048 modification Effects 0.000 description 23
- 238000012986 modification Methods 0.000 description 23
- 230000007704 transition Effects 0.000 description 11
- 101000653679 Homo sapiens Translationally-controlled tumor protein Proteins 0.000 description 9
- ZBZXYUYUUDZCNB-UHFFFAOYSA-N N-cyclohexa-1,3-dien-1-yl-N-phenyl-4-[4-(N-[4-[4-(N-[4-[4-(N-phenylanilino)phenyl]phenyl]anilino)phenyl]phenyl]anilino)phenyl]aniline Chemical compound C1=CCCC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=CC=CC=2)=C1 ZBZXYUYUUDZCNB-UHFFFAOYSA-N 0.000 description 9
- 102100029887 Translationally-controlled tumor protein Human genes 0.000 description 9
- 101100099988 Arabidopsis thaliana TPD1 gene Proteins 0.000 description 8
- 101100352918 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PTC1 gene Proteins 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 3
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 101001084254 Homo sapiens Peptidyl-tRNA hydrolase 2, mitochondrial Proteins 0.000 description 2
- 102100030867 Peptidyl-tRNA hydrolase 2, mitochondrial Human genes 0.000 description 2
- 101100161168 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) TPD3 gene Proteins 0.000 description 2
- -1 TPD2 Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
図1に、本発明の第1の実施形態に係る半導体記憶装置の回路図を示す。図1の概略構成を説明すると、各々複数のメモリセル110が接続された2つのローカルビット線102と、これらのローカルビット線102ごとに設けられた電圧変化検出回路112と、第1ブロック121及び第2ブロック122の電圧変化検出回路112の出力が接続されたセンスアンプ活性化信号105と、グローバルビット線104と、カラム選択信号(SEL0及びSEL1)106に応じて2つのローカルビット線102のいずれかを選択してグローバルビット線104に接続するカラム選択回路113と、グローバルビット線104上のセンスアンプ114とを備え、センスアンプ114はセンスアンプ活性化信号105によって制御されている。
図4に、第1の変形例に係る半導体記憶装置の回路図を示す。図1との違いは、第1ブロック121と第2ブロック122とのそれぞれのローカルビット線102にもセンスアンプ114を備えている点である。
図5に、第2の変形例に係る半導体記憶装置の回路図を示す。図1の回路との違いは、ローカルビット線102のプリチャージ回路111とカラム選択回路113とがセンスアンプ活性化信号105によって制御される点である。また、メモリセル110の読み出しもセンスアンプ活性化信号105によって制御されるようになっている。
図6に、第3の変形例に係る半導体記憶装置の回路図を示す。図4との違いは、ローカルビット線102のセンスアンプ114に、HIGHのセンスアンプ強制活性化信号401が与えられたときにオンするセンスアンプ強制活性化トランジスタTNE1が接続されている点である。
図7に、第4の変形例に係る半導体記憶装置の回路図を示す。図6の構成との違いは、センスアンプ強制活性化信号401がセンスアンプ114にではなく、PMOSトランジスタ502を介してセンスアンプ活性化信号105に接続されている点である。
図8に、第5の変形例に係る半導体記憶装置の回路図を示す。図7の回路との違いは、ローカルビット線102のセンスアンプ114を活性化するイネーブルトランジスタTNE0にそれぞれカラム選択信号SEL0,SEL1が接続されている点である。
図9に、第6の変形例に係る半導体記憶装置の回路図を示す。図8に示す構成との違いは、ローカルビット線102とグローバルビット線104とに接続されたセンスアンプ114のイネーブルトランジスタTNE0のソースに、それぞれHIGHのセンスアンプ強制非活性化信号701が与えられたときにオンするセンスアンプ強制非活性化トランジスタTNE2が接続されている点である。
図10に、第7の変形例に係る半導体記憶装置の回路図を示す。図9との違いは、センスアンプ強制非活性化信号701がセンスアンプ114にではなく、NMOSトランジスタ702を介してセンスアンプ活性化信号105に接続されている点である。
図11に、本発明の第2の実施形態に係る半導体記憶装置の回路図を示す。図11の構成によると、同一のバンク選択回路113に接続された複数のローカルビット線(BITU0/NBITU0及びBITD0/NBITD0)102どうしは、これらのローカルビット線102と平行となる方向に連なっている。
図12に、本発明の第3の実施形態に係る半導体記憶装置の回路図を示す。図12において、1001は低電力動作制御信号、1002及び1003はORゲート、1004、1005、1006及び1007はANDゲート、1010はサブバンクワードデコーダ(SBWDEC)、1011はバンクデコード回路(BNKDEC)、1013は遅延回路、WLU[0]、WLU[1]、WLD[0]及びWLD[1]はワード線である。
図13に、本発明の第4の実施形態に係る半導体記憶装置の回路図を示す。図13に示す構成は、上下左右に隣接する4個のサブブロック121,122,123,124に共有されたセンスアンプ114が、これらのサブブロック121〜124の各々に備えられた電圧変化検出回路112によって制御されることを特徴とする。図13において、BITU0/NBITU0、BITD0/NBITD0、BITU1/NBITU1、BITD1/NBITD1はローカルビット線であり、SEL_0U、SEL_0D、SEL_1U、SEL_1Dはバンク選択信号であり、TPT0、TPT1、TPT2、TPT3、TPT4、TPT5、TPT6及びTPT7は選択トランジスタであり、TPD0、TPD1、TPD2、TPD3、TPD4、TPD5、TPD6及びTPD7は検出トランジスタである。
図14に、本発明の第5の実施形態に係る半導体記憶装置の回路図を示す。図1との違いは、電圧変化検出回路112の出力を、第2のカラム選択回路1101においてカラム選択信号106に従って選択し、グローバルビット線104に接続している点である。この構成によると、センスアンプ114のみの場合に比べて、グローバルビット線104の遷移を高速化できる。
102 ローカルビット線
103 プリチャージ制御信号
104 グローバルビット線
105 センスアンプ活性化信号
106 カラム(バンク)選択信号
107 出力データ
110 メモリセル
111 プリチャージ回路
112 電圧変化検出回路
113 カラム(バンク)選択回路
114 センスアンプ
115 出力バッファ
121 第1ブロック
122 第2ブロック
301 ローカルワード線
401 センスアンプ強制活性化信号
701 センスアンプ強制非活性化信号
1001 低電力動作制御信号
1010 サブバンクワードデコーダ(SBWDEC)
1011 バンクデコード回路(BNKDEC)
1013 遅延回路
1101 第2のカラム選択回路
1510 電源制御回路
1610,1611 ビットブロック
Claims (16)
- 同時にデータが読み出される複数の第1のビット線と、
前記複数の第1のビット線ごとに設けられた複数の電圧変化検出回路と、
第2のビット線と、
第1の制御信号に応じて前記複数の第1のビット線のいずれかを選択して前記第2のビット線に接続する複数の選択回路と、
前記第2のビット線に接続されたセンスアンプとを備え、
前記センスアンプは、前記複数の電圧変化検出回路の出力が接続された第1のセンスアンプ活性化信号によって制御されることを特徴とするデータ伝送回路。 - 請求項1記載のデータ伝送回路において、
前記複数の第1のビット線ごとに設けられ、かつ前記第1のセンスアンプ活性化信号によって制御される複数のローカルセンスアンプを更に備えたことを特徴とするデータ伝送回路。 - 請求項2記載のデータ伝送回路において、
前記第2のビット線に接続されたセンスアンプは、前記第1のセンスアンプ活性化信号によって活性化される第2のセンスアンプ活性化信号によって制御されることを特徴とするデータ伝送回路。 - 請求項1記載のデータ伝送回路において、
前記複数の選択回路は、前記第1のセンスアンプ活性化信号によって制御されることを特徴とするデータ伝送回路。 - 請求項1記載のデータ伝送回路において、
前記複数の第1のビット線ごとに設けられた複数のプリチャージ回路と、
前記複数の第1のビット線ごとに設けられた複数の読み出し回路とを更に備え、
少なくとも前記複数の読み出し回路は、前記第1のセンスアンプ活性化信号によって制御されることを特徴とするデータ伝送回路。 - 請求項1記載のデータ伝送回路において、
強制活性化信号に応じて前記第1のセンスアンプ活性化信号を活性化する強制活性化回路を更に備えたことを特徴とするデータ伝送回路。 - 請求項6記載のデータ伝送回路を備えた半導体記憶装置であって、
前記強制活性化信号は、書き込みイネーブル信号であることを特徴とする半導体記憶装置。 - 請求項1記載のデータ伝送回路において、
強制非活性化信号に応じて前記第1のセンスアンプ活性化信号を非活性化する強制非活性化回路を更に備えたことを特徴とするデータ伝送回路。 - 請求項1記載のデータ伝送回路において、
同一の選択回路に接続された前記複数の第1のビット線のうち少なくとも1つの第1のビット線は、第2の制御信号に応じて同時にデータ出力が行われないことを特徴とするデータ伝送回路。 - 請求項1記載のデータ伝送回路を備えた半導体記憶装置であって、
前記複数の第1のビット線の各々に複数のメモリセルが接続されていることを特徴とする半導体記憶装置。 - 請求項10記載の半導体記憶装置において、
前記複数のメモリセルは、共通の制御信号によって読み出しが開始され、かつ前記共通の制御信号と平行となる方向に隣接していることを特徴とする半導体記憶装置。 - 請求項10記載の半導体記憶装置において、
同一の選択回路に接続された前記複数の第1のビット線どうしは、前記複数の第1のビット線と平行となる方向に連なっていることを特徴とする半導体記憶装置。 - 請求項10記載の半導体記憶装置において、
前記複数の選択回路を通して同一の前記センスアンプに接続された前記複数の第1のビット線を含むメモリブロックごとに電源制御回路を備え、前記電源制御回路は前記メモリブロックに含まれる前記複数のメモリセルの電源に接続されていることを特徴とする半導体記憶装置。 - 請求項10記載の半導体記憶装置において、
同一の出力端子から遡って接続されている複数のメモリセルを有するビットブロックごとに電源制御回路を備え、前記電源制御回路は前記ビットブロックに含まれる前記複数のメモリセルの電源に接続されていることを特徴とする半導体記憶装置。 - 請求項10記載の半導体記憶装置において、
同一の出力端子から遡って接続されている複数のメモリセルを有する各ビットブロック中の前記複数のメモリセルの形状は、ビットブロックごとに異なっていることを特徴とする半導体記憶装置。 - 請求項10記載の半導体記憶装置において、
前記複数の選択回路を通して同一の前記センスアンプに接続された前記複数の第1のビット線を含む各メモリブロック中の前記複数のメモリセルの形状は、メモリブロックごとに異なっていることを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012531662A JP5741965B2 (ja) | 2010-09-02 | 2011-08-02 | データ伝送回路及びそれを備えた半導体記憶装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010197077 | 2010-09-02 | ||
JP2010197077 | 2010-09-02 | ||
JP2012531662A JP5741965B2 (ja) | 2010-09-02 | 2011-08-02 | データ伝送回路及びそれを備えた半導体記憶装置 |
PCT/JP2011/004372 WO2012029233A1 (ja) | 2010-09-02 | 2011-08-02 | データ伝送回路及びそれを備えた半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012029233A1 JPWO2012029233A1 (ja) | 2013-10-28 |
JP5741965B2 true JP5741965B2 (ja) | 2015-07-01 |
Family
ID=45772360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012531662A Expired - Fee Related JP5741965B2 (ja) | 2010-09-02 | 2011-08-02 | データ伝送回路及びそれを備えた半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8897082B2 (ja) |
JP (1) | JP5741965B2 (ja) |
WO (1) | WO2012029233A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8553480B2 (en) * | 2011-05-20 | 2013-10-08 | Nanya Technology Corp. | Local IO sense accelerator for increasing read/write data transfer speed |
US9305635B2 (en) * | 2013-10-31 | 2016-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | High density memory structure |
GB2525904B (en) * | 2014-05-08 | 2018-05-09 | Surecore Ltd | Memory unit |
KR102423289B1 (ko) * | 2016-03-23 | 2022-07-20 | 삼성전자주식회사 | 동작 속도를 향상시키는 반도체 메모리 장치 |
US9922700B2 (en) | 2016-05-24 | 2018-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory read stability enhancement with short segmented bit line architecture |
TWI715093B (zh) * | 2019-07-01 | 2021-01-01 | 修平學校財團法人修平科技大學 | 具高寫入速度之靜態隨機存取記憶體 |
CN115602207A (zh) * | 2021-07-07 | 2023-01-13 | 长鑫存储技术有限公司(Cn) | 数据存储电路及其控制方法、存储装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684376A (ja) * | 1992-09-03 | 1994-03-25 | Kawasaki Steel Corp | ラッチ型センスアンプ |
JPH06162776A (ja) | 1992-11-18 | 1994-06-10 | Nec Corp | 半導体メモリ回路 |
JP3305449B2 (ja) * | 1993-09-17 | 2002-07-22 | 富士通株式会社 | 半導体記憶装置 |
JPH07262784A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体記憶装置 |
CN1202530C (zh) * | 1998-04-01 | 2005-05-18 | 三菱电机株式会社 | 在低电源电压下高速动作的静态型半导体存储装置 |
JP2002230980A (ja) * | 2001-01-31 | 2002-08-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2009163787A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 半導体記憶装置 |
-
2011
- 2011-08-02 JP JP2012531662A patent/JP5741965B2/ja not_active Expired - Fee Related
- 2011-08-02 WO PCT/JP2011/004372 patent/WO2012029233A1/ja active Application Filing
-
2012
- 2012-10-26 US US13/661,711 patent/US8897082B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPWO2012029233A1 (ja) | 2013-10-28 |
US8897082B2 (en) | 2014-11-25 |
WO2012029233A1 (ja) | 2012-03-08 |
US20130051163A1 (en) | 2013-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7327630B2 (en) | Memory cell power switching circuit in semiconductor memory device and method for applying memory cell power voltage | |
CN110610729B (zh) | 用于在活动断电期间减少感测放大器泄漏电流的设备及方法 | |
JP5741965B2 (ja) | データ伝送回路及びそれを備えた半導体記憶装置 | |
US7558134B2 (en) | Semiconductor memory device and its operation method | |
US8395954B2 (en) | Leakage and NBTI reduction technique for memory | |
US8730750B1 (en) | Memory device with control circuitry for generating a reset signal in read and write modes of operation | |
JP5621704B2 (ja) | 半導体記憶装置 | |
KR20060082978A (ko) | 반도체 메모리 장치에서의 비트라인 전압 공급회로와 그에따른 비트라인 전압 인가방법 | |
JP2008257833A (ja) | センス増幅回路およびセンス増幅方法 | |
US7170805B2 (en) | Memory devices having bit line precharge circuits with off current precharge control and associated bit line precharge methods | |
JPWO2012081159A1 (ja) | 半導体記憶装置 | |
JP5127435B2 (ja) | 半導体記憶装置 | |
US7697339B2 (en) | Sense amplifier overdriving circuit and semiconductor device using the same | |
WO2006012444A2 (en) | Low-power, p-channel enhancement-type metal-oxide semiconductor field-effect transistor (pmosfet) sram cells | |
US5751642A (en) | Voltage control circuit for input and output lines of semiconductor memory device | |
KR20110025487A (ko) | 반도체 메모리 장치 | |
JP4272592B2 (ja) | 半導体集積回路 | |
KR102307368B1 (ko) | 입력 버퍼 회로 | |
JP2005339590A (ja) | 半導体集積回路 | |
JP2005085455A (ja) | 列読出し増幅器をパワーゲーティングするための方法およびパワーゲーティングされた列読出し増幅器 | |
KR100886182B1 (ko) | 반도체 메모리 장치의 센스 앰프 및 이의 구동 방법 | |
KR20080030121A (ko) | 반도체 메모리 소자 | |
KR100373350B1 (ko) | 저전력 내장형 에스램 | |
KR20220165469A (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
CN112309443A (zh) | 数据线切换控制电路及包括其的半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5741965 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |