CN112309443A - 数据线切换控制电路及包括其的半导体器件 - Google Patents

数据线切换控制电路及包括其的半导体器件 Download PDF

Info

Publication number
CN112309443A
CN112309443A CN202010311111.XA CN202010311111A CN112309443A CN 112309443 A CN112309443 A CN 112309443A CN 202010311111 A CN202010311111 A CN 202010311111A CN 112309443 A CN112309443 A CN 112309443A
Authority
CN
China
Prior art keywords
signal
data line
control signal
switching control
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010311111.XA
Other languages
English (en)
Inventor
姜景弼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112309443A publication Critical patent/CN112309443A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

本申请涉及数据线切换控制电路及包括其的半导体器件。半导体器件包括存储单元阵列、第一预充电电路和数据线切换控制电路。存储单元阵列包括第一数据线、第二数据线和第三数据线。第一预充电电路被配置为根据第一电压电平的第一均衡信号而对所述第一数据线进行预充电。数据线切换控制电路被配置为在半导体器件的待机操作中根据第二电压电平的数据线切换控制信号而将第二数据线与第三数据线断开，在半导体器件的激活操作中在第一时间内执行第一均衡信号和数据线切换控制信号的电荷共享，以及将数据线切换控制信号驱动到第一电压电平。

Description

数据线切换控制电路及包括其的半导体器件
相关申请的交叉引用
本申请要求于2019年8月1日向韩国知识产权局提交的申请号为10-2019-0093711的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
各个实施例总体而言可以涉及半导体电路，并且更具体地，涉及数据线切换控制电路及包括其的半导体器件。
背景技术
半导体器件可以包括用于将数据写入存储区域中和用于将数据从存储区域读取到外部设备的多条数据线。
半导体器件还可以包括多个输入/输出开关(在下文中，称为开关)。开关可以用于将数据线彼此连接以在写入操作和读取操作期间传送数据。相反，开关可以用于使数据线彼此断开以防止数据线之间的数据传送。
为了输入/输出大量数据，可以增加数据线的数量。因此，开关的数量也可以与数据线的数量成比例地增加。
为了控制开关，即接通或断开开关，电流被消耗。因此，消耗电流与开关数量成比例地增加。
根据相关技术，可以消耗大量电流来控制开关。具体地，消耗电流可以是用于确定在移动设备中使用的半导体器件的容量的重要因素。
发明内容
在本公开的示例性实施例中，数据线切换控制电路可以包括第一驱动器、第二驱动器和充电控制开关。第一驱动器被配置为根据源极均衡信号而经由第一信号线产生用于对第一数据线进行预充电的第一均衡信号。第二驱动器被配置为根据源极切换控制信号而经由第二信号线产生用于将第二数据线与第三数据线连接的数据线切换控制信号。充电控制开关被配置为根据充电控制信号而将第一信号线与第二信号线连接。
在本公开的示例性实施例中，半导体器件可以包括存储单元阵列、第一预充电电路和数据线切换控制电路。存储单元阵列可以包括第一数据线、第二数据线和第三数据线。第一预充电电路被配置为根据第一电压电平的第一均衡信号而对第一数据线进行预充电。数据线切换控制电路被配置为在半导体器件的待机操作中根据第二电压电平的数据线切换控制信号而将第二数据线与第三数据线断开。数据线切换控制电路也被配置为在半导体器件的激活操作中在第一时间内执行第一均衡信号与数据线切换控制信号的电荷共享。数据线切换控制电路还被配置为将数据线切换控制信号驱动到第一电压电平。
附图说明
从下面结合附图的详细描述中，将更清楚地理解本公开的主题的上述方面和另一方面、特征以及优点，其中：
图1是示出根据示例性实施例的半导体器件的示图；
图2是示出图1中的存储体的示图；
图3是示出数据线与存储体的充电控制开关之间的连接的示图；
图4是示出根据示例性实施例的数据线切换控制电路的示图；
图5是示出图4中的第一驱动器的示图；
图6是示出图4中的第二驱动器的示图；
图7是示出图4中的第三驱动器的示图；
图8是示出图4中的充电控制信号发生电路的示图；以及
图9是示出根据示例性实施例的半导体器件的操作的时序图。
具体实施方式
参考附图更详细地描述了本公开的各种实施例。附图是各种实施例(和中间结构)的示意图。这样，例如由于制造技术和/或公差导致的图示的配置和形状的变化是可以预期的。因此，所描述的实施例不应被解释为限于本文中所示的特定构造和形状，而是可以包括在不脱离所附权利要求中所限定的本公开的精神和范围的构造和形状上的偏差。
本文中参考多个实施例的截面图和/或平面图来描述了本公开。然而，本公开的所描述的实施例不应被解释为限制本发明构思。尽管示出和描述了本公开的有限数量的可能性实施例，但是本领域普通技术人员将理解，可以在不脱离如所附权利要求中所阐述的本公开的原理和精神的情况下对这些实施例进行改变。
各个实施例提供了一种数据线切换控制电路，其能够减小用于控制输入/输出开关的电流。多个实施例还提供了一种包括上述数据线切换控制电路的半导体器件。因此，可以减少用于控制输入/输出开关的电流消耗以减小半导体器件的电流消耗。
图1是示出根据示例性实施例的半导体器件100的示图。
参考图1，半导体器件100可以包括存储单元阵列200和外围电路300。
尽管在附图中未示出，但是存储单元阵列200可以包括多个存储单元、多个字线、多个位线、多个分段线以及与存储单元连接的多个局部线。
存储单元阵列200可以被划分为多个区域。每个区域可以被划分为多个子区域。
例如，区域可以被称为存储体BK。子区域可以被称为MAT。
控制电路可以被集成在外围电路300中。控制电路可以根据命令CMD和地址信号ADD来产生与用于将数据写入存储单元阵列200中的写入操作和用于从存储单元阵列200读取数据的读取操作有关的各种控制信号。
控制信号可以包括多个源极均衡信号BLEQB<0:N>、多个数据线切换控制信号IOSW<0:N>和多个充电控制信号SHT<0:N>/SHTB<0:N>。
外围电路300可以包括作为控制电路的行解码器301。行解码器301可以根据地址信号ADD而选择性地激活字线。
行解码器301可以产生数据线切换控制信号IOSW<0:N>和充电控制信号SHT<0:N>/SHTB<0:N>。
行解码器301可以获得用于激活存储单元阵列200的区域的任意一个以及被激活的区域中的子区域的任意一个的信息。
行解码器301可以使用通过地址ADD获得的信息而选择要被激活的数据线切换控制信号IOSW<0:N>中的至少一个和充电控制信号SHT<0:N>/SHTB<0:N>中的至少一个。
在示例性实施例中，可以从行解码器301产生数据线切换控制信号IOSW<0:N>和充电控制信号SHT<0:N>/SHTB<0:N>。可选地，可以从外围电路300中的其他元件产生数据线切换控制信号IOSW<0:N>和充电控制信号SHT<0:N>/SHTB<0:N>。
图2是示出图1中的存储体BK的示图。
参考图2，存储体BK可以包括多个MAT 201、多个子字线驱动器区域SWD 202、多个子空穴区域S/H 210以及多个感测放大器区域SA 220。
子字线驱动器区域202可以包括用于驱动连接到字线的子字线的驱动器电路。
源极切换控制信号ISOWB<0:N>可以被提供给感测放大器区域220。
源极均衡信号BLEQB<0:N>和充电控制信号SHT<0:N>/SHTB<0:N>可以被提供给子空穴区域210。
图3是示出存储体的数据线与充电控制开关之间的连接的示图。
参考图3，存储单元MC可以连接到一对第一数据线中的一个和字线WL。在此，一对第一数据线可以包括一对位线BL和BLB(被称为取反位线)。
第一预充电电路230和感测放大器235可以连接在一对位线BL和BLB之间。
列切换电路236可以连接在一对位线BL和BLB与一对第二数据线(例如，一对分段线SIO和SIOB)之间。
第二预充电电路240可以连接在一对分段线SIO和SIOB之间。在此，SIO可以被称为分段线，而SIOB可以被称为取反分段线。
数据线切换电路250可以连接在一对分段线SIO和SIOB与一对第三数据线(例如，一对局部线LIO和LIOB)之间。
充电控制开关218可以连接在第一信号线401与第二信号线402之间。
感测放大器均衡信号BLEQ_SA<i>可以通过第一信号线401提供给第一预充电电路230。
数据线切换控制信号IOSW<i>可以通过第二信号线402提供给数据线切换电路250。
第一预充电电路230、感测放大器235、列切换电路236、第二预充电电路240和数据线切换电路250可以被包括在图2中的感测放大器区域220中。
充电控制开关218可以布置到子空穴区域210。
第一预充电电路230可以根据第一均衡信号(例如，感测放大器均衡信号BLEQ_SA<i>)而将一对位线BL和BLB预充电到预充电电压VBLP电平。
第一预充电电路230可以包括第一晶体管231、第二晶体管232和第三晶体管233。
第一晶体管231可以包括源极和漏极。位线BL可以连接到第一晶体管231中的源极和漏极中的任意一个。取反位线BLB可以连接到第一晶体管231中的源极和漏极中的剩余一个。
第二晶体管232可以包括源极和漏极。位线BL可以连接到第二晶体管232中的源极和漏极中的任意一个。第二晶体管232中的源极和漏极中的剩余一个可以接收预充电电压VBLP。
第三晶体管233可以包括源极和漏极。位线BL可以连接到第三晶体管233中的源极和漏极中的任意一个。第三晶体管233中的源极和漏极中的剩余一个可以接收预充电电压VBLP。
感测放大器均衡信号BLEQ_SA<i>可以被共同输入到第一晶体管至第三晶体管231、232和233的栅极。
感测放大器235可以连接在位线BL与取反位线BLB之间。感测放大器235可以感测并放大一对位线BL和BLB之间的电压差。
列切换电路236可以根据列选择信号YI而将一对位线BL和BLB与一对分段线SIO和SIOB连接。
列切换电路236可以包括第一晶体管237和第二晶体管238。
第一晶体管237可以包括源极、漏极和栅极。位线BL可以连接到第一晶体管237中的源极和漏极中的任意一个。分段线SIO可以连接到第一晶体管237中的源极和漏极中的剩余一个。列选择信号YI可以被输入到第一晶体管237的栅极。
第二晶体管238可以包括源极、漏极和栅极。取反位线BLB可以连接到第二晶体管238中的源极和漏极中的任意一个。取反分段线SIOB可以连接到第二晶体管238中的源极和漏极中的剩余一个。列选择信号YI可以被输入到第二晶体管238的栅极。
第二预充电电路240可以根据第二均衡信号(例如，数据线均衡信号BLEQ_SIO<i>)而将一对分段线SIO和SIOB预充电到预充电电压VBLP电平。
第二预充电电路240可以包括第一晶体管241、第二晶体管242和第三晶体管243。
第一晶体管241可以包括源极和漏极。分段线SIO可以连接到第一晶体管241中的源极和漏极中的任意一个。取反分段线SIOB可以连接到第一晶体管241中的源极和漏极中的剩余一个。
第二晶体管242可以包括源极和漏极。取反分段线SIOB可以连接到第二晶体管242中的源极和漏极中的任意一个。第二晶体管242中的源极和漏极中的剩余一个可以接收预充电电压VBLP。
第三晶体管243可以包括源极和漏极。分段线SIO可以连接到第三晶体管243中的源极和漏极中的任意一个。第三晶体管243中的源极和漏极中的剩余一个可以接收预充电电压VBLP。
数据线均衡信号BLEQ_SIO<i>可以被共同输入到第一晶体管至第三晶体管241、242和243的栅极。
数据线切换电路250可以根据数据线切换控制信号IOSW<i>而将一对分段线SIO和SIOB与一对局部线LIO和LIOB连接或者将一对分段线SIO和SIOB与一对局部线LIO和LIOB断开。
数据线切换电路250可以包括第一晶体管251和第二晶体管252。
第一晶体管251可以包括源极和漏极。取反分段线SIOB可以连接到第一晶体管251中的源极和漏极中的任意一个。取反局部线LIOB可以连接到第一晶体管251中的源极和漏极中的剩余一个。
第二晶体管252可以包括源极和漏极。分段线SIO可以连接到第二晶体管252中的源极和漏极中的任意一个。局部线LIO可以连接到第二晶体管252中的源极和漏极中的剩余一个。
数据线切换控制信号IOSW<i>可以被共同输入到第一晶体管251和第二晶体管252的栅极。
充电控制开关218可以根据充电控制信号SHT<i>而连接在第一信号线401与第二信号线402之间。
可以通过第一信号线401与第二信号线402之间的连接来执行在感测放大器均衡信号BLEQ_SA<i>与数据线切换控制信号IOSW<i>之间的电荷共享。
第一信号线401中通过预充电操作充电的电荷可以通过电荷共享操作而被充电到第二信号线402中。因此，数据线切换控制信号IOSW<i>的电压电平可以增大。稍后将说明使用充电控制开关218的数据线切换控制的操作。
图4是示出根据示例性实施例的数据线切换控制电路400的示图。
图4示出了源极切换控制信号IOSWB<0:N>的一个信号IOSWB<i>、源极均衡信号BLEQB<0:N>的一个信号BLEQB<i>以及充电控制信号SHT<0:N>/SHTB<0:N>中的信号SHT<i>和SHTB<i>。
参考图4，数据线切换控制电路400可以包括第一驱动器211、第二驱动器310、第三驱动器215、充电控制信号发生电路320和充电控制开关218。
第一驱动器211、第三驱动器215和充电控制开关218可以包括在图2中的子空穴区域210中。
第二驱动器310可以被包括在图1中的行解码器301中。
第一驱动器211可以根据源极均衡信号BLEQB<i>和一对充电控制信号SHT<i>/SHTB<i>中的任意一个SHTB<i>来将用于输出感测放大器均衡信号BLEQ_SA<i>的第一信号线401驱动到第一电源电压V1或接地电压VSS电平。
第二驱动器310可以根据源极切换控制信号IOSWB<i>和充电控制信号SHTB<0:N>来将用于输出数据线切换控制信号IOSW<i>的第二信号线402驱动到第二电源电压V2或接地电压VSS电平。
第三驱动器215可以根据源极均衡信号BLEQB<i>来将用于输出数据线均衡信号BLEQ_SIO<i>的第三信号线403驱动到第一电源电压V1或接地电压VSS电平。
充电控制信号发生电路320可以根据源极均衡信号BLEQB<i>、源极切换控制信号IOSWB<i>和复位信号RST来产生充电控制信号SHT<i>/SHTB<i>。
充电控制信号发生电路320可以响应于源极均衡信号BLEQB<i>和源极切换控制信号IOSWB<i>来转变充电控制信号SHT<i>/SHTB<i>。
充电控制开关218可以根据一对充电控制信号SHT<i>/SHTB<i>中的任意一个SHT<i>而将第一信号线401和第二信号线402彼此连接。
充电控制开关218可以包括栅极、源极和漏极。充电控制开关218的栅极可以接收一对充电控制信号SHT<i>/SHTB<i>中的任意一个SHT<i>。充电控制开关218的源极可以连接到第一信号线401。充电控制开关218的漏极可以连接到第二信号线402。
图5是示出图4中的第一驱动器211的示图。
参考图5，第一驱动器211可以包括第一晶体管212、第二晶体管213和第三晶体管214。
第一晶体管212可以包括源极、栅极和漏极。第一晶体管212的源极可以接收第一电源电压V1。第一晶体管212的栅极可以接收源极均衡信号BLEQB<i>。第一晶体管212的漏极可以输出感测放大器均衡信号BLEQ_SA<i>。
第二晶体管213可以包括栅极、漏极和源极。第二晶体管213的栅极可以接收源极均衡信号BLEQB<i>。第二晶体管213的漏极可以连接到第一晶体管212的漏极。
第三晶体管214可以包括栅极、漏极和源极。第三晶体管214的栅极可以接收一对充电控制信号SHT<i>/SHTB<i>中的任意一个SHTB<i>。第三晶体管214的漏极可以连接到第二晶体管213的源极。第三晶体管214的源极可以接收接地电压VSS。
图6是示出图4中的第二驱动器310的示图。
参考图6，第二驱动器310可以包括第一晶体管311、第二晶体管312和第三晶体管313。
第一晶体管311可以包括栅极、源极和漏极。第一晶体管311的栅极可以接收源极切换控制信号IOSWB<i>。第一晶体管311的源极可以接收第二电源电压V2。第一晶体管311的漏极可以输出数据线切换控制信号IOSW<i>。
第二晶体管312可以包括栅极、漏极和源极。第二晶体管312的栅极可以连接到第一晶体管311的栅极。第二晶体管312的漏极可以连接到第一晶体管311的漏极。
第三晶体管313可以包括栅极、漏极和源极。第三晶体管313的栅极可以接收充电控制信号SHTB<i>。第三晶体管313的源极可以接收接地电压VSS。第三晶体管313的漏极可以连接到第二晶体管312的源极。
图7是示出图4中的第三驱动器215的示图。
参考图7，第三驱动器215可以包括第一晶体管216和第二晶体管217。
第一晶体管216可以包括栅极、源极和漏极。第一晶体管216的源极可以接收第一电源电压V1。第一晶体管216的栅极可以接收源极均衡信号BLEQB<i>。第一晶体管216的漏极可以输出数据线均衡信号BLEQ_SIO<i>。
第二晶体管217可以包括栅极、漏极和源极。第二晶体管217的源极可以接收接地电压VSS。第二晶体管217的栅极可以接收源极均衡信号BLEQB<i>。第二晶体管217的漏极可以连接到第一晶体管216的漏极。
图8是示出图4中的充电控制信号发生电路320的示图。
参考图8，充电控制信号发生电路320可以包括脉冲发生电路330、SR锁存器340和相位分离电路350。
脉冲发生电路330可以根据源极均衡信号BLEQB<i>来产生脉冲信号P1。
脉冲发生电路330可以包括第一逻辑门331、延迟器332和第二逻辑门333。
第一逻辑门331可以将源极均衡信号BLEQB<i>反相。
延迟器332可以将来自第一逻辑门331的输出信号延迟。
第二逻辑门333可以执行源极均衡信号BLEQB<i>和来自延迟器332的输出信号的与非运算，以产生脉冲信号P1。
SR锁存器340可以响应于脉冲信号Pl的上升沿而将初步信号(preliminarysignal)P2转变为高电平。SR锁存器340可以响应于源极切换控制信号IOSWB<i>的下降沿而将初步信号P2转变为低电平。
SR锁存器340可以通过根据复位信号RST而将初步信号P2的电平从高电平转变为低电平来将充电控制信号SHT<i>/SHTB<i>复位为低电平或高电平。
SR锁存器340可以包括第一逻辑门341和第二逻辑门342。
第一逻辑门341可以对初步信号P2、数据线切换控制信号IOSWB<i>和复位信号RST执行与非运算。
第二逻辑门342可以对第一逻辑门341的输出信号和脉冲信号Pl执行与非运算。
相位分离电路350可以根据初步信号P2而产生具有相反相位的充电控制信号SHT<i>/SHTB<i>。
相位分离电路350可以包括第一逻辑门351和第二逻辑门352。
第一逻辑门351可以将初步信号P2反相以输出充电控制信号SHT<i>/SHTB<i>中的任意一个SHTB<i>。
第二逻辑门352可以将充电控制信号SHTB<i>反相以输出充电控制信号SHT<i>。
图9是示出根据示例性实施例的半导体器件的操作的时序图。
在半导体器件的初始操作中，可以根据复位信号RST而将充电控制信号SHT<i>/SHTB<i>分别复位为高电平和低电平。
在半导体器件的待机模式下，源极均衡信号BLEQB<i>可以是低电平。感测放大器均衡信号BLEQ_SA<i>和数据线均衡信号BLEQ_SIO<i>可以是高电平。
可以根据感测放大器均衡信号BLEQ_SA<i>和数据线均衡信号BLEQ_SIO<i>的高电平而将一对位线BL和BLB以及一对分段线SIO和SIOB预充电到预充电电压VBLP电平。因为数据线切换控制信号IOSW<i>可以是低电平，所以可以将一对分段线SIO和SIOB以及一对局部线LIO和LIOB分开。
在半导体器件的激活模式下，源极均衡信号BLEQB<i>可以转变为高电平。感测放大器均衡信号BLEQ_SA<i>和数据线均衡信号BLEQ_SIO<i>可以转变为低电平以停止一对位线BL和BLB以及一对分段线SIO和SIOB的预充电操作。
此外，源极均衡信号BLEQB<i>可以转变为高电平，使得充电控制信号SHT<i>/SHTB<i>可以分别转变为高电平和低电平。
参考图5，第一驱动器211可以通过将源极均衡信号BLEQB<i>转变为高电平来将感测放大器均衡信号BLEQ_SA<i>驱动为接地电压VSS。
然而，通过将源极均衡信号BLEQB<i>转变为高电平，可以通过转变为低电平的充电控制信号SHTB<i>来停止感测放大器均衡信号BLEQB_SA<i>的转变操作。这里，感测放大器均衡信号BLEQB_SA<i>的转变操作可以是改变电压电平使得感测放大器均衡信号BLEQB_SA<i>具有接地电压VSS电平的操作。也就是说，可以在充电控制信号SHTB<i>的低电平期间将转变操作延迟。
参考图6，因为晶体管313可以通过转变为低电平的充电控制信号SHTB<i>而被关断以阻断电流路径，所以可以根据数据线切换控制信号IOSWB<i>的高电平来停止第二驱动器310的用于将数据线切换控制信号IOSW<i>驱动为接地电压VSS电平的操作。
同时，充电控制开关218可以通过转变为高电平的充电控制信号SHT<i>而被接通。因此，可以在第一时间(充电控制信号SHT<i>的高电平时段)期间执行在感测放大器均衡信号BLEQ_SA<i>与数据线切换控制信号IOSW<i>之间的电荷共享。
在感测放大器均衡信号线BLEQ_SA<i>中通过预充电的电荷可以通过电荷共享操作而被充电到数据线切换控制信号线IOSW<i>中。数据线切换控制信号IOSW<i>的电压电平可以增大。
在源极均衡信号BLEQB<i>转变为高电平并且经过了预定时间之后，源极切换控制信号IOSWB<i>可以转变为低电平。
充电控制信号SHT<i>/SHTB<i>可以通过将源极切换控制信号IOSWB<i>转变为低电平来分别转变为高电平和低电平。
因为源极切换控制信号IOSWB<i>可以是低电平而充电控制信号SHTB<i>可以是高电平，所以第二驱动器310可以将数据线切换控制信号IOSW<i>驱动到具有第二电源电压V2电平。
因为数据线切换控制信号IOSW<i>的电压电平已经通过电荷共享而增大，所以与数据线切换控制信号IOSW<i>的接地电压VSS电平可以被驱动到第二电源电压V2电平时相比，用于驱动数据线切换控制信号IOSW<i>的功耗可以显著降低。
一对分段线SIO和SIOB以及一对局部线LIO和LIOB可以通过具有高电平的数据线切换控制信号IOSW<i>彼此连接，以执行半导体器件的激活操作，诸如读取操作、写入操作等。
在完成半导体器件的激活操作之后，可以通过将数据线切换控制信号IOSW<i>转变为低电平来将一对分段线SIO和SIOB与一对局部线LIO和LIOB彼此断开。
数据线切换控制信号IOSW<i>可以转变为低电平，并且在经过预定时间之后，源极均衡信号BLEQB<i>可以转变为低电平。因此，感测放大器均衡信号BLEQ_SA<i>和数据线均衡信号BLEQ_SIO<i>可以转变为高电平。
一对位线BL和BLB以及一对分段线SIO和SIOB可以通过具有高电平的感测放大器均衡信号BLEQ_SA<i>和数据线均衡信号BLEQ_SIO<i>而被预充电到预充电电压VBLP电平。
本公开的上述实施例旨在说明而非限制本公开。各种替代方案和等效方案是可能的。本公开不限于本文中所描述的实施例。本公开也不限于任何特定类型的半导体器件。鉴于本公开，其他的增加、减少或修改是显而易见的，并且旨在落入所附权利要求的范围内。

Claims (19)

1.一种数据线切换控制电路，包括：
第一驱动器，其被配置为根据源极均衡信号而经由第一信号线产生用于对第一数据线进行预充电的第一均衡信号；
第二驱动器，其被配置为根据源极切换控制信号而经由第二信号线产生用于将第二数据线与第三数据线连接的数据线切换控制信号；以及
充电控制开关，其被配置为根据充电控制信号而将所述第一信号线与所述第二信号线连接。
2.根据权利要求1所述的数据线切换控制电路，其中，所述第一信号线中的电荷通过将所述第一信号线与所述第二信号线连接而被充电到所述第二信号线中。
3.根据权利要求1所述的数据线切换控制电路，其中，所述第一驱动器通过被反相的充电控制信号而与接地电压端子断开。
4.根据权利要求1所述的数据线切换控制电路，其中，所述第二驱动器通过被反相的充电控制信号而与接地电压端子断开。
5.根据权利要求1所述的数据线切换控制电路，还包括：充电控制信号发生电路，其被配置为根据所述源极均衡信号和所述源极切换控制信号来产生所述充电控制信号。
6.根据权利要求5所述的数据线切换控制电路，其中，所述充电控制信号发生电路包括：
脉冲发生电路，其被配置为根据所述源极均衡信号来产生脉冲信号；
SR锁存器，其被配置为根据所述脉冲信号的上升沿来将初步信号转变为第一电压电平，并且根据所述源极切换控制信号的下降沿来将所述初步信号转变为第二电压电平；以及
相位分离电路，其被配置为根据所述初步信号来产生所述充电控制信号和被反相的充电控制信号。
7.根据权利要求1所述的数据线切换控制电路，其中，所述第一数据线包括位线，所述第二数据线包括分段线，以及所述第三数据线包括局部线。
8.一种半导体器件，包括：
存储单元阵列，其包括第一数据线、第二数据线和第三数据线；
第一预充电电路，其被配置为根据第一电压电平的第一均衡信号而对所述第一数据线进行预充电；以及
数据线切换控制电路，其被配置为在所述半导体器件的待机模式下根据第二电压电平的数据线切换控制信号而将所述第二数据线与所述第三数据线断开，在所述半导体器件的激活模式下在第一时间内执行所述第一均衡信号与所述数据线切换控制信号之间的电荷共享，以及将所述数据线切换控制信号驱动到所述第一电压电平。
9.根据权利要求8所述的半导体器件，还包括：第二预充电电路，其被配置为根据第二均衡信号而对所述第二数据线进行预充电。
10.根据权利要求9所述的半导体器件，其中，用于传送所述第一均衡信号的信号线与用于传送所述第二均衡信号的信号线断开。
11.根据权利要求8所述的半导体器件，其中，所述数据线切换控制电路包括：
第一驱动器，其被配置为根据源极均衡信号而经由第一信号线产生所述第一均衡信号；
第二驱动器，其被配置为根据源极切换控制信号而经由第二信号线产生所述数据线切换控制信号；以及
充电控制开关，其被配置为根据充电控制信号而将所述第一信号线与所述第二信号线连接。
12.根据权利要求11所述的半导体器件，其中，所述第一驱动器通过被反相的充电控制信号而与接地电压端子断开。
13.根据权利要求11所述的半导体器件，其中，所述第二驱动器通过被反相的充电控制信号而与接地电压端子断开。
14.根据权利要求11所述的半导体器件，还包括：充电控制信号发生电路，其被配置为基于所述源极均衡信号和所述源极切换控制信号来产生所述充电控制信号。
15.根据权利要求14所述的半导体器件，其中，所述充电控制信号发生电路包括：
脉冲发生电路，其被配置为根据所述源极均衡信号来产生脉冲信号；
SR锁存器，其被配置为根据所述脉冲信号的上升沿来将初步信号转变为第一电压电平，并且根据所述源极切换控制信号的下降沿来将所述初步信号转变为第二电压电平；以及
相位分离电路，其被配置为根据所述初步信号来产生所述充电控制信号和被反相的充电控制信号。
16.根据权利要求8所述的半导体器件，其中，所述第一数据线包括位线，所述第二数据线包括分段线，以及所述第三数据线包括局部线。
17.根据权利要求11所述的半导体器件，其中，所述第一驱动器被包括在所述存储单元阵列的子空穴区域中。
18.根据权利要求17所述的半导体器件，还包括外围电路，其中所述第二驱动器被包括在所述外围电路的行解码器中。
19.根据权利要求11所述的半导体器件，还包括：数据线切换电路，其被配置为当所述数据线切换控制信号具有所述第一电压电平时，将所述第二数据线与所述第三数据线连接，并且当所述数据线切换控制信号具有所述第二电压电平时，将所述第二数据线与所述第三数据线断开。
CN202010311111.XA 2019-08-01 2020-04-20 数据线切换控制电路及包括其的半导体器件 Withdrawn CN112309443A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0093711 2019-08-01
KR1020190093711A KR20210015209A (ko) 2019-08-01 2019-08-01 데이터 라인 스위칭 제어회로 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
CN112309443A true CN112309443A (zh) 2021-02-02

Family

ID=74259252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010311111.XA Withdrawn CN112309443A (zh) 2019-08-01 2020-04-20 数据线切换控制电路及包括其的半导体器件

Country Status (3)

Country Link
US (1) US11195564B2 (zh)
KR (1) KR20210015209A (zh)
CN (1) CN112309443A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130175A (ja) * 1993-09-10 1995-05-19 Toshiba Corp 半導体記憶装置
JP4632107B2 (ja) * 2000-06-29 2011-02-16 エルピーダメモリ株式会社 半導体記憶装置
KR100562654B1 (ko) 2004-04-20 2006-03-20 주식회사 하이닉스반도체 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
KR100529386B1 (ko) * 2004-04-27 2005-11-17 주식회사 하이닉스반도체 래치-업 방지용 클램프를 구비한 반도체 메모리 소자
JP2011096327A (ja) * 2009-10-30 2011-05-12 Elpida Memory Inc 半導体装置
JP2011146116A (ja) * 2010-01-18 2011-07-28 Elpida Memory Inc 半導体記憶装置及びその制御方法

Also Published As

Publication number Publication date
US11195564B2 (en) 2021-12-07
US20210035616A1 (en) 2021-02-04
KR20210015209A (ko) 2021-02-10

Similar Documents

Publication Publication Date Title
JP5100035B2 (ja) 半導体記憶装置
EP2973578B1 (en) Write-assisted memory with enhanced speed
JP4339532B2 (ja) セルフタイミング回路を有するスタティックメモリ
JP5225454B2 (ja) 半導体装置
US7672182B2 (en) Read assist circuit of SRAM with low standby current
JP2008210443A (ja) 半導体記憶装置
US8320210B2 (en) Memory circuit and a tracking circuit thereof
CN107785046B (zh) 低电压互补式金属氧化物半导体电路和相关存储器
US9449681B2 (en) Pre-charging a data line
US5680356A (en) Semiconductor integrated circuit device
US7675798B2 (en) Sense amplifier control circuit and semiconductor device using the same
US7889576B2 (en) Semiconductor storage device
US8854901B2 (en) Read self timing circuitry for self-timed memory
US11120868B2 (en) Semiconductor memory device using shared data line for read/write operation
JP5741965B2 (ja) データ伝送回路及びそれを備えた半導体記憶装置
CN116264091A (zh) 半导体器件
JP2010287287A (ja) 半導体装置
US11195564B2 (en) Dram data line switching control circuit and minimizing number of data line switches for power reduction
US7054210B2 (en) Write/precharge flag signal generation circuit and circuit for driving bit line isolation circuit in sense amplifier using the same
KR100264214B1 (ko) 반도체 메모리의 센스앰프 제어회로
WO2023175730A1 (ja) 半導体記憶装置
KR20220165469A (ko) 메모리 장치 및 메모리 장치의 동작 방법
JPH05325551A (ja) 出力回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210202