JP2008210443A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2008210443A
JP2008210443A JP2007045401A JP2007045401A JP2008210443A JP 2008210443 A JP2008210443 A JP 2008210443A JP 2007045401 A JP2007045401 A JP 2007045401A JP 2007045401 A JP2007045401 A JP 2007045401A JP 2008210443 A JP2008210443 A JP 2008210443A
Authority
JP
Japan
Prior art keywords
voltage
power supply
node
word line
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007045401A
Other languages
English (en)
Other versions
JP5068088B2 (ja
Inventor
Masaki Tsukide
正樹 築出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007045401A priority Critical patent/JP5068088B2/ja
Priority to TW097100985A priority patent/TWI456572B/zh
Priority to US12/014,071 priority patent/US7693004B2/en
Priority to CN200810004081.7A priority patent/CN101256833B/zh
Publication of JP2008210443A publication Critical patent/JP2008210443A/ja
Application granted granted Critical
Publication of JP5068088B2 publication Critical patent/JP5068088B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

【課題】メモリセルの読出特性の劣化を抑制しつつ、読出時のワード線立ち上がり速度を高速にし且つワード線電圧供給回路の素子サイズを縮小する。
【解決手段】電圧供給回路(WSC)に、ドライバ電源電圧(LCVDD)をメモリセル(MC)の電源電圧レベル(VDD)までプリチャージする第1の電圧供給回路(WSC1)と、ドライバ電源電圧(LCVDD)にメモリセルの電源電圧レベル(VDD)より低い電圧を供給する第2の電圧供給回路(WSC2)とを設ける。
【選択図】図1

Description

この発明は、半導体記憶装置に関し、特に、データを安定に読み出すことのできるスタティック型半導体記憶装置の構成に関する。
「MOS」という用語は、古くは金属/酸化物/半導体の積層構造に用いられており、Metal-Oxide-Semiconductorの頭文字を取ったものである。しかし、特にMOS構造を有する電界効果トランジスタ(以下、単に「MOSトランジスタと称す」)においては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善される。
例えば、MOSトランジスタにおいては、主としてソース/ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また、電気的特性を改善する観点から、ゲート絶縁膜の材料とし高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。
従って、「MOS」という用語は必ずしも金属/酸化物/半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。即ち、技術常識に鑑みて、ここでは「MOS」とはその語源に起因した略語としてのみならず、広く導電体/絶縁体/半導体の積層構造をも含む意義を有する。従って、MOSトランジスタという用語は、ゲート電極とソース/ドレインとが電気的に(直流的に)分離される絶縁ゲート型電界効果トランジスタを参照するものとして用いる。
トランジスタ素子の微細化が進むと、製造パラメータの変動の影響が大きくなり、メモリセルを構成するMOSトランジスタのしきい値電圧のばらつきが大きくなり、その動作マージンが低下する。その結果、低電圧動作下の半導体記憶装置において、安定したデータの読出を行うことが困難となる。
このような動作状況下においても、安定したデータ読出の動作を確保することを目的とした構成が提案されている。
特許文献1(特開2005−38557号公報)は、ワード線ドライバに、レベル変換回路を用い、ワード線をメモリセルの電源電圧より低い電圧レベルで駆動する。その結果、読出時のマージン確保を図っている。
特開2005−38557号公報
特許文献1に示される構成においては、メモリセルトランジスタが、薄膜トランジスタ(以下TFTと称す)で構成される。TFTのしきい値電圧がばらつく場合においても、レベル変換回路により、選択ワード線の電圧振幅を変更することによって読出マージンを改善することを図っている。具体的には、この特許文献1においては、データ読出時に、選択ワード線をメモリセルの電源電圧よりも低い電圧レベルに駆動する。そうすると、メモリセルのアクセストランジスタのゲート電圧が低くなり、電流駆動能力が低下し、結果、スタティックノイズマージン(以下SNMと称す)を確保して、データ読出時のデータ破壊を防止することを図ることができる。
特許文献1に示される選択ワード線の電圧は、レベル変換回路により、メモリセルの電源電圧に対してシフトしている。しかし、その電圧レベルはワード線駆動時には固定されており、ワード線の立ち上がり速度に関しては考慮されていない。
また、ワード線を高速で選択状態へ駆動する場合、ワード線ドライバの電流駆動力を大きくするが、ワード線選択電圧を生成する回路の電流供給力を大きくすることが必要となる。しかしながら、このような電流駆動力を大きくする場合、トランジスタサイズが増大し、ワード線ドライバまたはワード線電圧を生成する回路の占有面積が増大する。特許文献1は、このようなワード線を選択状態へ駆動する回路の占有面積については考慮していない。
それゆえ、この発明の目的は、読出マージンを確保しながら、ワード線の立ち上がり速度を高速化することのできる半導体記憶装置を提供することである。
この発明の他の目的は、電圧供給回路のサイズを縮小する半導体記憶装置を提供することである。
本発明の一実施の形態によれば、この発明に係る半導体記憶装置において、ワード線立ち上げ時はメモリセルの電源電圧レベル、一定時間経過後はメモリセルの電源電圧レベルより低い電圧を供給する電圧供給回路を設ける。
電圧供給回路は、好ましくは、ワード線立ち上がり前にワード線ドライバのソース線をメモリセルの電源電圧レベルにプリチャージする第1の電圧供給回路と、メモリセルの電源電圧レベルより低めの電圧を供給する第2の電圧供給回路により構成される。
上記実施の形態の半導体記憶装置によれば、ワード線立ち上がり後に、ワード線ドライバの電源ノードの電圧をメモリセルの電源電圧より低く設定している。したがって、読出時の選択ワード線の電圧を低くすることができ、メモリセルのアクセストランジスタの駆動能力を低下させ、読出時のSNMを改善、つまり、データ読出時のデータ破壊を防止することを図ることができる。
また、ワード線の立ち上がり時においては、ワード線ドライバの電源ノードの電圧を、メモリセルの電源電圧と同レベルにしている。したがって、ワード線の立ち上がり速度を高速に保つことができる。
さらに、第2の電圧供給回路とは別に、ワード線ドライバの電源ノードの電圧をメモリセルの電源電圧レベルまでプリチャージするトランジスタ素子を含む第1の電圧供給回路を設けることによって、電圧供給回路を構成するトランジスタ素子の面積を小さくすることが可能である。その結果、電圧供給回路全体の面積を縮小できる。
[実施の形態1]
図1は、この発明に従う半導体記憶装置1の全体の構成を概略的に示す図である。図1において、半導体記憶装置1は、メモリセルMCが行列状に配列されるメモリセルアレイMCAを含む。図1には、一例として、メモリセルアレイMCAにおいてメモリセルMCがn行・m列に配列される。
メモリセルMCの各行に対応してワード線WL0−WLnが配列され、メモリセルMCがそれぞれ対応の行のワード線WLに接続される。また、メモリセルMCの各列に対応してビット線対BL0,/BL0−BLm,/BLmが配設される。メモリセルMCは、スタティック型メモリセルであり、相補のビット線対BL0,/BL0−BLm,/BLmに相補のデータが伝達される。
ビット線BL、/BLの対各々に対応してビット線負荷(BL負荷)BLLが設けられる。このビット線負荷BLLは、メモリセルデータ読出時に、対応のビット線電圧をプルアップし、また、カラム電流を対応のビット線対BL、/BLに供給する。
この半導体記憶装置1は、さらに、内部行アドレス信号RAに従って、行選択信号WLEN0−WLENnを生成する行デコーダRDと、行デコーダRDからの行選択信号WLEN0−WLENnに従って、メモリアレイMCの選択されたワード線WLを選択状態へ駆動するワード線駆動回路WDCを含む。行デコーダRDは、外部電源EXT.VDDから電源電圧VDDを動作電源電圧として受けて動作し、内部行アドレス信号RAをデコードして行選択信号WLEN0−WLENnを生成する。内部行アドレス信号RAが指定する行に対応する行選択信号が選択状態に駆動され、残りの行選択信号は、非選択状態に維持される。
ワード線駆動回路WDCは、ワード線WL0−WLnそれぞれに対応して設けられるワード線ドライバWDR0−WDRnを含む。これらのワード線ドライバWDR0−WDRnは、それぞれ、行デコーダRDからの行選択信号WLEN0−WLENnに従って、対応のワード線WLを選択状態へ駆動する。ワード線ドライバWDR0−WDRnは、電圧供給回路WSCからそれぞれのドライバ電源ノードSN30−SN3nに、ドライバ電源電圧LCVDDをドライバ電源線DRSLを介して動作電源電圧として受け、対応のワード線WLの選択時、ドライバ電源電圧LCVDDを対応のワード線WLに伝達する。
ドライバ電源電圧LCVDDは、電圧供給回路WSCから与えられる。電圧供給回路WSCは、ワード線WL立ち上げ前に、ドライバ電源電圧LCVDDをメモリセルMCの電源電圧レベル(VDD)にプリチャージする(図示しない容量を充電する)。電圧供給回路WSCは、ワード線WLの立ち上げ時には、プリチャージにより容量に蓄えられるメモリセルMCの電源電圧レベルでドライバ電源電圧LCVDDを供給し、その後、メモリセルMCの電源電圧より低い電圧レベルでドライバ電源電圧LCVDDを供給する。この電圧供給回路WSCの動作については、後に詳細に説明する。
半導体記憶装置1は、さらに、内部列アドレス信号CAに従って選択列に対応する相補のビット線対BL、/BLを選択する列選択回路SCと、データ書込時、列選択回路SCにより選択された列に対応するビット線対BL、/BLへ書込データを伝達する書込回路WCと、データ読出時、列選択回路SCにより選択された列に対応するビット線対BL、/BLからのデータを検知し増幅して読出データを生成する読出回路RCを含む。
この半導体記憶装置1はさらに、それぞれ外部から与えられるアドレス信号AD、書込指示信号WE、読出指示信号REおよびチップイネーブル信号CEに従って、内部行アドレス信号RA、内部列アドレス信号CAおよび各動作に必要な制御信号を生成する主制御回路CCを含む。
主制御回路CCは、外部書込指示信号WEおよび外部読出指示信号REに応じて、電圧供給回路WSCの動作を制御する制御信号CSを生成する。図1で示すように、主制御信号CSには、複数の制御信号が含まれる。例えば、主制御信号CSは、後述する、第1の制御信号PREN、第2の制御信号UPEN、第3の制御信号DWENを含む。また、ワード線選択電圧を発生する電圧供給回路WSCを主制御回路CCと区別して図示しているが、主制御回路CCに電圧供給回路WSCが含まれる構成にしても良い。
書込回路WCは、図示しない入力バッファおよび書込ドライブ回路を含み、データ書込時、外部からの書込データDIに従って、内部書込データを生成する。読出回路RCは、図示しないセンスアンプ回路および出力バッファを含み、データ読出モード時、センスアンプ回路により検知、増幅されたデータを出力バッファでバッファ処理して、外部読出データDOを生成する。これらの書込回路WCおよび読出回路RCは、主制御回路CCによりそれらの動作が制御される。
メモリセルアレイMCAに対して、さらに、アレイ電源回路ASCが設けられる。このアレイ電源回路ASCからのアレイ電源電圧が、セル電源線PVLを介してメモリセルMCのH側電源ノードVHおよびL側電源ノードVLへ供給される。H側電源ノードVHに供給される電圧がメモリセルMCの電源電圧、L側電源ノードVLに供給される電圧がメモリセルMCの基準電圧である。図1においては、単一線で電源電圧および基準電圧が供給されるように省略して図示している。
図2は、図1に示すメモリセルMCの構成の一例を示す図である。図2において、メモリセルMCは、フルCMOSシングルポートのStatic Random Access Memory (以下、SRAMと称す)セルで構成される。すなわち、メモリセルMCは、交差接続される2つのCMOSインバータIV1およびIV2で構成される。一方のインバータIV1は、H側電源ノードVHとストレージノードND1との間に接続されかつそのゲートがストレージノードND2に接続されるPチャネルMOSトランジスタ(絶縁ゲート型電界効果トランジスタ:負荷トランジスタ)PQ1と、ストレージノードND1とL側電源ノードVLとの間に接続され、かつそのゲートがストレージノードND2に接続されるNチャネルMOSトランジスタNQ1(ドライブトランジスタ)で構成される。もう一方のインバータIV2は、H側電源ノードVHとストレージノードND2の間に接続されかつそのゲートがストレージノードND1に接続されるPチャネルMOSトランジスタ(負荷トランジスタ)PQ2と、ストレージノードND2とL側電源ノードVLとの間に接続され、かつそのゲートがストレージノードND1に接続されるNチャネルMOSトランジスタNQ2(ドライブトランジスタ)で構成される。これらのインバータの入力および出力が、交差結合され、インバータラッチを構成する。したがって、ストレージノードND1およびND2には、互いに相補なデータが保持される。
この図2に示すメモリセルMCはさらに、ワード線WL上の電圧に従って、ストレージノードND1およびND2を、それぞれ、ビット線BLおよび/BLに結合する、NチャネルMOSトランジスタNQ3およびNQ4(アクセストランジスタ)を含む。
ワード線WLは、図1に示すワード線WL0−WLnのいずれかであり、ビット線BLおよび/BLは、それぞれ、図1に示すビット線対BL0−BLmおよび/BL0−/BLmのいずれかである。
図3は、この発明における電圧供給回路WSCの一例を示す図である。電圧供給回路WSCは、第1の電源電圧を供給する第1の電圧供給回路WSC1と、第2の電源電圧を供給する第2の電圧供給回路WSC2とを含む。この、電圧供給回路WSCから、ドライバ電源線DRSLを介してワード線ドライバWDR0−WDRnのドライバ電源ノードSN30−SN3nそれぞれに電圧を供給する。
第1の電圧供給回路WSC1は、第1の電源ノードSN1と、第1の電源ノードSN1とドライバ電源線DRSLとの間に接続される第1のPチャネルMOSトランジスタTR1とを含む。この第1のPチャネルMOSTR1は、プリチャージ指示信号(第1の制御信号)PRENに従って選択的に導通し、導通時、ドライバ電源線DRSLに第1の電源ノードSN1の電圧を伝達する。
第2の電圧供給回路WSC2は、第2の電源ノードSN2と基準ノードGNとの間に直列に接続される第2のPチャネルMOSトランジスタTR2と第3のPチャネルMOSトランジスタTR3とを含む。第2のPチャネルMOSトランジスタと第3のPチャネルMOSトランジスタは、中間ノードMNを介して接続される。第2のPチャネルMOSトランジスタTR2は、アップ指示信号(第2の制御信号)UPENに従って選択的に導通し、導通時、第2の電源ノードSN2の電圧をドライバ電源線DRSLに伝達する。第3のPチャネルMOSトランジスタTR3は、ダウン指示信号(第3の制御信号)DWENに従って選択的に導通し、導通時、ドライバ電源線DRSLを基準ノードGN上の基準電圧レベルに駆動する。
第1の電源ノードSN1と第2の電源ノードSN2に供給される電圧VDDは、メモリセルMCに供給される電源電圧(H側電源電圧)と同レベルの値である。第1の電源ノードSN1および第2の電源ノードSN2は、共通の外部電源EXT.VDDから電圧VDDが供給される構成でも良い。第1および第2の電源ノードSN1およびSN2を同一の電源ノードに接続することにより、ワード線選択電圧を生成する電源の構成が簡略化される。しかしながら、第1の電源ノードSN1と第2の電源ノードSN2に供給される電圧は、別々の電源から異なる大きさの電圧が供給される構成でも良い。また、基準ノードGNに供給される電圧は例えば接地電圧レベルの基準電圧レベルである。
図1および図3では、第1の電圧供給回路WSC1と第2の電圧供給回路WSC2を、電圧供給回路WSCとしてまとめて配置しているが、それぞれを分散して配置してもよい。
電圧供給回路WSCを構成する第1のPチャネルMOSトランジスタTR1、第2のPチャネルMOSトランジスタTR2、第3のPチャネルMOSトランジスタTR3それぞれの導通/非導通を制御する第1の制御信号PREN、第2の制御信号UPEN、第3の制御信号DWENは、Hレベルのときに対応のPチャネルMOSトランジスタTR1−TR3を非導通状態とし、Lレベルのときに対応のPチャネルMOSトランジスタTR1−TR3を導通状態とする。
なお、図3においては、第1の電圧供給回路WSC1が全てのワード線ドライバWDRに対して共通に設けられているが、ワード線ドライバWDRごとに設けられてもよい。
また、図3においては、電圧供給回路WSCの構成として、PチャネルMOSトランジスタTR1−TR3を用いているが、本発明の目的を達するためにはスイッチの役割を果たすものであれば他の素子で置き換えが可能である。例えば、NチャネルMOSトランジスタに置き換えが可能である。第2のPチャネルMOSトランジスタTR2に関しては、常にゲートにLレベルの信号を入力するだけであれば、抵抗で置き換え可能である。
また、本実施の形態では、電圧供給回路WSCを構成するMOSトランジスタは、全て同極性のPチャネルMOSトランジスタである。全てのMOSトランジスタを同極性とすることによって、同一ウェル領域内で、レイアウトが可能という利点を有するからである。また、第2の電圧供給回路WSC2を構成するMOSトランジスタを、全て同極性とすることにより、しきい値電圧のばらつき対策ともなる(近傍領域に配置されるMOSトランジスタのしきい値電圧は同一方向にバラツキ、相対的にしきい値電圧のばらつきの影響を相殺することができる)。これらの点を考慮しないのであれば、同極性のMOSトランジスタのみで構成しなくても、本実施の形態は実現できる。
第1のPチャネルMOSトランジスタTR1は、第1の電源ノードSN1に接続されている。この第1のPチャネルMOSトランジスタTR1が導通状態となることで、ドライバ電源電圧LCVDDは、第1の電源ノードSN1に供給される電圧VDDレベルに引き上げられる。第2の電圧供給回路WSC2においては、第2のPチャネルMOSトランジスタTR2と第3のPチャネルMOSトランジスタTR3とが双方とも導通すると、ドライバ電源線DRSL上の電圧が、電源ノードSN2の電圧および基準ノードGNの電圧差を両トランジスタのサイズ比で分圧した電圧値に設定される。この分圧電圧が、ドライバ電源電圧LCVDDの値となる。従って、第2の電圧供給回路WSC2から供給される電圧は、第2のPチャネルMOSトランジスタTR2に接続されている第2の電源ノードSN2に供給される電圧VDD以下の値となる。
図4は、電圧供給回路WSCの動作を概略的に示す図である。図4では、実線で各動作を示しており、破線で信号および電圧のレベルを示している。電圧供給回路WSCの動作は、大きく分けて3つの状態に分けられる。スタンバイ状態、読出状態、そしてスタンバイ状態と読出状態の間のワード線立ち上げ状態である。
まず、スタンバイ状態時には、行選択信号WLEN0−WLENn(WLENkを代表的に示す)が全てHレベルであり、いずれのワード線ドライバWDR0−WDRnも選択されていない。ワード線WL(WLkを代表的に示す)は、全て基準電圧レベルである。このスタンバイ状態時に、第1の制御信号PRENがLレベルとされ、第1のPチャネルMOSトランジスタTR1が導通状態となる。このとき、第1の電源供給回路WSC1から供給される電圧により、ワード線ドライバのソース線(ドライバ電源線)DRSLの寄生容量に電圧が蓄えられる(プリチャージの状態)。これにより、ドライバ電源電圧LCVDDは第1の電源ノードSN1に供給される電圧VDDレベル、すなわち、メモリセルMCの電源電圧と同じレベルになっている。
このスタンバイ状態の期間においては、第3の制御信号DWENは、Hレベルに維持され、応じて、第3のPチャネルMOSトランジスタTR3は、非導通状態である。第2の制御信号UPENは、Lレベルに維持され、第2のPチャネルMOSトランジスタTR2は導通状態にあり、ドライバ電源線DRSLへ電流を供給する(電源ノードSN1およびSN2の電圧がともにメモリセル電源電圧VDDレベルとする)。
ワード線WL立ち上げ状態においては、外部からの読出指示信号REに従って、アドレス指定された行に対応する行選択信号WLENkがHレベルからLレベルへと駆動される。行選択信号WLENkは、行選択信号WLEN0−WLENnの内いずれかの信号である。また、読出指示信号REに従って、第1の制御信号PRENがLレベルからHレベルへと駆動される。応じて、第1のPチャネルMOSトランジスタTR1は非導通状態となる。また、このとき未だ、第3の制御信号DWENはHレベルである。
そして、選択ワード線WLkの電圧が、対応のワード線ドライバWDRkにより立ち上がる。このときのワード線WLkの立ち上がりは、スタンバイ状態時にワード線ドライバのソース線(ドライバ電源線)DRSLの寄生容量に蓄えられた電圧VDDレベルの加算により急峻となる。その後、ソース線(ドライバ電源線)DRSLの容量と選択ワード線WLkの容量の容量分割により、ドライバ電源電圧LCVDDのレベルは下がり始める。さらに、第3の制御信号DWENをHレベルからLレベルへと駆動する。これにより、第3のPチャネルMOSトランジスタTR3が導通し、ドライバ電源線DRSLの電圧LCVDDの電圧レベルが、トランジスタTR2およびTR3の分圧比により設定される電圧レベルとなる。
従って、読出状態においては、ドライバ電源電圧LCVDDはメモリセルMCの電源電圧よりも低い電圧(読出電圧)で安定する。このときのドライバ電源電圧LCVDDとして、第2のPチャネルMOSトランジスタTR2と第3のPチャネルMOSトランジスタTR3のサイズ比で分圧される電圧が供給される。この分圧された電圧値は電源電圧VDDよりも低いレベルであり、メモリセルMCの安定した読出動作が実行される。第1の制御信号PRENは、読出状態の間はHレベルに維持される。
図4に示す、電圧供給回路WSCの動作状況下では、第2の制御信号UPENはLレベルの信号で一定としている。しかしながら、本実施の形態では、スタンバイ状態やワード線立ち上げ状態時には、第2の制御信号UPENをHレベルにして、第2のPチャネルMOSトランジスタTR2を非導通状態としても良い。
また、SRAM(半導体記憶装置)の非動作時には、リーク電流の低減を目的として、第2のPチャネルMOSトランジスタTR2を非導通とすることもある。そこで、本実施の形態では、第2のPチャネルMOSトランジスタTR2のゲートに第2の制御信号UPENを与える構成としている。
選択ワード線WLkの立ち上がり前に、第1の制御信号PRENをHレベル、行選択信号WLENkをLレベルへと駆動する。これらの2つの制御信号PRENおよびWLENkの切り替えるタイミングを変えることによって、ワード線WLkの立ち上がりの急峻さを制御することもできる。
先に行選択信号WLENkをLレベルに、少し遅らせて第1の制御信号PRENをHレベルに、切り替えるように制御すれば、さらにワード線WLkの立ち上がりを急峻にすることができる。
一方、先に第1の制御信号PRENをHレベルに、少し遅らせて行選択信号WLENkをLレベルに、切り替えるように制御すれば、ワード線WLkの立ち上がりの急峻さを、少し緩やかにすることができる。
図4のように、ドライバ電源電圧LCVDDを、ワード線WLの立ち上がり時には、メモリセルMCの電源電圧と同レベル(VDD)に設定し、その後は、メモリセルMCの電源電圧よりも低いレベルに設定する。その結果、ワード線WLの立ち上がりにおいては、ワード線WLの立ち上がりの高速化、ワード線WLの立ち上がり後は、メモリセルMCの安定した読出動作を実現できる。
図5に、電圧供給回路WSCを構成するPチャネルMOSトランジスタTR1−TR3のゲート制御信号を作成するゲート信号制御回路GCCの一例を示す。ゲート信号制御回路GCCは、図1に示す主制御回路CC内に配置されている。また、電圧供給回路WSCを主制御回路CCと分けて図示しているが、前述のように主制御回路CC内に配置されても良い。
図5において、ゲート信号制御回路GCCは、読出指示信号を受ける2段の従属接続されるインバータで構成されるインバータバッファ回路IV3と、インバータバッファ回路IV3の出力信号を反転するインバータ回路IV4とを含む。インバータ回路IV4は、1段のインバータで構成される。インバータバッファ回路IV3から第1の制御信号PRENが生成され、インバータ回路IV4から第3の制御信号DWENが生成される。
第2のPチャネルMOSトランジスタTR2のゲートに与えられる第2の制御信号UPENは、Lレベルで一定であるので、図5では等価な構成で簡略化して示している。すなわち、第2の制御信号UPENは、基準ノードGN上の電圧レベルに維持される。
図6は、読出指示信号REと各制御信号の信号波形を示す図である。第1の制御信号PRENは、読出指示信号REをインバータバッファ回路IV3により合計2回反転させて生成する。このとき、第1の制御信号PRENは、インバータバッファ回路IV3を介して生成されるので、読出指示信号REに対して遅延する。
第3の制御信号DWENは、読出指示信号REをインバータバッファ回路IV3およびインバータ回路IV4により計3回反転させて生成する。従って、第3の制御信号DWENは、読出指示信号REに対して、インバータバッファ回路IV3およびインバータ回路IV4を介するので第1の制御信号PRENよりさらに遅延する。
結果、図6のような動作を実現できる各制御信号を生成できる。また、ゲート信号制御回路GCCに設ける各回路内のインバータの数を増やすことによって、遅延時間を変化させて、第1のPチャネルMOSトランジスタTR1および第3のPチャネルMOSトランジスタTR3の導通/非導通状態の切り替えタイミングをずらすことができる。
本実施の形態においては、ワード線WLの非選択状態への駆動開始前には、ドライバ電源電圧LCVDDが、駆動レベル(プリチャージレベル)に対して大幅に低下しており、その電圧を駆動レベルにまでプリチャージする第1のPチャネルMOSトランジスタTR1は、大きな駆動能力が要求される。スタティックメモリにおいては、ロウデコーダ等の回路はスタティックに動作しており、ワード線は、一旦全ワード線を非選択状態に駆動するプリチャージサイクルを経ることなく、連続的に選択状態に駆動することができる。従って、非選択ワード線を選択状態に駆動するためには、ドライバ電源線DRSLのドライバ電源電圧LCVDDを高速でプリチャージ電圧レベルにまで復帰させる必要がある。
そのため、第1のPチャネルMOSトランジスタTR1のゲート電極幅(チャネル幅)を大きくする必要があり、第1のPチャネルMOSトランジスタTR1の面積が大きくなる。第1のPチャネルMOSトランジスタTR1のゲート電極幅(チャネル幅)は、第2のPチャネルMOSトランジスタTR2および第3のPチャネルMOSトランジスタTR3のゲート電極幅(チャネル幅)と比較すると、プリチャージする容量(ドライバ電源線DRSLの寄生容量)の大きさに依存するが、数倍から10倍程度の大きさになる。
図7に、図3の電圧供給回路WSCの変形例を示す。図7の電圧供給回路WSCでは、図3の第3のPチャネルMOSトランジスタTR3に換えて、複数の第3のPチャネルMOSトランジスタTR31−TR3nが設けられる。第3のPチャネルMOSトランジスタTR31−TR3nは、それぞれ一端(第1導通ノード)が基準ノードGN1−GNnに接続され、他端(第2導通ノード)がドライバ電源線DRSLに接続され、主制御回路CCから出力される第3の制御信号DWEN1−DWENnによって導通および非導通状態が設定される。基準ノードGN1−GNnに供給される電圧は基準電圧レベルである。
図7の構成であれば、例えば、第3のPチャネルMOSトランジスタTR31−TR3nのゲート電極幅(チャネル幅)をそれぞれ同じ大きさで設計し(チャネル長は同一)、同時に導通させるMOSトランジスタの数を制御することで、第2の電圧供給回路WSC2により供給されるドライバ電源電圧LCVDDの電圧レベルを調整できる。
また、図7の構成であれば、第3のPチャネルMOSトランジスタTR31−TR3nのゲート電極幅(チャネル幅)をそれぞれ異なる大きさで設計し(チャネル長は同一)、第3のPチャネルMOSトランジスタTR31−TR3nそれぞれの駆動能力に差をつける。そして、ドライバ電源電圧LCVDDに要求される電圧値に応じて、最適な駆動能力のMOSトランジスタを第3のPチャネルMOSトランジスタTR31−TR3nの中から選択し、選択されたMOSトランジスタを導通させることにより、要求に応じたレベル/駆動力の電圧を生成することもできる。
第3のPチャネルMOSトランジスタTR31−TR3Nの選択的導通には、例えば、ヒューズプログラムにより、これらのトランジスタTR31ーTR3Nのゲートの接続経路を設定する。非導通状態とされるトランジスタのゲ−トを電源ノードに接続し、導通状態とするトランジスタのゲートを第3の制御信号DWENを伝達する制御信号線に接続する。
例えば、電源ノードSN2から供給される電圧VDDに対して、ドライバ電源電圧LCVDDの電圧レベルを大きく下げる場合には、第3のPチャネルMOSトランジスタTR31−TR3nの中から駆動能力の大きいトランジスタを選択して導通させる。等価的に、放電経路の第3のPチャネルMOSトランジスタの合成抵抗を小さくすることができ、ドライバ電源電圧LCVDDの電圧レベルを低下させることができる。また電流駆動力が大きくされ、低下した電圧を高速でプリチャージ電圧レベルに復帰させることができる。このような構成によって、第2の電圧供給回路WSC2により供給されるドライバ電源電圧LCVDDの電圧を調整できる。
図7で示す構成の他に、第2の電源ノードSN2に接続される第2のPチャネルMOSトランジスタTR2を、複数のPチャネルMOSトランジスタに置き換える構成でも、同様の効果が得られる。
図8は、電圧供給回路WSCのさらに他の構成を示す図である。この図8に示す構成においては、図7の電圧供給回路WSCにおいて第1のPチャネルMOSトランジスタTR1が設けられない。第1のPチャネルMOSトランジスタTR1のプリチャージ機能を、第2のPチャネルMOSトランジスタTR2でカバーする。
図8の第2のPチャネルMOSトランジスタTR2にプリチャージ機能を付加するため、図8の第2のPチャネルMOSトランジスタTR2は、図7の第1のPチャネルMOSトランジスタTR1と同様の大きな駆動能力が要求され、図7の構成における第2のPチャネルMOSトランジスタTR2よりも大きな駆動力を有する。
さらに、図8の第3のPチャネルMOSトランジスタTR31−TR3nも、第2のPチャネルMOSトランジスタTR2によってプリチャージされる電圧を、すばやく低下させるために、それぞれ図7の第1のPチャネルMOSトランジスタTR1と同程度の大きい駆動能力(導通状態とされるトランジスタの合計電流駆動力)が要求される。
図7と図8の電圧供給回路WSCを比較すると、図7の電圧供給回路WSCは、構成するMOSトランジスタの数が、第1のPチャネルMOSトランジスタTR1を設けるので、図8に示される電圧供給回路を構成するMOSトランジスタの数よりも多くなる。
しかしながら、図8に示す電圧供給回路を構成する各PチャネルMOSトランジスタは、図7の第1のPチャネルMOSトランジスタTR1と同レベルの駆動能力が必要で、ゲート電極幅(チャネル幅)を大きくする必要がある。そのため、図8に示される電圧供給回路を構成する各PチャネルMOSトランジスタは、図7に示される電圧供給回路を構成する第2のPチャネルMOSトランジスタTR2および第3のPチャネルMOSトランジスタTR31−TR3nと比較すると、数倍から10倍程度のゲート電極幅(チャネル幅)が必要となる。
そのため、図7と図8の電圧供給回路WSC全体の面積を比較すると、図7の電圧供給回路WSCの面積の方が小さくできる。図7と図8の電圧供給回路WSCの面積差は、それぞれの第3のPチャネルMOSトランジスタTR31−TR3nの数を増やせば増やすほど大きくなる。つまり、図7のようにプリチャージ専用の第1のPチャネルMOSトランジスタTR1を配置することで、電圧供給回路WSC全体の面積を大幅に削減できる。
図9は、メモリセルMCのスタティックノイズマージンSNMを示す図である。図9に示す伝達特性は、メモリセルMCに含まれる2つのCMOSインバータIV1−IV2の入出力伝達特性である。図9においては、破線で示される曲線が、それぞれ選択ワード線WLの電圧が電源電圧VDDレベルの場合の、ストレージノードND1およびND2の伝達特性を示す。スタティックノイズマージンSNMは、破線で示される曲線間の破線の内接円の直径で示される(または正方形の対角線で示される)。
図9において、メモリセルMCの負荷トランジスタPQ1−PQ2のしきい値電圧の絶対値が大きくなると、メモリセルMCのインバータの入力論理しきい値が低い方向にシフトする。また、この状態においては、負荷トランジスタPQ1−PQ2の電流駆動能力が小さくなり、アクセストランジスタNQ3−NQ4の電流駆動能力により、1つのインバータの出力ノードの放電がより強く行なわれ、保持データが破壊される可能性が高くなる。このため、データ保持が悪化し、この破線で示す伝達曲線の内接円の直径、すなわち、スタティックノイズマージンSNMが小さくなる。
この状態において、立ち上がり時を除き、メモリセルMCの電源電圧レベル(VDD)よりも低いドライバ電源電圧LCVDDを、選択ワード線WLの電圧レベルとして設定する。
この場合、アクセストランジスタNQ3−NQ4のコンダクタンスが小さくなり、メモリセルMCのストレージノードのLレベル電圧の上昇が抑制され、破線の伝達特性に比べ、実線の伝達特性曲線が左下側領域に広がる。応じて、実線の内接円の直径で示されるように、スタティックノイズマージンSNMが大きくなり、読出マージンが改善される効果がある。
また、ワード線WLが立ち上がる時のワード線ドライバWDRの駆動能力は、メモリセルMCの電源電圧レベルで駆動されているため大きく、メモリセルMCの電源電圧よりも低いドライバ電源電圧LCVDDに選択ワード線WLの電圧レベルを設定する場合と比べ、急峻にワード線電圧が立ち上がる効果がある。
[実施の形態2]
図10は、この発明の実施の形態2である電圧供給回路WSCとその周辺部を概略的に示す図である。図10に示す電圧供給回路WSCの構成は、ワード線ドライバのソース線(ドライバ電源線)DRSLにMOS容量MCAPを配置している点において、図3に示す電圧供給回路WSCの構成と異なる。図10に示す回路の他の構成は、図3に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
実施の形態1では、ワード線ドライバのソース線(ドライバ電源線)DRSLの配線容量を利用し、配線容量に蓄えられる電圧によって、ワード線WLの立ち上がりを高速化している。つまり、ワード線ドライバのソース線(ドライバ電源線)DRSLの配線容量が大きければ、ワード線WLの立ち上がりの高速化が可能となる。そこで、図10のようにワード線ドライバのソース線DRSLにMOS容量MCAPを配置すれば、安定して容量確保が可能となりワード線WLの高速立ち上げが可能となる。
図10に示す様に、MOS容量MCAPを付加し、容量を確保する他に、同様の効果を得るためには、ワード線ドライバのソース線DRSLの配線幅を太くする方法がある。一例としては、ワード線ドライバWDRに標準的に配置されている配線幅に対して、ワード線ドライバのソース線(ドライバ電源線)DRSLの配線幅を2倍の配線幅とする。
ワード線ドライバのソース線DRSLの配線幅を太くした場合、抵抗値が下がるので、電圧供給回路WSCから供給された近端の電位は、遠端部まで電位が下がらずに供給され、ワード線ドライバWDRの両端でレベル差が発生しにくいという効果もある。また、異なる配線層に配置された2本の配線を利用して、配線幅を2倍とすることもできる。
[実施の形態3]
図11は、この発明の実施の形態3に従う電圧供給回路WSCとその周辺部を示す図である。図11に示す電圧供給回路WSCの構成は、ワード線ドライバのソース線(ドライバ電源線)DRSLの通常の配線に加えて、さらにワード線WL方向に配線WIを走らせる点において図3に示す電圧供給回路WSCの構成と異なる。この配線WIの寄生容量をドライバ電源線DRSLのプリチャージ電圧を保持する容量として利用する。
図11に示す回路の他の構成は図3に示す回路の構成と同じであり、対応する部分には同一参照符号を付し、その詳細説明は省略する。
図12に、システムLSI(LSI:Large Scale Integration)の半導体チップCHの構成の一例を示す。図12において、半導体チップCHには、論理部LO、アナログ部AN、第1のスタティック型メモリ部SR1、および第2のスタティック型メモリ部SR2の多数の機能が集積される。
システムLSIは、その用途毎に集積される機能が異なるので、最終製品となるチップは、各々異なることになる。こうしたシステムLSIでは、集積されるSRAMについての形状、レイアウトも一意ではなく、チップ毎で異なるものが製造されることが多い。したがって、図12に示すように、SRAMが、論理部LOやアナログ部AN等、他の機能と一緒に組み込まれる場合は、多種のワード線WL数と多種のビット線BL数の組み合わせの構成となる。例えば、第1のスタティック型メモリ部SR1および第2のスタティック型メモリ部SR2のような構成である。一般的には、必要なワード線WL数とビット線BL数の組み合わせの構成を自動で作成し、多数の構成のスタティック型半導体記憶装置SRAMを搭載していく手法がとられる。
図13にワード線WL数、ビット線BL数可変のSRAMの構成を示す。図13のスタティック型メモリSRは、ワード線ドライバ回路ブロックWDCB、メモリセルアレイブロックMCAB、制御回路ブロックCCB、入出力ブロックIOBによって構成されている。
論理部LOやアナログ部ANと一緒に同一チップ上に組み込まれるSRAMは、制御回路ブロックCCBはそのままで、所定のワード線WL数とビット線BL数の構成に合わせてメモリアレイブロックMCABはもちろん、ワード線ドライバ回路ブロックWDCBや入出力ブロックIOBも変えて作成する。単位数のワード線およびビット線を有するブロック(基本ユニット)を組合わせて必要な数のワード線およびビット線を有するメモリセルアレイブロックを生成する。
図14に、図13の構成の中で、特にワード線方向(ワード線延在方向)がビット線方向(ビット線延在方向)に比べて極端に長くなるSRAMの構成を示す。電圧供給回路WSCは、制御回路ブロックCCBに配置されるのが一般である。したがって、図14に示す様に、ワード線方向がビット線方向に比べて極端に長くなる構成では、ワード線ドライバWDRのソース線(ドライバ電源線)DRSLの配線長が短く、寄生容量を十分にとることができない。さらに、ワード線WLの容量は重たくなり、ワード線WLの活性時にワード線ドライバWDRのソース線(ドライバ電源線)DRSLの配線容量とワード線WLの容量との容量分割が原因で、一時的に、ドライバ電源電圧LCVDDレベルが極端に落ち込み、ワード線WLの立ち上がりタイミングが極端に遅くなる可能性がある。
すなわち、ワード線WL数とビット線BL数の組み合わせによっては、ワード線WLの立ち上がり速度が変化する問題が発生する。一般的に、主制御回路CCは、同一の回路を使用するため、ワード線WL数とビット線BL数の組み合わせによってタイミングのミスマッチが発生する可能性がある。
そこで、図11に示すように、ワード線ドライバのソース線DRSLの通常の配線に加えて、さらにワード線WL方向に配線WIを設ける構成にする。これにより行方向が列方向に比べて極端に長くなる場合でも、ワード線ドライバのソース線DRSLの寄生容量は、十分大きくなり、ワード線WL立ち上がり時の容量分割が安定して実施され、ワード線WLの立ち上がるスピードは、極端に遅れない効果がある。
本発明では、配線WIの容量を利用してワード線WLの高速立ち上げを実施している。ワード線WLの立ち上がり速度は、配線の容量の大きさに依存する。そこで、本発明においては、意図的にソース線(ドライバ電源線)DRSLを太くするなど、配線の容量を大きくするための容量手段を設けている。容量手段とは、実施の形態2および実施の形態3に記載する手段のことである。
この発明は、スタティック型半導体記憶装置に対して適用することにより、安定にデータを読み出すことのできるメモリ装置を実現することができる。特に、SOC(SOC:System On a Chip)のように、他のプロセッサなどのロジックと同一半導体チップ上に搭載される場合、チップ面積が小さく、安定に動作するメモリシステムを提供することができる。
実施の形態1に従う半導体記憶装置の全体構成を概略的に示す図である。 図1のメモリセルの構成の一例を示す図である。 実施の形態1に従う電圧供給回路の一例を示す図である。 図3の電圧供給回路の動作を示す図である。 ゲート信号制御回路の一例を示す図である。 外部入力と各ゲート制御信号の動作の関係を示す図である。 図3の電圧供給回路の変形例を示す図である。 図7の電圧供給回路の変形例を示す図である。 図1のメモリセルのスタティックノイズマージンを示す図である。 実施の形態2に従う電圧供給回路とその周辺部を概略的に示す図である。 実施の形態3に従う電圧供給回路とその周辺部を概略的に示す図である。 システムLSIのチップ構成の一例を示す図である。 ワード線数・ビット線数可変のSRAMの構成を示す図である。 図13の構成の中で、特にワード線方向がビット線方向に比べて極端に長くなるSRAMの構成を示す図である。
符号の説明
WSC 電圧供給回路、WSC1 第1の電圧供給回路、WSC2 第2の電圧供給回路、ASC アレイ電源回路、MCA メモリセルアレイ、BLL ビット線負荷、WDC ワード線駆動回路、MC メモリセル、WL0−WLn ワード線、WDR0−WDRn ワード線ドライバ、BL,/BL ビット線、RD 行レコーダ、SC 列選択回路、CC 主制御回路、WC 書込回路、RC 読出回路、WLEN0−WLENn 行選択信号、IV1−IV4 インバータ回路、TR1−TR3 PチャネルMOSトランジスタ、PREN 第1の制御信号、UPEN 第2の制御信号、DWEN 第3の制御信号、SN1−SN2 電源ノード、MN 中間ノード、GN 基準ノード、LCVDD ドライバ電源電圧、DRSL ワード線ドライバのソース線、MCAP MOS容量、WI 配線、CH チップ、LO 論理部、AN アナログ部、SR1−SR2 スタティック型メモリ部、SR スタティック型メモリ、WDCB ワード線ドライバ回路ブロック、CCB 制御回路ブロック、MCAB メモリアレイブロック、IOB 入出力ブロック。

Claims (14)

  1. 複数のスタティック型メモリセルが行列状に配列されたメモリセルアレイ、
    各前記メモリセル行に対応するように設けられ、各々が対応の行のメモリセルに接続される複数のワード線、
    各前記ワード線に対応するように設けられ、各々が対応のワード線を選択状態へと駆動する複数のワード線ドライバ、および
    各前記ワード線ドライバの第1の電源ノードに第1の電圧および前記第1の電圧と電圧レベルの異なる第2の電圧を動作モードに応じて選択的に供給する電圧供給回路を備える、半導体記憶装置。
  2. 前記電圧供給回路は、前記第1の電圧を供給する第1の電圧供給回路を含み、
    前記第1の電圧供給回路は、
    第2の電源ノードと、
    前記第2の電源ノードに接続される第1の導通ノードと、前記ワード線ドライバの前記第1の電源ノードに接続される第2の導通ノードとを有し、ゲートに第1の制御信号を受けて選択的に導通する第1のトランジスタを備える、請求項1記載の半導体記憶装置。
  3. 前記電圧供給回路は、前記第2の電圧を供給する第2の電圧供給回路を含み、
    前記第2の電圧供給回路は、
    第3の電源ノード、
    第4の電源ノード、
    中間ノード、
    前記第3の電源ノードに接続される第1の導通ノードと、前記中間ノードに接続される第2の導通ノードとを有し、ゲートに第2の制御信号を受けて導通する第2のトランジスタ、および
    前記第4の電源ノードに接続される第3の導通ノードと前記中間ノードに接続される第4の導通ノードとを有し、第3の制御信号に従って選択的に導通する第3のトランジスタを備え、
    前記中間ノードは前記第1の電源ノードに接続される、請求項1記載の半導体記憶装置。
  4. 前記電圧供給回路は、前記第1の電圧を供給する第1の電圧供給回路と前記第2の電圧を供給する第2の電圧供給回路とを含み、
    前記第1の電圧供給回路は、
    第2の電源ノードと、
    前記第2の電源ノードに接続される第1の導通ノードと、前記ワード線ドライバの第1の電源ノードに接続される第2の導通ノードとを有し、第1の制御信号に従って選択的に導通する第1のトランジスタとを備え、
    前記第2の電圧供給回路は、
    第3の電源ノードと、
    第4の電源ノードと、
    中間ノードと、
    前記第3の電源ノードに接続される第3の導通ノードと、前記中間ノードに接続される第4の導通ノードとを有し、ゲートに第2の制御信号を受ける第2のトランジスタと、
    前記第4の電源ノードに接続される第5の導通ノードと、前記中間ノードに接続される第6の導通ノードを有し、第3の制御信号に従って選択的に導通する第3のトランジスタとを備え、
    前記中間ノードは前記第1の電源ノードに接続される、請求項1記載の半導体記憶装置。
  5. 前記第2の電圧が、前記第1の電圧以下であることを特徴とする、請求項1または4記載の半導体記憶装置。
  6. 前記第2の電源ノードと前記第3の電源ノードとが、共通の第5の電源ノードに接続される、請求項4記載の半導体記憶装置。
  7. 前記第1のトランジスタのゲートに与えられる第1の制御信号を、動作モード指示信号の非活性化に従って生成する第1のゲート信号制御回路をさらに備える、請求項2または4記載の半導体記憶装置。
  8. 前記第3のトランジスタのゲートに与えられる第3の制御信号を、動作モード指示信号の活性化に従って設定する第2のゲート信号制御回路をさらに備える、請求項3または4記載の半導体記憶装置。
  9. 前記第1のトランジスタのゲートに与えられる第1の制御信号、前記第3のトランジスタのゲートに与えられる第3の制御信号を生成する制御回路をさらに備え、
    前記制御回路は、スタンバイ状態のときには、前記第1の制御信号を第1の電位状態、前記第3の制御信号を第2の電位状態に設定し、読出状態のときには、前記第1の制御信号を前記第2の電位状態、前記第3の制御信号を前記第1の電位状態に設定する、請求項4記載の半導体記憶装置。
  10. 前記第1のトランジスタのチャネル幅が、前記第2のトランジスタのチャネル幅よりも広い、請求項4記載の半導体記憶装置。
  11. 前記第3のトランジスタは、並列に複数配置されるトランジスタ素子を備え、
    各前記トランジスタ素子のゲート電圧は、それぞれ、前記第3の制御信号に基づいて生成される制御信号に従って設定される、請求項3または4記載の半導体記憶装置。
  12. 前記電圧供給回路とワード線ドライバの第1の電源ノードを接続する第1の配線が、列延在方向に沿って配置され、
    前記半導体記憶装置は、さらに、前記第1の配線に一端が接続されるとともに行延在方向に沿って配置される第2の配線を備える、請求項1または4または9記載の半導体記憶装置。
  13. 前記第2のトランジスタは、読出動作状態時に常時導通状態とされる、請求項3または4記載の半導体記憶装置。
  14. 前記電圧供給回路の出力と前記ワード線ドライバの前記第1の電源ノードとを相互接続して前記電圧供給回路の出力する電圧を伝達するドライバ電源線、および
    前記ドライバ電源線に第1の電極が接続される容量素子をさらに備える、請求項1記載の半導体記憶装置。
JP2007045401A 2007-02-26 2007-02-26 半導体記憶装置 Expired - Fee Related JP5068088B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007045401A JP5068088B2 (ja) 2007-02-26 2007-02-26 半導体記憶装置
TW097100985A TWI456572B (zh) 2007-02-26 2008-01-10 半導體記憶裝置
US12/014,071 US7693004B2 (en) 2007-02-26 2008-01-14 Semiconductor memory device
CN200810004081.7A CN101256833B (zh) 2007-02-26 2008-01-24 半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007045401A JP5068088B2 (ja) 2007-02-26 2007-02-26 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2008210443A true JP2008210443A (ja) 2008-09-11
JP5068088B2 JP5068088B2 (ja) 2012-11-07

Family

ID=39715729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007045401A Expired - Fee Related JP5068088B2 (ja) 2007-02-26 2007-02-26 半導体記憶装置

Country Status (4)

Country Link
US (1) US7693004B2 (ja)
JP (1) JP5068088B2 (ja)
CN (1) CN101256833B (ja)
TW (1) TWI456572B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8144523B2 (en) 2009-03-25 2012-03-27 Renesas Electronics Coporation Semiconductor storage device
JP2013069372A (ja) * 2011-09-22 2013-04-18 Renesas Electronics Corp 半導体装置
JP2015172995A (ja) * 2015-07-08 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2018018574A (ja) * 2017-10-02 2018-02-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2018142397A (ja) * 2018-06-20 2018-09-13 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8773933B2 (en) * 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US7924633B2 (en) * 2009-02-20 2011-04-12 International Business Machines Corporation Implementing boosted wordline voltage in memories
US8174288B2 (en) * 2009-04-13 2012-05-08 International Business Machines Corporation Voltage conversion and integrated circuits with stacked voltage domains
US8913443B2 (en) * 2011-09-19 2014-12-16 Conversant Intellectual Property Management Inc. Voltage regulation for 3D packages and method of manufacturing same
US8570791B2 (en) * 2011-10-05 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit and method of word line suppression
US8837226B2 (en) * 2011-11-01 2014-09-16 Apple Inc. Memory including a reduced leakage wordline driver
US8842489B2 (en) * 2012-03-15 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fast-switching word line driver
US9142286B2 (en) * 2013-04-15 2015-09-22 Applied Micro Circuits Corporation Integrated circuit memory device with read-disturb control
US8953380B1 (en) * 2013-12-02 2015-02-10 Cypress Semiconductor Corporation Systems, methods, and apparatus for memory cells with common source lines
JP6674616B2 (ja) * 2015-06-10 2020-04-01 パナソニック株式会社 半導体装置、半導体装置の読み出し方法、及び半導体装置を搭載したicカード
US11024368B2 (en) * 2016-11-14 2021-06-01 Sony Semiconductor Solutions Corporation Semiconductor circuit and semiconductor circuit system
JP2020042878A (ja) * 2018-09-12 2020-03-19 株式会社東芝 半導体記憶装置
US11322197B1 (en) * 2020-10-21 2022-05-03 Arm Limited Power-gating techniques with buried metal

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6383992A (ja) * 1986-09-26 1988-04-14 Nec Corp Lsiメモリ
JPH023171A (ja) * 1988-06-01 1990-01-08 Sony Corp スタティックram
JPH02265097A (ja) * 1989-04-06 1990-10-29 Sony Corp 半導体メモリ装置
JPH02302994A (ja) * 1989-05-16 1990-12-14 Mitsubishi Electric Corp 半導体メモリ装置
JPH03125397A (ja) * 1989-10-11 1991-05-28 Kawasaki Steel Corp 論理定義用メモリ
JPH1032481A (ja) * 1996-07-17 1998-02-03 Nippon Telegr & Teleph Corp <Ntt> 論理回路
JP2000183180A (ja) * 1998-12-10 2000-06-30 Oki Electric Ind Co Ltd 半導体集積回路及びその試験方法
JP2003016786A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp 半導体記憶装置
JP2006040466A (ja) * 2004-07-29 2006-02-09 Renesas Technology Corp 半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960011206B1 (ko) * 1993-11-09 1996-08-21 삼성전자 주식회사 반도체메모리장치의 워드라인구동회로
JP3291728B2 (ja) 1999-03-10 2002-06-10 日本電気株式会社 半導体スタティックメモリ
KR100338772B1 (ko) * 2000-03-10 2002-05-31 윤종용 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
US7046572B2 (en) * 2003-06-16 2006-05-16 International Business Machines Corporation Low power manager for standby operation of memory system
JP4373154B2 (ja) 2003-07-18 2009-11-25 株式会社半導体エネルギー研究所 メモリ回路およびそのメモリ回路を有する表示装置、電子機器
US7085175B2 (en) * 2004-11-18 2006-08-01 Freescale Semiconductor, Inc. Word line driver circuit for a static random access memory and method therefor
US7313050B2 (en) * 2006-04-18 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Word-line driver for memory devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6383992A (ja) * 1986-09-26 1988-04-14 Nec Corp Lsiメモリ
JPH023171A (ja) * 1988-06-01 1990-01-08 Sony Corp スタティックram
JPH02265097A (ja) * 1989-04-06 1990-10-29 Sony Corp 半導体メモリ装置
JPH02302994A (ja) * 1989-05-16 1990-12-14 Mitsubishi Electric Corp 半導体メモリ装置
JPH03125397A (ja) * 1989-10-11 1991-05-28 Kawasaki Steel Corp 論理定義用メモリ
JPH1032481A (ja) * 1996-07-17 1998-02-03 Nippon Telegr & Teleph Corp <Ntt> 論理回路
JP2000183180A (ja) * 1998-12-10 2000-06-30 Oki Electric Ind Co Ltd 半導体集積回路及びその試験方法
JP2003016786A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp 半導体記憶装置
JP2006040466A (ja) * 2004-07-29 2006-02-09 Renesas Technology Corp 半導体記憶装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8144523B2 (en) 2009-03-25 2012-03-27 Renesas Electronics Coporation Semiconductor storage device
JP2013069372A (ja) * 2011-09-22 2013-04-18 Renesas Electronics Corp 半導体装置
US8908418B2 (en) 2011-09-22 2014-12-09 Renesas Electronics Corporation Semiconductor device
US9424910B2 (en) 2011-09-22 2016-08-23 Renesas Electronics Corporation Semiconductor device
US9721648B2 (en) 2011-09-22 2017-08-01 Renesas Electronics Corporation Semiconductor device
US9984743B2 (en) 2011-09-22 2018-05-29 Renesas Electronics Corporation Semiconductor device
US10199096B2 (en) 2011-09-22 2019-02-05 Renesas Electronics Corporation Semiconductor device
US10672463B2 (en) 2011-09-22 2020-06-02 Renesas Electronics Corporation Semiconductor device
JP2015172995A (ja) * 2015-07-08 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2018018574A (ja) * 2017-10-02 2018-02-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2018142397A (ja) * 2018-06-20 2018-09-13 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
TW200842872A (en) 2008-11-01
JP5068088B2 (ja) 2012-11-07
CN101256833B (zh) 2013-03-27
US20080205184A1 (en) 2008-08-28
TWI456572B (zh) 2014-10-11
US7693004B2 (en) 2010-04-06
CN101256833A (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
JP5068088B2 (ja) 半導体記憶装置
CN104952482B (zh) 半导体存储器件
US6556471B2 (en) VDD modulated SRAM for highly scaled, high performance cache
US8144526B2 (en) Method to improve the write speed for memory products
US6717842B2 (en) Static type semiconductor memory device with dummy memory cell
US7366051B2 (en) Word line driver circuitry and methods for using the same
US10885954B2 (en) Memory devices comprising a write assist circuit
KR100655085B1 (ko) 비트라인 전압 커플링 감소기능을 갖는 반도체 메모리 장치
US20070268764A1 (en) Low voltage sense amplifier and sensing method
JP2009505315A (ja) 独立の読み書き回路を有するsramセル
EP1776704B1 (en) Word line control circuit for improving dynamic refresh in a semiconductor memory device with reduced standby power
US6292413B1 (en) Semiconductor device, semiconductor memory device and semiconductor integrated circuit device
US20070070773A1 (en) Static random access memory device having bit line voltage control for retain till accessed mode and method of operating the same
JP2009064512A (ja) 半導体記憶装置
US7336522B2 (en) Apparatus and method to reduce undesirable effects caused by a fault in a memory device
US7242626B2 (en) Method and apparatus for low voltage write in a static random access memory
JP2009020957A (ja) 半導体記憶装置
JP2006004613A (ja) 低電力消費の半導体メモリ装置
JP4287768B2 (ja) 半導体記憶装置
US7489581B2 (en) Semiconductor memory
JP4008906B2 (ja) 半導体記憶装置
US20060092720A1 (en) Semiconductor memory
JP2008176907A (ja) 半導体記憶装置
US20230377639A1 (en) Sram with improved write performance and write operation method thereof
JP2018092698A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100203

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120814

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees