JP2008210443A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2008210443A JP2008210443A JP2007045401A JP2007045401A JP2008210443A JP 2008210443 A JP2008210443 A JP 2008210443A JP 2007045401 A JP2007045401 A JP 2007045401A JP 2007045401 A JP2007045401 A JP 2007045401A JP 2008210443 A JP2008210443 A JP 2008210443A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- node
- word line
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】電圧供給回路(WSC)に、ドライバ電源電圧(LCVDD)をメモリセル(MC)の電源電圧レベル(VDD)までプリチャージする第1の電圧供給回路(WSC1)と、ドライバ電源電圧(LCVDD)にメモリセルの電源電圧レベル(VDD)より低い電圧を供給する第2の電圧供給回路(WSC2)とを設ける。
【選択図】図1
Description
図1は、この発明に従う半導体記憶装置1の全体の構成を概略的に示す図である。図1において、半導体記憶装置1は、メモリセルMCが行列状に配列されるメモリセルアレイMCAを含む。図1には、一例として、メモリセルアレイMCAにおいてメモリセルMCがn行・m列に配列される。
図10は、この発明の実施の形態2である電圧供給回路WSCとその周辺部を概略的に示す図である。図10に示す電圧供給回路WSCの構成は、ワード線ドライバのソース線(ドライバ電源線)DRSLにMOS容量MCAPを配置している点において、図3に示す電圧供給回路WSCの構成と異なる。図10に示す回路の他の構成は、図3に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
図11は、この発明の実施の形態3に従う電圧供給回路WSCとその周辺部を示す図である。図11に示す電圧供給回路WSCの構成は、ワード線ドライバのソース線(ドライバ電源線)DRSLの通常の配線に加えて、さらにワード線WL方向に配線WIを走らせる点において図3に示す電圧供給回路WSCの構成と異なる。この配線WIの寄生容量をドライバ電源線DRSLのプリチャージ電圧を保持する容量として利用する。
Claims (14)
- 複数のスタティック型メモリセルが行列状に配列されたメモリセルアレイ、
各前記メモリセル行に対応するように設けられ、各々が対応の行のメモリセルに接続される複数のワード線、
各前記ワード線に対応するように設けられ、各々が対応のワード線を選択状態へと駆動する複数のワード線ドライバ、および
各前記ワード線ドライバの第1の電源ノードに第1の電圧および前記第1の電圧と電圧レベルの異なる第2の電圧を動作モードに応じて選択的に供給する電圧供給回路を備える、半導体記憶装置。 - 前記電圧供給回路は、前記第1の電圧を供給する第1の電圧供給回路を含み、
前記第1の電圧供給回路は、
第2の電源ノードと、
前記第2の電源ノードに接続される第1の導通ノードと、前記ワード線ドライバの前記第1の電源ノードに接続される第2の導通ノードとを有し、ゲートに第1の制御信号を受けて選択的に導通する第1のトランジスタを備える、請求項1記載の半導体記憶装置。 - 前記電圧供給回路は、前記第2の電圧を供給する第2の電圧供給回路を含み、
前記第2の電圧供給回路は、
第3の電源ノード、
第4の電源ノード、
中間ノード、
前記第3の電源ノードに接続される第1の導通ノードと、前記中間ノードに接続される第2の導通ノードとを有し、ゲートに第2の制御信号を受けて導通する第2のトランジスタ、および
前記第4の電源ノードに接続される第3の導通ノードと前記中間ノードに接続される第4の導通ノードとを有し、第3の制御信号に従って選択的に導通する第3のトランジスタを備え、
前記中間ノードは前記第1の電源ノードに接続される、請求項1記載の半導体記憶装置。 - 前記電圧供給回路は、前記第1の電圧を供給する第1の電圧供給回路と前記第2の電圧を供給する第2の電圧供給回路とを含み、
前記第1の電圧供給回路は、
第2の電源ノードと、
前記第2の電源ノードに接続される第1の導通ノードと、前記ワード線ドライバの第1の電源ノードに接続される第2の導通ノードとを有し、第1の制御信号に従って選択的に導通する第1のトランジスタとを備え、
前記第2の電圧供給回路は、
第3の電源ノードと、
第4の電源ノードと、
中間ノードと、
前記第3の電源ノードに接続される第3の導通ノードと、前記中間ノードに接続される第4の導通ノードとを有し、ゲートに第2の制御信号を受ける第2のトランジスタと、
前記第4の電源ノードに接続される第5の導通ノードと、前記中間ノードに接続される第6の導通ノードを有し、第3の制御信号に従って選択的に導通する第3のトランジスタとを備え、
前記中間ノードは前記第1の電源ノードに接続される、請求項1記載の半導体記憶装置。 - 前記第2の電圧が、前記第1の電圧以下であることを特徴とする、請求項1または4記載の半導体記憶装置。
- 前記第2の電源ノードと前記第3の電源ノードとが、共通の第5の電源ノードに接続される、請求項4記載の半導体記憶装置。
- 前記第1のトランジスタのゲートに与えられる第1の制御信号を、動作モード指示信号の非活性化に従って生成する第1のゲート信号制御回路をさらに備える、請求項2または4記載の半導体記憶装置。
- 前記第3のトランジスタのゲートに与えられる第3の制御信号を、動作モード指示信号の活性化に従って設定する第2のゲート信号制御回路をさらに備える、請求項3または4記載の半導体記憶装置。
- 前記第1のトランジスタのゲートに与えられる第1の制御信号、前記第3のトランジスタのゲートに与えられる第3の制御信号を生成する制御回路をさらに備え、
前記制御回路は、スタンバイ状態のときには、前記第1の制御信号を第1の電位状態、前記第3の制御信号を第2の電位状態に設定し、読出状態のときには、前記第1の制御信号を前記第2の電位状態、前記第3の制御信号を前記第1の電位状態に設定する、請求項4記載の半導体記憶装置。 - 前記第1のトランジスタのチャネル幅が、前記第2のトランジスタのチャネル幅よりも広い、請求項4記載の半導体記憶装置。
- 前記第3のトランジスタは、並列に複数配置されるトランジスタ素子を備え、
各前記トランジスタ素子のゲート電圧は、それぞれ、前記第3の制御信号に基づいて生成される制御信号に従って設定される、請求項3または4記載の半導体記憶装置。 - 前記電圧供給回路とワード線ドライバの第1の電源ノードを接続する第1の配線が、列延在方向に沿って配置され、
前記半導体記憶装置は、さらに、前記第1の配線に一端が接続されるとともに行延在方向に沿って配置される第2の配線を備える、請求項1または4または9記載の半導体記憶装置。 - 前記第2のトランジスタは、読出動作状態時に常時導通状態とされる、請求項3または4記載の半導体記憶装置。
- 前記電圧供給回路の出力と前記ワード線ドライバの前記第1の電源ノードとを相互接続して前記電圧供給回路の出力する電圧を伝達するドライバ電源線、および
前記ドライバ電源線に第1の電極が接続される容量素子をさらに備える、請求項1記載の半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007045401A JP5068088B2 (ja) | 2007-02-26 | 2007-02-26 | 半導体記憶装置 |
TW097100985A TWI456572B (zh) | 2007-02-26 | 2008-01-10 | 半導體記憶裝置 |
US12/014,071 US7693004B2 (en) | 2007-02-26 | 2008-01-14 | Semiconductor memory device |
CN200810004081.7A CN101256833B (zh) | 2007-02-26 | 2008-01-24 | 半导体存储器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007045401A JP5068088B2 (ja) | 2007-02-26 | 2007-02-26 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008210443A true JP2008210443A (ja) | 2008-09-11 |
JP5068088B2 JP5068088B2 (ja) | 2012-11-07 |
Family
ID=39715729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007045401A Expired - Fee Related JP5068088B2 (ja) | 2007-02-26 | 2007-02-26 | 半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7693004B2 (ja) |
JP (1) | JP5068088B2 (ja) |
CN (1) | CN101256833B (ja) |
TW (1) | TWI456572B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8144523B2 (en) | 2009-03-25 | 2012-03-27 | Renesas Electronics Coporation | Semiconductor storage device |
JP2013069372A (ja) * | 2011-09-22 | 2013-04-18 | Renesas Electronics Corp | 半導体装置 |
JP2015172995A (ja) * | 2015-07-08 | 2015-10-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2018018574A (ja) * | 2017-10-02 | 2018-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2018142397A (ja) * | 2018-06-20 | 2018-09-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8773933B2 (en) * | 2012-03-16 | 2014-07-08 | Micron Technology, Inc. | Techniques for accessing memory cells |
US7924633B2 (en) * | 2009-02-20 | 2011-04-12 | International Business Machines Corporation | Implementing boosted wordline voltage in memories |
US8174288B2 (en) * | 2009-04-13 | 2012-05-08 | International Business Machines Corporation | Voltage conversion and integrated circuits with stacked voltage domains |
US8913443B2 (en) * | 2011-09-19 | 2014-12-16 | Conversant Intellectual Property Management Inc. | Voltage regulation for 3D packages and method of manufacturing same |
US8570791B2 (en) * | 2011-10-05 | 2013-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Circuit and method of word line suppression |
US8837226B2 (en) * | 2011-11-01 | 2014-09-16 | Apple Inc. | Memory including a reduced leakage wordline driver |
US8842489B2 (en) * | 2012-03-15 | 2014-09-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fast-switching word line driver |
US9142286B2 (en) * | 2013-04-15 | 2015-09-22 | Applied Micro Circuits Corporation | Integrated circuit memory device with read-disturb control |
US8953380B1 (en) * | 2013-12-02 | 2015-02-10 | Cypress Semiconductor Corporation | Systems, methods, and apparatus for memory cells with common source lines |
JP6674616B2 (ja) * | 2015-06-10 | 2020-04-01 | パナソニック株式会社 | 半導体装置、半導体装置の読み出し方法、及び半導体装置を搭載したicカード |
US11024368B2 (en) * | 2016-11-14 | 2021-06-01 | Sony Semiconductor Solutions Corporation | Semiconductor circuit and semiconductor circuit system |
JP2020042878A (ja) * | 2018-09-12 | 2020-03-19 | 株式会社東芝 | 半導体記憶装置 |
US11322197B1 (en) * | 2020-10-21 | 2022-05-03 | Arm Limited | Power-gating techniques with buried metal |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6383992A (ja) * | 1986-09-26 | 1988-04-14 | Nec Corp | Lsiメモリ |
JPH023171A (ja) * | 1988-06-01 | 1990-01-08 | Sony Corp | スタティックram |
JPH02265097A (ja) * | 1989-04-06 | 1990-10-29 | Sony Corp | 半導体メモリ装置 |
JPH02302994A (ja) * | 1989-05-16 | 1990-12-14 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JPH03125397A (ja) * | 1989-10-11 | 1991-05-28 | Kawasaki Steel Corp | 論理定義用メモリ |
JPH1032481A (ja) * | 1996-07-17 | 1998-02-03 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
JP2000183180A (ja) * | 1998-12-10 | 2000-06-30 | Oki Electric Ind Co Ltd | 半導体集積回路及びその試験方法 |
JP2003016786A (ja) * | 2001-06-28 | 2003-01-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2006040466A (ja) * | 2004-07-29 | 2006-02-09 | Renesas Technology Corp | 半導体記憶装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960011206B1 (ko) * | 1993-11-09 | 1996-08-21 | 삼성전자 주식회사 | 반도체메모리장치의 워드라인구동회로 |
JP3291728B2 (ja) | 1999-03-10 | 2002-06-10 | 日本電気株式会社 | 半導体スタティックメモリ |
KR100338772B1 (ko) * | 2000-03-10 | 2002-05-31 | 윤종용 | 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법 |
US7046572B2 (en) * | 2003-06-16 | 2006-05-16 | International Business Machines Corporation | Low power manager for standby operation of memory system |
JP4373154B2 (ja) | 2003-07-18 | 2009-11-25 | 株式会社半導体エネルギー研究所 | メモリ回路およびそのメモリ回路を有する表示装置、電子機器 |
US7085175B2 (en) * | 2004-11-18 | 2006-08-01 | Freescale Semiconductor, Inc. | Word line driver circuit for a static random access memory and method therefor |
US7313050B2 (en) * | 2006-04-18 | 2007-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Word-line driver for memory devices |
-
2007
- 2007-02-26 JP JP2007045401A patent/JP5068088B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-10 TW TW097100985A patent/TWI456572B/zh not_active IP Right Cessation
- 2008-01-14 US US12/014,071 patent/US7693004B2/en not_active Expired - Fee Related
- 2008-01-24 CN CN200810004081.7A patent/CN101256833B/zh not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6383992A (ja) * | 1986-09-26 | 1988-04-14 | Nec Corp | Lsiメモリ |
JPH023171A (ja) * | 1988-06-01 | 1990-01-08 | Sony Corp | スタティックram |
JPH02265097A (ja) * | 1989-04-06 | 1990-10-29 | Sony Corp | 半導体メモリ装置 |
JPH02302994A (ja) * | 1989-05-16 | 1990-12-14 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JPH03125397A (ja) * | 1989-10-11 | 1991-05-28 | Kawasaki Steel Corp | 論理定義用メモリ |
JPH1032481A (ja) * | 1996-07-17 | 1998-02-03 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
JP2000183180A (ja) * | 1998-12-10 | 2000-06-30 | Oki Electric Ind Co Ltd | 半導体集積回路及びその試験方法 |
JP2003016786A (ja) * | 2001-06-28 | 2003-01-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2006040466A (ja) * | 2004-07-29 | 2006-02-09 | Renesas Technology Corp | 半導体記憶装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8144523B2 (en) | 2009-03-25 | 2012-03-27 | Renesas Electronics Coporation | Semiconductor storage device |
JP2013069372A (ja) * | 2011-09-22 | 2013-04-18 | Renesas Electronics Corp | 半導体装置 |
US8908418B2 (en) | 2011-09-22 | 2014-12-09 | Renesas Electronics Corporation | Semiconductor device |
US9424910B2 (en) | 2011-09-22 | 2016-08-23 | Renesas Electronics Corporation | Semiconductor device |
US9721648B2 (en) | 2011-09-22 | 2017-08-01 | Renesas Electronics Corporation | Semiconductor device |
US9984743B2 (en) | 2011-09-22 | 2018-05-29 | Renesas Electronics Corporation | Semiconductor device |
US10199096B2 (en) | 2011-09-22 | 2019-02-05 | Renesas Electronics Corporation | Semiconductor device |
US10672463B2 (en) | 2011-09-22 | 2020-06-02 | Renesas Electronics Corporation | Semiconductor device |
JP2015172995A (ja) * | 2015-07-08 | 2015-10-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2018018574A (ja) * | 2017-10-02 | 2018-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2018142397A (ja) * | 2018-06-20 | 2018-09-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200842872A (en) | 2008-11-01 |
JP5068088B2 (ja) | 2012-11-07 |
CN101256833B (zh) | 2013-03-27 |
US20080205184A1 (en) | 2008-08-28 |
TWI456572B (zh) | 2014-10-11 |
US7693004B2 (en) | 2010-04-06 |
CN101256833A (zh) | 2008-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5068088B2 (ja) | 半導体記憶装置 | |
CN104952482B (zh) | 半导体存储器件 | |
US6556471B2 (en) | VDD modulated SRAM for highly scaled, high performance cache | |
US8144526B2 (en) | Method to improve the write speed for memory products | |
US6717842B2 (en) | Static type semiconductor memory device with dummy memory cell | |
US7366051B2 (en) | Word line driver circuitry and methods for using the same | |
US10885954B2 (en) | Memory devices comprising a write assist circuit | |
KR100655085B1 (ko) | 비트라인 전압 커플링 감소기능을 갖는 반도체 메모리 장치 | |
US20070268764A1 (en) | Low voltage sense amplifier and sensing method | |
JP2009505315A (ja) | 独立の読み書き回路を有するsramセル | |
EP1776704B1 (en) | Word line control circuit for improving dynamic refresh in a semiconductor memory device with reduced standby power | |
US6292413B1 (en) | Semiconductor device, semiconductor memory device and semiconductor integrated circuit device | |
US20070070773A1 (en) | Static random access memory device having bit line voltage control for retain till accessed mode and method of operating the same | |
JP2009064512A (ja) | 半導体記憶装置 | |
US7336522B2 (en) | Apparatus and method to reduce undesirable effects caused by a fault in a memory device | |
US7242626B2 (en) | Method and apparatus for low voltage write in a static random access memory | |
JP2009020957A (ja) | 半導体記憶装置 | |
JP2006004613A (ja) | 低電力消費の半導体メモリ装置 | |
JP4287768B2 (ja) | 半導体記憶装置 | |
US7489581B2 (en) | Semiconductor memory | |
JP4008906B2 (ja) | 半導体記憶装置 | |
US20060092720A1 (en) | Semiconductor memory | |
JP2008176907A (ja) | 半導体記憶装置 | |
US20230377639A1 (en) | Sram with improved write performance and write operation method thereof | |
JP2018092698A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100203 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |