KR950005577B1 - 비트 라인 부하 회로 - Google Patents

비트 라인 부하 회로 Download PDF

Info

Publication number
KR950005577B1
KR950005577B1 KR1019920026840A KR920026840A KR950005577B1 KR 950005577 B1 KR950005577 B1 KR 950005577B1 KR 1019920026840 A KR1019920026840 A KR 1019920026840A KR 920026840 A KR920026840 A KR 920026840A KR 950005577 B1 KR950005577 B1 KR 950005577B1
Authority
KR
South Korea
Prior art keywords
bit line
bit
bit lines
load circuit
line load
Prior art date
Application number
KR1019920026840A
Other languages
English (en)
Other versions
KR940016270A (ko
Inventor
한광마
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920026840A priority Critical patent/KR950005577B1/ko
Priority to US08/174,201 priority patent/US5508961A/en
Priority to JP35023093A priority patent/JPH06302191A/ja
Publication of KR940016270A publication Critical patent/KR940016270A/ko
Application granted granted Critical
Publication of KR950005577B1 publication Critical patent/KR950005577B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

비트 라인 부하 회로
제1도는 SRAM의 메모리 코어 회로에 적용된 종래 기술의 비트 라인 부하 회로를 도시하는 도면.
제2도는 본 발명의 한 실시예에 따른 비트 라인 부하 회로를 도시하는 도면.
제3도는 본 발명의 다른 실시예에 따른 비트 라인 부하 회로를 도시하는 도면.
제4도는 본 발명의 또 다른 실시예에 따른 비트 라인 부하 회로를 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
Qn : MOSFET I1, I2 : 인버터
B, /B : 비트 라인 WE : 기록 인에이블 신호
본 발명은 일반적으로 SRAM의 메모리 코어(CORE)회로에 관한 것으로서, 특히, 메모리 코어 회로의 비트 라인 부하 회로(Bit-line Load Circuit)에 관한 것이다.
제1도는 SRAM의 메모리 코어 회로에서 하나의 열(Column)만을 도시하고 있는데, 1-1과 1-2는 종래 기술의 비트라인 부하 회로를 각각 나타낸다. 제1도의 (a)에 도시된 메모리 코어 회로에서 비트라인 부하 회로(1-1)의 P-채널 MOSFET(Q1, Q2)는 데이타 판독(READ)시에 비트선(B, /B)간의 전압을 일정한 차이로 클램프(Clamp) 시켜주는 기능을 갖고 있다. 그러나, 항상 온(ON)상태에 있기 때문에, 데이타 기록(Write)시에는 DC정전류(Static Current)가 흐른다는 단점이 있다. 즉, 기록 동작시에는 데이타 입력으로 전달된 신호(D, /D)가 트랜지스터(Q7, Q8)을 거쳐 데이타 버스 라인(DB, /DB)으로 나오고, 열 선택 기능을 수행하는 트랜지스터(Q3, Q4, Q5, Q6)로 구성된 Y-통과 게이트(Y-Pase Gate)를 통해 비트 라인(B, /B)으로 전달되게 되는데, 이 때 어느 한쪽은 "1"의 데이타를 갖게 되고, 다른 한쪽은 "0"의 데이타를 갖게 된다. 따라서 어느 한쪽은 반드시 "0"의 데이타를 갖게 되며, 이 경로(path)를 따라 DC 정전류가 존재하게 된다. 예를 들어, 데이타 "1"을 기록하는 경우 신호 D는 "1"이 되고 신호/D는 "0"이 되며, 기록 인에이블 신호 WE가 "1"이 되므로, 트랜지스터(Q7, Q8)은 온 상태로되며, 선택된 열의 Y신호는 "1"이 되고 /Y는 "0"이므로, 트랜지스터(Q3, Q4, Q5, Q6)가 온 상태로 되어, 트랜지스터 Q2, Q4 및 Q6, Q8 경로를 통해 DC 정전류가 계속해서 소모된다. 반대로 데이타 "0"의 기록 동작시에는 반대쪽 경로인 트랜지스터 Q1, Q3와 Q5, Q7을 통해 전류 소모 경로가 형성되므로, 기록 동작시의 DC전류가 항상 존재하게 되고, 다비트 방식의 제품일수록 전류 소모는 배가된다.
제1도(b)에 도시된 비트라인 부하 회로(1-2)의 경우에는 이러한 단점을 보완하기 위해 기록 동작시에 트랜지스터 Q1, Q2가 오프되도록 기록 인에이블 신호 WE가 게이트 입력으로 인가되도록 구성하였으나, 기록 동작시의 누설 전류(Leak Current)를 보상해 주기 위한 작은 크기의 트랜지스터 Q3, Q4(항상 온 되어 있음)를 통해 DC 전류가 흐르기 때문에 완전 차단 되지는 못한다.
따라서, 본 발명의 목적은 기존 비트 라인 부하 회로의 기능을 제대로 수행하면서 MOSFET의 소자수를 증가시키지 않고 데이타 기록시의 DC 정전류가 완전 차단될 수 있는 비트 라인 부하 회로를 제공하는 것이다.
전술한 목적을 수행하기 위해, 본 발명은, SRAM의 비트라인 부하 회로에 있어서, 드레인이 각각 비트라인(B, /B)에 연결되고 소스는 각각 Vcc전원 라인에 연결되고 게이트에는 기록 인에이블신호(WE)가 인가되어, 데이타 판독시 비트라인 전압을 클램프하기 위한 2개의 P-채널 MOSFET와, 드레인이 각각 비트라인(B, /B)에 연결되고 소스가 각각 Vcc전원 라인에 연결되어 있고, 게이트가 서로 상대방 비트 라인(/B, B)에 교차결합되어 데이타 기록시 DC전류를 차단하기 위한 2개의 P-채널 MOSFET를 포함하고 있는 것을 특징으로 한다.
이제, 본 발명은 양호한 실시예 및 첨부 도면을 참조하여 상세히 설명하게 된다.
제2도는 본 발명의 일실시예에 따른 비트 라인 부하 회로를 도시하고 있다. 제2도에서 P-채널 MOSFET(Q21, Q22)는 제1도(b)의 비트라인 부하 회로에서와 동일하게 기록 인에이블 신호 WE가 "0"일 때 즉, 판독 동작시에는 "온" 상태로 되어 비트라인(B, /B) 전압이 셀의 데이타에 의해 일정한 전위차로 클램프되도록 하고, 기록 동작시에는 기록 인에이블 신호 WE가 "1"이 되므로, 이들 P-채널 MOSFET(Q21, Q22)는 오프된다. P-채널 MOSFET(Q23, Q24)는 그 소스가 Vcc 전원 라인에 연결되고 드레인은 각각의 비트 라인(B, /B)에 연결되고, 게이트는 서로 상대방의 비트 라인(/B, B)에 접속된 교차결합(cross-coupled) 부하의 형태로 구성된다.
데이타 판독 동작시 비트 라인(B, /B)의 전위는 셀과 비트라인 부하(Q21, Q22)에 의해 결정되는데, "1"의 전위는 Vcc 전압이 되고 "0" 전위는 Vcc-ΔV(비트라인간의 전위차)의 전위가 되는데, 일반적으로 ΔV는 약 300mV가 되기 때문에 P-채널 MOSFET(Q23, Q24)는 오픈 상태가 된다. 그러나 만일 전위차(ΔV)가 P-채널 MOSFET(Q23, Q24)의 임계 전압보다 커진다고 하더라도, P-채널 MOSFET(Q23, Q24)는 기록 동작시 누설 전류만을 보상해주기 위한 작은 크기의 트랜지스터이기 때문에 판독 동작시에는 아무런 문제가 되지 않는다(Q21, Q22》Q23, Q24). 기록 동작 상태를 살펴보면, 비트 라인 B에 "하이"가 기록되고 비트라인 /B에 "로우"가 기록되는 경우, P-채널 MOSFET(Q24)는 게이트 압력인 비트라인 B신호가 "1"이므로, 오프 상태로 되게 된다. 따라서 P-채널 MOSFET(Q24)를 통해 제1도(b)의 회로에서처럼 DC전류가 발생하지 않으므로 비트 라인 부하로부터 나오는 정전류는 완전히 차단되게 된다.
또한 P-채널 MOSFET(Q23)은 온 상태로 되어 있기 때문에 비트라인 B의 "하이" 전압이 누설(Leak) 전류에 의해 하강되는 경우 보상해 줄 수 있다. 데이타가 반대로 입력되는 경우에도 마찬가지로 P-채널 MOSFET(Q23, Q24)의 역할만 바뀌게 되고 그 동작 원리는 동일하므로 구체적인 설명은 생략한다.
또한, 비트라인 부하가 NMOS 형태로 이루어진 경우에는 제3도 및 제4도에 도시된 바와같이 구성할 수 있는데, 제3도에 도시된 실시예의 경우에는, NMOS 트랜지스터(Q33, Q34) 각각의 게이트가 인버터(I1, I2)를 통해 각각 비트 라인(/B, B)에 교차 결합된 구성으로서, 소스가 각각 비트라인(B, /B)에 연결되고 드레인이 각각 Vcc 전원라인에 연결되고 게이트에는 기록 인에이블신호(WE)의 반전 신호(/WE)가 인가되어, 데이타 판독 동작시 비트 라인 전압을 클램프하기 위한 2개의 N-채널 MOSFET(Q31, Q32)와, 드레인이 각각 Vcc전원 라인에 연결되고, 소스가 각각 비트라인(B, B)에 연결되고, 게이트는 각각 인버터(I2, I1)를 통해 서로 상대방의 비트라인(/B, B)에 교차 결합되어, 테이타 기록 동작시 DC전류를 차단하기 위한 2개의 N-채널 MOSFET(Q33, Q34)를 포함하고 있으며 그 동작 원리는 제2도의 경우와 동일하다. 또한 제4도에 도시된 실시예에 따른 비트 라인 부하 회로는, 소스가 각각 비트라인(B, /B)에 연결되고, 드레인이 각각 Vcc 전원라인에 연결되고, 게이트에는 기록 인에이블 신호(WE)의 반전된 신호(/WE)가 인가되어, 데이타 판독 동작시 비트 라인 전압을 클램프하기 위한 제1 및 제2N-채널 MOSFET(Q41, Q42)와, 게이트와 드레인이 각각 Vcc전원 라인에 연결된 제3N-채널 MOSFET(Q45)와, 소스가 공통으로 상기 제3 N-채널 MOSFET(Q45)의 소스에 연결되고, 드레인이 각각 비트라인(B, /B)에 연결되고, 게이트는 서로 상대방의 비트라인(/B, B)에 교차 결합되어 있는 2개의 P-채널 MOSFET(Q43, Q44)를 포함하고 있으며, 그 동작 원리도 역시 제2도의 경우와 동일하다.
전술한 바와같이 구성된 본 발명은 SRAM의 데이타 기록 동작시 DC정전류를 완전히 차단시킬 수 있으며, 기존의 비트라인 부하 회로의 기능을 그대로 수행하면서, MOSFET 소자의 수를 증가시키지 않는다는 장점이 있다.

Claims (3)

  1. SRAM의 비트라인 부하 회로에 있어서, 드레인이 각각 비트라인(B, /B)에 연결되고 소스는 각각 Vcc 전원 라인에 연결되고, 게이트에는 기록 인에이블 신호(WE)가 인가되어, 데이타 판독시 비트라인 전압을 클램프하기 위한 2개의 P-채널 MOSFET(Q21, Q22)와, 드레인이 각각 비트라인(B, /B)에 연결되고 소스가 각각 Vcc전원 라인에 연결되고 있고 게이트가 서로 상대방 비트 라인(/B, B)에 교차결합되어 데이타 기록시 DC 전류를 차단하기 위한 2개의 P-채널 MOSFET(Q23, Q24)를 포함하고 있는 것을 특징으로 하는 비트 라인 부하 회로.
  2. SRAM의 비트라인 부하 회로에 있어서, 소스가 각각 비트라인(B, /B)에 연결되고 드레인이 각각 Vcc 전원라인에 연결되고 게이트에는 기록 인에이블신호(WE)의 반전 신호(/WE)가 인가되어, 데이타 판독 동작시 비트 라인 전압을 클램프하기 위한 2개의 N-채널 MOSFET(Q31, Q32)와, 드레인이 각각 Vcc 전원 라인에 연결되고, 소스가 각각 비트라인(B, /B)에 연결되고, 게이트는 각각 인버터(I2, I1)를 통해 서로 상대방의 비트라인(/B, B)에 교차 결합되어, 데이타 기록 동작시 DC전류를 차단하기 위해 2개의 N-채널 MOSFET(Q33, Q34)를 포함하고 있는 것을 특징으로 하는 비트 라인 부하 회로.
  3. SRAM의 비트라인 부하 회로에 있어서, 소스가 각각 비트라인(B, /B)에 연결되고, 드레인이 각각 Vcc 전원라인에 연결되고, 게이트에는 기록 인에이블 신호(WE)의 반전된 신호(/WE)가 인가되어, 데이타 판독 동작시 비트 라인 전압을 클램프하기 위한 제1 및 제2N-/채널 MOSFET(Q41, Q42)와, 게이트와 드레인이 각각 Vcc전원 라인에 연결된 제3N-채널 MOSFET(Q45)와, 소스가 공통으로 상기 제3N-채널 MOSFET(Q45)의 소스에 연결되고, 드레인이 각각 비트라인(B, /B)에 연결되고, 게이트는 서로 상대방의 비트라인(/B, B)에 교차 결합되어 있는 2개의 P-채널 MOSFET(Q43, Q44)를 포함하고 있는 것을 특징으로 하는 비트 라인 부하 회로.
KR1019920026840A 1992-12-30 1992-12-30 비트 라인 부하 회로 KR950005577B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920026840A KR950005577B1 (ko) 1992-12-30 1992-12-30 비트 라인 부하 회로
US08/174,201 US5508961A (en) 1992-12-30 1993-12-27 Bit line load circuit
JP35023093A JPH06302191A (ja) 1992-12-30 1993-12-29 ビットライン負荷回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026840A KR950005577B1 (ko) 1992-12-30 1992-12-30 비트 라인 부하 회로

Publications (2)

Publication Number Publication Date
KR940016270A KR940016270A (ko) 1994-07-22
KR950005577B1 true KR950005577B1 (ko) 1995-05-25

Family

ID=19347971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026840A KR950005577B1 (ko) 1992-12-30 1992-12-30 비트 라인 부하 회로

Country Status (3)

Country Link
US (1) US5508961A (ko)
JP (1) JPH06302191A (ko)
KR (1) KR950005577B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658932B2 (ja) * 1994-12-28 1997-09-30 日本電気株式会社 半導体記憶装置
JP3169788B2 (ja) * 1995-02-17 2001-05-28 日本電気株式会社 半導体記憶装置
US5675542A (en) * 1996-06-28 1997-10-07 Cypress Semiconductor Corp. Memory bit-line pull-up scheme
JPH1139877A (ja) * 1997-07-15 1999-02-12 Mitsubishi Electric Corp 半導体記憶装置
KR100498589B1 (ko) * 1997-12-30 2005-09-12 주식회사 하이닉스반도체 클램프 회로
DE19821906C1 (de) * 1998-05-15 2000-03-02 Siemens Ag Klemmschaltung
US7471588B2 (en) * 2006-05-05 2008-12-30 Altera Corporation Dual port random-access-memory circuitry

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951072B2 (ja) * 1979-02-26 1984-12-12 日本電気株式会社 半導体メモリ装置
JPS58118135A (ja) * 1982-01-06 1983-07-14 Hitachi Ltd ダイナミック型ｒａｍ
JPS60136991A (ja) * 1983-12-26 1985-07-20 Matsushita Electric Ind Co Ltd 半導体メモリ
JPS61237290A (ja) * 1985-04-12 1986-10-22 Sony Corp ビツト線駆動回路
JPH02148497A (ja) * 1988-11-29 1990-06-07 Matsushita Electron Corp メモリー装置
JPH02183492A (ja) * 1989-01-09 1990-07-18 Matsushita Electric Ind Co Ltd メモリ回路
US5126974A (en) * 1989-01-20 1992-06-30 Hitachi, Ltd. Sense amplifier for a memory device
US4985864A (en) * 1989-06-23 1991-01-15 Vlsi Technology, Inc. Static random access memory having column decoded bit line bias
JP3057836B2 (ja) * 1991-08-19 2000-07-04 日本電気株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JPH06302191A (ja) 1994-10-28
US5508961A (en) 1996-04-16
KR940016270A (ko) 1994-07-22

Similar Documents

Publication Publication Date Title
US4768172A (en) Memory cell
US6707708B1 (en) Static random access memory with symmetric leakage-compensated bit line
KR0167295B1 (ko) 저전력용 센스앰프회로
KR0154193B1 (ko) 센스 앰프회로
US5414379A (en) Output buffer circuit for integrated circuit
US4961170A (en) Logic circuit using bipolar complementary metal oxide semiconductor gate and semiconductor memory device having the logic circuit
KR950005577B1 (ko) 비트 라인 부하 회로
KR100500072B1 (ko) 저전압,저전력스태틱랜덤억세스메모리셀
EP0420189B1 (en) Sense amplifier circuit
KR0147712B1 (ko) 에스램의 저전압 동작용 비트 라인 회로
KR950007141B1 (ko) 의사 스태틱 ram의 제어회로
KR100248350B1 (ko) 메모리 장치용 휴즈 옵션 회로
EP0262850B1 (en) Memory cell circuit
KR100249160B1 (ko) 반도체 메모리장치
US4751682A (en) Sense circuit
JPS589514B2 (ja) 半導体メモリのコモンデ−タ線負荷回路
KR900005447A (ko) 반도체 정적 기억장치
US6046949A (en) Semiconductor integrated circuit
JPS6299981A (ja) スタテイツクｒａｍ
JPH03125397A (ja) 論理定義用メモリ
KR20070076112A (ko) 레벨 쉬프터
KR900001778B1 (ko) 스테이틱 램에 있어서 센서앰프회로
KR100280403B1 (ko) 센스증폭기
KR940002977Y1 (ko) 비트라인 부하 제어회로
KR100344759B1 (ko) 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee