JPS58118135A - ダイナミック型ｒａｍ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ＭＯ８ＰＫＴ（杷麺ゲート場亀介効米トラ
ンジスタ）で構成された牛尋俸秦梢回動装賞に関する。

ＭＯＳ−ＩＱチップの基板にバイアス−圧ｖＢＢを供給
するための基枦バイアス暖圧健生回鮎ｖＪ１−蚊に発掘
回路と、この発掘回路の出力１８号を増幅するためのア
ンプ”と、このアンプの出力＋ｇｓｖ・らｍｋバイアス
電圧を構成するためのボッグ回Ｈによって＃４敗はれ、
これらが工Ｃチッフ上ＶＣ恰軟芒れている。

上１基叡バイアス［ＩＯｆ発生回路ぼ、促米Ｎチャンネ
ル型のＭＯ８メ七リエ○すＰｔＭ、Ａ：恢にバイアスＩ
［汁ＶＢＢ　”印加するためにθ灯らｔｌ、こりバイア
ス岨仕ｖＢＢの印加によって、ＮテヤノネルＭＵＲＦＭ
Ｔのしきい瀘順圧Ｖ、ユコントａ−ル、汝台谷ｆ麺少に
よる局運励作化等を凶っている。

促米、上ｌ［−発掘回路は、奇叙纜のインバータｔリン
グ状に醗夕ＩＪ娠軟したリングオシレータが…いらｎて
いる。でして、これらのインバータは、Ｎチャンネル型
駆＃Ｍ　Ｏ８Ｆ　ＩＣＴと、トチヤンネル型輪＠ＭＯ８
ＦＥＴとによって構成され几Ｎ門Ｏ日インバータが用い
られていた。

ところが、ＮＭＯ８イ／パータｔ−＃１１成する集荷Ｍ
Ｏ８ＩＦＩＣＴと、ＩＩＡ動ＭＯ８７ＩＴとの基板には
、基板バイアス電圧ＶＢＢか印加されているので、基板
バイアス電圧ｖ０が変動した場会、その基板効米によっ
て上記＠＃ＭＯ８ＮＥＴと駆動ＭＯ８１ＦｆｆｉＴのし
きい１−電圧ｖｔｈが変動し、このために負＃Ｍ０１３
ＦＩＴと躯ＩＩＪＭＯａ”ｌ’１ｒ（Ｄコニｙダｙｐン
スｇｍが変動する。この細筆、負＃ＭＯＢＩＰＶテのコ
ンダクタ／スｇｍｏ賀動によりインバータ出力偵号の立
ち上りスピードが変動してしまう。

一方、ｌｉＡ前ＭＯ８ＰＥＴのコンダクタンスｇｍの賞
製によりイン・（−タ出力匍号の立ち下りスヒートが変
動してし１う。すなわち、第１図に示すように、各イン
バータにおいて、貴信ＭＯ８ＦＩＣＴリコンダクタンス
ｇｍか大きくなると、点−のように立ち上りが鳩〈なＬ
ｆに上記コンダクタンスＩｎか小さくなると、一点−―
のように立ち上りが一方１．ｇｗＪＭＯ８？ＥＴのコン
ダクタンｚｇｍが大きくなると、点鉢のように立ち下り
が運くなり、逆に上１コンダクタンスｇｍが／Ｊ１１く
なると、一点餉−のように立ち下、りが遅くなる。しｆ
ｉ−かって、このようなイ／パータ出力ｍ号の立ち上り
及び立ち下シスビードのｆｌｌｌｌＦｉ、ともＶにれら
のインバータによって構成されたリングオシレータの＠
振崗改数の′Ｒ動を招き、発振胸披数の安定化ひいては
４皆バイアス電圧の安定化を図る上で問題となるもので
ある。

この発明の目的は、４−板バイアス電圧ｖＢＢの安定化
を図った牛４俸果樟回路＃ｅ置會徒供することにある。

： この発明の地の目的は、以下のト明及び凹面から明らか
になるでるろう。

以下、この発明を夾抛鉤とともに紳細にト明する。

５Ｎ４２凶は、Ｐ型＆惚に職のバイアス電圧−７０倉供
紺するための＆敏バイアス亀圧侘生回紬り−夾Ｍ的を示
す回路図である。

ＭＯ８Ｆ凰ＴＱＩないしＱｌｌ及びＭＯ８谷ｌｏ＋ない
しＯｍＦｉ、公知の０Ｍ０ＩＩ（相袖朧金ｍ絶縁物半１
４体）東憤ＬｇＩ略技術によって、基板バイアス電圧を
必資とする牛導体集積回路装置に悟載される。この異Ａ
Ｍでは、基板バイアス電圧の安定化の定めに、ＯＭＯ８
ｔｇｌ路によって基板バイアス電圧発生回結が傳成賂れ
でいる。

ＮチャンネルＭＯ８７ＩＴＱ、＋　ないしＱｓと、Ｐチ
ャンネルＭＯＥＩＦＩＴＱ４ないしＱ−とで３−９０Ｍ
Ｏ８インバータが＊地場れる。これらのインバータがリ
ング状に縦列僧紗されて、リングオシレータυ８０が構
成される。なお、この実冷内では、特にｊｔｌｌＪｍさ
れないが、ＮチャンネルＭ０８　ＦＩＣＴｒよ、２〜着
板上に形成され、ＰチャンネルＭＯ８？ｌＴは、Ｐ型１
板から分嘔されたＮ型＋７　ｘ　ル（Ｗｅｌｌ　）内に
ｔ￥ｅｔａｓれる。

上記リングオシレータＯＳＯは、発伽崗波数を１くする
ために、抵抗＋楓としてのＰチャンネルＭＯ８ｊＦＮＴ
Ｑ、、Ｑ、が、それぞれインバータ（Ｑｌ　　ｒ　Ｑ４
　）と（Ｑ４．Ｑｓ）及び（Ｑｍ　　、ｃ＋、、　　）
と（Ｑｓ　　、Ｑｓ　　）との間に神入蔓れている。筐
たインバータ（Ｑ、＊　　＋　Ｑ、ｓ　）及び（Ｑｍ、
Ｑｓ）の入力重子にｒｉＭＯ８容置０．．０．がそれぞ
れ設けられている。

上記リングオシレータ０８０には、各ＣＭＯＳインバー
タにおける貫通１１１Ｅｆｉを開瞼するために、この実
九釣では法地電位絢にＮチャン坏ルＭＯ８ＦＩＣＴＱ、
、による矩型ｔｌＬ―が上記各インバータに共通に設け
られている。ｃｏために、上記ＭＯθ［ＣＴＱ−３のゲ
ートには、約えば、Ｉ［−電圧Ｖ。０か−Ｊ７１Ｕされ
ている。

上記リングオシレータＯＳＯの＠伽−力１８号は亀―電
圧Ｖ。０と嵌地電位との間に設けられ友ＰチャンネルＭ
Ｏ８ＰＫＴＱ＋ｏとＮチャンネルＭｏｆｌＦ　Ｋ　Ｔ　
Ｑ、とでＩｌ成され几インバータ會通して、久のボン７
゛回路ｐｕＭｐＫ伝見られる。上記インバータＱｅ　＊
　ＱＩｎに、アンプ五ＭＰとして作用するものである。

本７７１ｇ路ＰＵＭＰは、上記ムＭｌ”ｊ（通し友発伽
出力倍号ケ受けて、負の基板−（イアスミ圧−ｖＢＢを
形成する。すなわち、上記アンブムＭＰの出力端子は、
ＭＯＢ谷當Ｃｓの一端に横絞されている。

このＭＯｆ’ｌ谷１１０　ｍの他端と一地電位闇には、
ＮチャンネルＭ０８１ＦＭＴＱ１１で＊Ｉｌｔ”ｇれた
ＭＯＳダイオードが設けられている。

ヤして、上１Ｍ０８谷重Ｏ１の他端とＰ型基板と）ｌｂ
ｌｉＣＮ−ｆ’ｒ：、ｙネルＭＯＳ　Ｆ　ｌｉｊ　Ｔ　
Ｑ＋１テｌ＄１ｈ１４’ｇれたＭＯＳダイオードか設け
られている。上記ＭＣＩ　ＢダイオードＱ１−は、上記
アンプムＭＰの出力レベルが電源直圧Ｖ。０のようなノ
１イレベルのときオンするように、そのゲートがＭＯ８
′５ＪｌｉＯＩ　ＩＩに像続δれている。また、上記Ｍ
Ｏ８ダイオードＱｌは、上記アンプＡＭＰの出力レベル
Ｓ接地電位のようなロウレベルのときにオンするように
、ヤのケートが９４板−にＭｋ綬されている。

このポンプｌＩ２回路ＰＵＭＥ’の動作を次に１明する
。

ア／プムＭＰの出力悩号がハイレベルのとさ、ＭＯＳり
゛イオート’ＧＬ＋ｔがオンして、ＭＯ８谷ｔｏｓに充
電が行なわれる。次に、アン７ＡＭＰの出力Ｉ８号がロ
ウレベルのとき、Ｍ０８谷Ｉｔ’ｓのａ端−ｊが約Ｖ。

Ｏ”ｅｈＱ＋＋　　の負レベルとなるため、ＭＯ８ダイ
オードＱ目がオフし、ＭＯ８ダイオードＱ、目がオンす
る。したがって１，４叡とＵ−の蝋地亀位関の奇生谷型
ＣＰに電荷分りか行なわれる。

これらの動作がリングオシレータ０Ｅ４０の晃伽鵬波数
に従って繰り返し付なわれる定め、ｉＩｋ昏ｖＣνのバ
イアス電圧−ｖＢｊＩｔ−供給することができる。

この実施的では、ＣＭＯＢインバータでリングオシレー
タｔ＃ｌ成している。したがって、谷インバータのハイ
レベルの立ち上り出力信号ｋａ戚するのはＰチャンネル
ＭＯ日Ｐ　Ｉ　Ｔ　Ｑ　ｓ　ないしＱ−が受は佇つこと
になる。これらのＰチャンネル−０８ＦＫＴＱ４ないし
Ｑ６は、Ｎ型つユル隼域に形成されるものであり、電−
電圧Ｖ、。によつＬ・くイアスされている。このため、
上に基軟バイアス岨圧−ｖＢＢのｔ動かめりても、七の
コンダクタンスｇｍが一足となり。これにより、谷イン
ノ′・−タケこ一゛ける出力信号のノ・イレベルへの立
ち上ρか、−３凶に央紡で４１丁ようにｉＩＩ板バイア
ス電Ｗ−−Ｖ、ゎの貧１に％Ｉして無関係に一定となる
。

なお、各インバータのロウレベルへの立ち下り出力信号
は、ＮチャンネルＭＯｆＪＦＥＴＱ、ないしＱｓで形成
されるものでおるので、ｔａｓｔ、同様ｅζ基惚バイア
ス電庄−ｖ００影曽會受灯、七のコンダクタンスｇｍが
大−くなると、１１４図点−で不才りうＶこ立ちＦリス
ピードか連＜、超に上１Ｃコンダクタンスｇｍが小石く
なると、同図一点＠酬で示すように立ち）９スピードが
運くなる。

以上のことより、各イン／＜−夕における立ち上りスピ
ードがＡ仮バイアス亀圧−ｖＢＢの変動に無関係に一足
となるため、リングオシレータ０８０の胸ｔ＆数の安定
化、ひいてμ基惚・くイアスミ圧−ｖ０の安定化を図る
ことができる。なお、基板・くイアスｌｌ［仕−ｖｏの
変動は、基板へのリーク亀りの麺誠によって生ずるもの
でるる。

δらに、この真抛釣では、発伽絢波数の胛餐のための姐
恍千汝としてＰチャンネルＭＯｆＩＦＥＴＱｙ　　、Ｑ
ｓ　ｋ吻いてＱ９、上７　Ｍ　ＯＩ３　Ｆ　Ｅ　Ｔ　Ｑ
、　４ないしＱ−と同＊ＶＣＳ−ｔの６ｍが憂懐・（イ
アスー任−ｖＢ８０級麹；〕の影昏ケ受けないから、発
振縫及ｌの安定化に役立っている。

芒らに、この実流トラでは、０ＭＯ８インバータを中い
ているので、入力＠１号７ｊ１ノ・イレペル父虻よロウ
レベルに安犀しているときには、１ｊｉＵＬ　ｋ　ＶＬ
ｋ　（＾簀しないη・ら、区ｆＦｉ費電力化金も図るこ
とができる。また、Ｃの実施的では、よシいっそうのは
ｌ自費ζカ化を図る几め、足電ｔｆｔＬＭＯａｌｌＪル
ＴＱ、、、が設けられている。このＭｏ５ｙｌＴＱ目の
ゲートにＷ１…−圧Ｖ。０か印加さｎているので、鮎朽
−域でそのドレインｔＬηｔがτ［ることによって、電
流制限動作を行なう。すなわち、上記各インバータの人
力信号が変化するときに、ＰチャンネルＭＯ［ＦＫＴＱ
４寺とＮチャンネルＭＯ８ＦｆｆｉＴＱ、。

吟ｔ′通してηＣれる比軟的大きなＴｉＩ通電訛を上６
［；Ｍ０８１ＦＪＣＴＱｌｌｋｌｆｔ！けることによっ
て劃−できるから、よりいっそうの低消費−力化とする
ことができる。

１斤、アン１としてＣＭＯＳインバータｔ″４０申して
いるため、ホンブー艷Ｅ’ｔＪ旙Ｐへ供給するバルス憤
→ｉａｅ’−に醒−電圧Ｖ。０レベｌし１で大さくする
ことがでひる。しかも、ｄチャンネル負荷シ１０８ＦＫ
？τ哨めたアンプのよりに、出力／１イレベル（ｖｏ。

−ｖｔゎ）が、基板・（イアスミ圧−ｖＢＩ。

のｆ動ｔ９けないという利点も有する。

コツタめ、Ｇｈｌｌなブートストラップ回路を中いるこ
となく、大きなレベルの基板・くイアスミ圧−ｖＢＢを
形成することができる。

このように、安定しかつ大きな１ｈ１２・くイアスミ汁
−ｖＢＢが僧られるから、この爽施餘りに係る基板バイ
アス電圧発生ｔｇｌ略ｔ−恰１しに牛轡体集槓回鮎装盲
のＮチャンネＡ／ＭＯｓｉＦＩＣ’Ｉ’のし婁い餉電圧
のｆｆ（ｉ及び１＃＆容重の減少による１％＊＊作化が
図られるとともに、入力鼓形のアンダーシュートに０丁
え侍る安′ＸＥ鯛作Ｃ実琲することができる。

ｗ１４凶には、ｈ型つェル細域にＶ−亀仕Ｖ。。υ上の
正のバイアス電圧十Ｖ、を供組するための熱恢バイアス
亀圧梶生卸路の一夾抛−」の回路図が示でれている。

この央ｍ釣−一は、ＰチャンネルＭＯ８Ｆｊ！ＴＱ４’
ないし０６′〕之ζ）Ｑ、＋ｏ’１ｊＺＡ＆バイアス自
Ｈ−十ＶＢＢが印加され、ＮチャンネルＭ　Ｑ　Ｓ　Ｆ
　ｍ　Ｔ　Ｑｌ’ないしＱｓ’％の基板には接地電位が
与えられる。

こノ点を除き、この爽處−ノｌ絡のリングオンレータ０
８０及びアン１ムＭＰは、第２凶す回路と同様である。

ボンフーｌ！！Ｉ絶ＰＵＭＰは、電源電圧Ｖ。。ν上の
止の基板バイアス電圧＋ｖＢＢｋ形成するため（こ、門
０θダイオードＱ口′が電源電圧Ｖ。ｏｉ１４１＋＆こ
収汀られるとと％に、アンプＡＷＰ（Ｄ顔カレベルかロ
ウレベルのトキセこオンするようにさｔｔ　’Ｃいる。

ｆ六、ＭＯ８ダイオードＱ目′は、アンプＡＭＰの出〕
Ｊンヘルカハイレベルのと・きにオンするようＶこ遥れ
ている。

こりポンブー結ＰＵ　Ｐ　Ｍ　Ｌ、／）動作は　アンノ
Ａ讐Ｐの出力１ａ号がロウレベルのときｙｃ、ＭＪｓダ
イオードａｌｌ’がオンしてＭ　Ｏ８’６＊　Ｕｓへ充
電する。

ぞし゛Ｃ１／ンフ゛ＡｊＪＦの出力１６号がハイレベル
のときに、上Ｍ：　Ｍ　Ｑ　Ｂ容重Ｃ４のブートストラ
ップ幼米により、電源電圧ｖ０゜レベル以上の南レベル
がＪ杉成妊れて、このときにオンしているＭＯ８ダイオ
ードＱ、　ｔ　＊”ｋ通してＭ型ウェルと基板（接地１
１位）との寄生容ｔｃ、に伝えられるため、４仮バイア
ス電圧十ｖ０を形成することができる。

この笑め−１では、シチャンネルＭＯ！１ＦｌｌＤコン
ダクタンスが正の基板バイアス電圧十ｖＢＢに１＃関係
に一定となるから、ＩＩＪ記同様にリングオシレータＯ
ＳＣの発掘周波数の安定化、ひいては基板バイアス電圧
＋ｖＢ、の安定化を図ることができる。

また、この夾施的では０Ｍ０８回路による低消蕾電力化
、及び定１１［ｆｉＭ　Ｏ８１Ｆ　Ｉ　Ｔ　Ｑ、＋ｓ’
によるｙｃ８　インバータのＩＮ通１健の制限による低
γ８賃可力化ケ前記同嫌に図ることがでｌる。

＃！５因には、池の一実ＪＮＡ向をボす基板バイアス電
圧発生−艷の回路図か示８れている。

この爽抛飼回＃ｌｉ！Ｉは、第２図の変形向を示すもの
でるり、リングオシレータ０８０に対して、七の１１１
＃１圧Ｖ０゜−にもＰチャンネルＭＯＥＩＦＩＴＱ１４
４Ｃよる定電ｖＬｓが設けられている。このＭ０８ＦＩ
ＴＱｔ４のゲートには接地電位か印加芒れでいる。この
ように、１地電位及びＩ？ｉ碑電圧ｖ、ｏの双方に定電
り、伽としてのＭＯＦｊｌｌｌＴＱｚ　＋’ｌ＋が設け
られているので、リングオシレータの出力伽＃ｌＡｔ−
さらに小さくできるので、低消費４力１Ｌを図ることが
できる。

ま几、他のに形−としては、第４ＩＡの回路Ｖこおいて
、電源電圧Ｖ。ｏＩＭａｌにＰチャンネルによるＷ電流
ＭＯ８ＦＩＣＴを設けるものであってもよい。

また、抵抗手段としてのＭＯ８ＦＩＴＱ、７．Ｑ。

は、ＮチャンネルＭＯＢＩＩＸＴを柑いるもの、又は他
の抵抗手段とするものでめってもよい。−むして、これ
らのＭＯ８ＰＫＴＱ７　　＋Ｑｓ　及びＭＯ８谷１０＋
、Ｏｓを／４＃＠するものであってもよい。

たた、比軟的低い発掘周波数を少ない庁献のインバータ
でｆｓ成する場合には、上組姐抗十讃及びＭＯ８谷重谷
虚費になる。

なお、＃４２図及び第４図、第５凶の火ｈレリに２灯る
ポンプ回路ＰＵＭＰとして、ＮチャンネルＭＯＢＦｉＴ
Ｑ、１ｔ　、　Ｑ＋ｍｒこよるＭＯＳダイオードを用い
友のは、その応答性がＰチャンネルＭ９８ＪＢＴを用い
る場合に比べて藺いからでおる。この応答性を問題にし
ない４合には、ＰチャンネルＭＯＥＩＰＫＴを用いてＵ
ＯＳダイオードを榊成するものとしてもよいし、他の一
方性本子を用ｇｚるものであってもよい。嘔らに、足ｉ
［ｆｉＭＯ８ｙＥＴ倉省略してもよいし、この場合には
アンプＡＭＰｒ％略することができる。

上記ａＡ２図及び／又は第４図に示すような基板バイア
スｌＥｆ発生回路は、軸に匍ｊ限さｎないか、りに１ｌ
ｉｔ’　明するような０Ｍ０Ｓダイナミツク型ＲＡＭ（
ランダム・アクセス・メモリ）管構成する半尋捧集償回
路鉄首に恰畝芒れる。

以上−１（ＪＭＯ８ダイナミック型ｆｊＡＭｉ率にＤ−
ＲＡＭと略する。

ＣＤ−ＲＡＭの轡成及び動作〕 Ｄ−ＲＡＭの横地を第６図に便って１明する。

点−で１ｌｆｌｌれたブロックはＤ−ＲＡＭの集積回路
（以下、ＩＣと称する。）を示しているＯ上ＩＩＯにお
いて、二点−鯉で囲まれたブロックはタイミングパルス
発生ブロックでおρ、Ｄ−ｉ（ＡＭの各回Ｉの動作をｆ
ｔ１ｌＪ偵する信号を発生する回路から構成嘔れでいる
。

次にＤ−ＲＡＭの各（ロ）路の動作ｔ［７図のタイミン
グ図に従ってＩＩ！明する。

ロウアドレス侶号ム。〜ム１がアドレスバッファ（以下
、ＡＤＢと称する。）に取込まれ、ラッチされるとロウ
アドレス信号Ａ０〜Ａ１より瀞ｒ（てＲＡＧ信号がロウ
レベルとなる。ここで、Ｒム８（′！１号ｔロウアドレ
ス侶号ム０〜Ａ１より遅らセる理由はメモリアレイにお
けるロウアドレスとしてロウアドレス係号Ａ、〜ムｉ會
−爽に取込むためでるる。

次にＲム日偏号から遅延し次１１号φ。がムＤＢに印加
８れ、上１ラッチされたロウアドレス信号に灯応し次レ
ベルａ。、ａｏｌ・・・・・・ａｌ　、１ｉＬＩ　Ｋロ
ウ・カラムデコーダ（以下、Ｎｏ−Ｄｏｎ（と勢する。

）へ送出する。ＭＯ−ＤＯＲに上にレベルａｇ　＋　ａ
６　、ａＩ　Ｈａｌが印加式れるとＨＧ−ＤＣＨは遇ｔ
され友ものた灯Ｉ・イレベルに操り、−値ａれないもの
はロウレベルとなる動作を行なう。

そして、上紀洒択された信号はφ、□から遅延し次債岩
φ８がＲＯ−ＤＯＲに印加されるとＭ　−ムＲＹへ送出
される。ここで、ｌｐＸかφ、Ｂより遅らせる理由はＡ
ＤＨの動作完了後、ＲＯ−ＤＯＲ會動作嘔せるためであ
る。こうしてＭ−ムＥＬＹにおけるロウアドレスは、Ｒ
Ｏ−ＤｏＲの２　　本の出力（１号のうち、１本が）−
イレペルとなるため、それに対応し六Ｍ−ＡＲＹ内の１
本のロウアドレス−が辿択場れるＣとによって設定され
る。

次にＭ−ムＲＹにおける辿折嘔れた１本のロウアドレス
巌に接続されているメモリセルの′ｌｌ又μ％　ＯＩの
渭ａｔ−センスアンプ（以下、日ムと祢する。）でそれ
ぞれ増幅する。この日ムの動作はｐＦＡが印加されると
開始する。

その彼、カラムアドレス信号ムト日〜Ａｊ　がムＤＢｉ
Ｃ取込箇れ、ラッチ場れるとカラムアドレス傷角ム１＋
１〜ムｊより遅れてＯＡ８　侶号がロウレベルとなる。

ここで、０ムＢ＠１号をカラムアドレス信号ムｉ＋１〜
ムｊより遅らせる地山はメモリアレイに：ＪＩ？けるカ
ラムアドレスとしてカラムアドレス（！！号’ｔｈ実警
′こ取込む几めでろる。

次にＣ入Ｓイｉ３号から遅延した１８号φ、。がＡＤＢ
に印加式れると上記カラムアドレス１８号に対シしし次
レベルａｉ＋ｔ　　ｌ’ｉ＋１　＋　”””’Ｊ　、Ｉ
ＬＪ　ｆ　Ｈ（３−ＤＧｆｌへ送出する。そしてＲＯ−
ＤＯＲｆユ上１と同様の動作２ｃ行なう。ヤして上記刺
抗さｔした悟舛はｐ４゜から瀞蝙した信号φ、がＮｏ−
ＤＯＮに印加もれるとカラムスイッチ（以下、ａ−ｓｗ
と称する。）へ送出きれる。こうしてＭ−ＡｈＹｉＣお
けるカラムアドレスｅよムＤ−ＤＯＲの２１−１本の出
力個片のうち、１本がハイレベルとなる皮ｌ）、ＩＺＩ
のＣ−８Ｗに培択芒れ、Ｃのｅ−ｓｗに按Ｏ延れている
カラムアドレス軸すなわちテークかが遍ｈ−ｇれること
ＶＣよって設定嘔れる。

このようにして、ｙ−ムＲＹ（ハ）の１つのアドレスが
設定とれる。

区に上記のように設定され友アドレスに刈丁０計比し及
び書込み創作【績明する。

動歯しモーｔ・においてはＷＥ侶号はハイレベルとなる
。このＷＩＣ侶′ＭはＯＡ８侶号がロウレベルになる前
にハイレベルになるように設計されている。なぜなら、
Ｃム日信号がロウレベルになると細米的にＭ−ムＲＹの
１つのアドレスが設定壊れるため、その前からＷＩＡ信
号ｔハイレベルにしておき、験田し動作の準備金して絖
出し開始時間を短くするためである。

また、ＣＡＢ糸イ！ｌＪＩ＋のφ。Ｐが出力アンプに印
加さすると出力アンプがアクティブになり、上に設定さ
れたアドレスの情輸か増慟され、データ出力バツファ←
以下、ＤＯＢと称する。）を介してデータ出力（ＤＯｕ
ｔ　）端子に絖出される。このようにして絖出しが行な
われるが、０人８ｇ！４ｉ！がハイレベルになると銃出
し１作は完了する。

次に書込みモードにおいてはＷ鳳個号はロウレヘルトナ
ル。このロウレベルのｗｍ１４号とロウレベル００ム８
個号によシつくられる信号φ１Ｗがハイレベルとなって
データ人カバソファ（以下、ＤＩＢと称する。）に呻加
されるとＤＩＢがアクティブになり、人力データ（Ｄ、
ｎ）錫子力為らの書込みデータを上記ｙ−ムＲＹの設定
δれたアドレスに込出し、書込み動作が付なわれる。

このとき、上１φ□１の反転１８号、っ１９０ウレベル
の信号φＲＷがＤＯＢ［印加δれ、書込み動作時に１デ
ータの続出しが行なわれないようＶＣ制卸している。

［Ｄ−ｆｔＡＭ）ランジスタ回励の構成と動作〕第ｄＡ
図は本発明の基板バイアス亀圧髭生回結ｙｊｉｍイラレ
ルＤ　−ａ　Ａ　Ｍ　ノｔｇＩｌ１６ｍ、１ｊＶ）　ｌ
　実ｋｈｉｒ示す。月下、冥り列に基づき本侘明倉ト明
する。

１、　メモリーにルＭ−ＯＩＬの１ＩＪｂ５ｔ１ビツト
のＭ−０１Ｌは＃１報畜槓用のキャパ／りＣＢとアトｖ
ｘｓｅｍのＰ−ＭＯ８ＱＭとからなり、−堆％　１１　
、　％　□　Ｉの慣物はキャパンタＯａに電伸があるか
、ない力１の杉で１ｉｔｌｌｉされる。

Ｐ−ＭＯ８ＱＭのケートはワード−に曽軟δれ、ンース
・ドレインの一万はデータ値に、池方はキャパシタ口、
に膚に８れている。

２、　メモリセルＭ−ＯｊｃＬのスイッチング動作Ｐ−
ＭＯ８ＱＭのケート１［圧丁なゎちワード電圧が電―電
圧Ｖ。。からしきい帥電圧ｖｔ　ｈ　ｐ（Ｐ−ＭＯ８Ｑ
Ｍのしきい麺亀庄）だけ低下するとＰ−ＭＯ８Ｑ、、が
オンし、メモリセルＭ−〇臆りの＃択が口Ｊ能となる。

またメモリセルにＮ−ＭＯ８ｆｉ＃用し友場合（凶水せ
ず）には、ワード電圧をＯｖから（ｖｏｏ−ｖｔｈｎ　
）（ｖｔｈｎ　；　’−ＭＯ’　ＱＭのしきい直電圧）
に灰化させ九時、Ｎ−ＭＯ８Ｑ１Ｍがオンし、メモリセ
ルのｉｐ４択が可能となる。

従って、Ｐ−ＭＯ８ＧＬＭのスイッチング進展ｒｔｖ。

０とｌ　ｖｔｈｐ　ｌの關だけで、１５１ｍ’ｔ’。

ゝＯ′の情報音決定できるため、Ｎ−ＭＯｌｉＱ、、の
スイッチング速度よシかなり早い。なお、ＰＭＯ８ＱＭ
のスイッチング動作の瞳１１ｉｉ欽明は脅Ｔｈ５４−１
１９４０３に記載しであるので省略する。

３　センスアンプの＊ｇ センスアン１８ム１，８ム’　＋　ｒｉ７　トＶ　１時
に折返しデータ＃ＤＬ１　１　　＋　ＤＬ＋−ｔに牛す
る電位貧化の走ｔタイｉングｇｓ考φ１□、φ２□（セ
ンスアンプ制偽＜Ｍりで次まるセンス期間に拡大するセ
ンスアンプであシ、１対の平行に配置された、折返しデ
ータ＃ＤＬ＋　−＋　＋　ＤＬ＋１−ｔ　ＶＣその入出
力ノードが結＆されている。

センスアンプ８Ａ、　、　ｓＡ／、は並列に譬Ｍｔ８れ
てｓｐｖ、ｒａｉｈ方で１つのセンスアンプと考えるこ
ともできるが、日ＡＩ、がＮ−ＭＯＳで構成逼れている
のに対し、８人−が反対４亀型のＰ−ＭＯＳで幕成嘔れ
ているところが−なっている。それぞれのセンスアンプ
は止ｍ魚差動増１−動作會するための１　’？Ｊの父産
Ｍ！続されたＦ’Ｊ６Ｔとそのンース銅に飯紗され、止
帰遠左劫増−動作を制ＮするためのＦＩＣＴとから成る
。

センスアンプ８Ａ、とＳ　Ａ’ｌ　は前述したように１
つのコンプリメンタリ−センスアンプと考えることもで
きるので、−縫ゼて配置してもよいが、配―、トランジ
スタ、ウェル１１１１１域などの配置、＃／法を考慮し
、５１ｊＪ◆よ〈集積するためＶＣ１＾ｄＡ凶のように
ν互に−して（内見ばＭ−ムＲＹの両港ｅこ９配重する
Ｃ１！−もできる。

つまり、Ｐ−Ｍｏ８で構成されているセンスアンプＳＡ
、とメモリアレイｙ−ムＲＹとＭ−ＭＯθで＃ＩＩＩＬ
場れているセンスアンプ８ム′１とプリチャージ回ｗ！
ＩＰ　Ｃとを分離して配置できる友め、チップ内のｌ［
？Ｊ略配直がＰ−Ｍ２Ｏ部とＮ−Ｍ２Ｒ部とで分隊口」
舵となシ、効率よく集積することができる。

快）返しデータ巌ＤＬｌ−１＋　ＤＬｌ　　ｌはＡＩ。

ムＬｌ、　Ｍ　Ｏ，Ｔ　＆、　Ｗ等の金撫で形成されて
いる◎上１ｉ［’金属ｔよ億抗−が非常に小さい友め、
動作時の上記データ鱒の電圧４下が小きく、駒勘作を生
じない。

４、７リチヤージ圓絽の４ｓ成 プリチャージ回路ＰＣ’ｆよ電−電圧ｖ０゜の約半分（
ｖＤＰ）にノリチャージするための１対の一−Ｍ０８Ｑ
８雪、Ｑ８４と内データｍ１Ｍ１のプリチャージ電圧の
アンバランス葡磨消する次めのＭ−ＭＯＢＱ旧とη・ら
祇り、これらのＮ−Ｍｏ１ｌは図中簀の配ちで小したと
お９、他のＮ−ＭＯｆｉより低いしきい一電圧ｔ−もつ
ように紋ｔｔ−ｇれている。

灯り返しデータｈＤＬ、−働、　ＤＬ、−烏に結会でれ
るメモリセルの鉄は検出指度を上けるた杓等しく芒れる
。各メモリセルは１本のワード＃ｗＬと？ｒＡＬデータ
鯉の一方との間に納会される。各ワード＃ＷＬＨ１対の
データーと交差しているので、ワード＠ＩＷＬに生じる
雑音成分が静電＃！会にょ９テ一タ脚にのっても、その
Ｍｆ酸成分双方のデータ酬に等しく埃われ１．Ｍ１１２
１型のセンスアンプ８ム１゜ＢＡ’、によって相Ｍされ
る。

５、回路動作 第８ム図の回路動作は第８Ｂ図の動作波影図會参考にし
なから欽明する。

メモリセルの配ｔ１信ｎｌよ皐出す前にプリチャージ制
御ｇ！１号φ１ｏがハイレベルの７！：！　（Ｖｏｏよ
ジ筒いう、Ｎ−Ｍｏ８　　ＱＢｍ　＊Ｑｅｓが４通し、
哲返しデータｍＤＬ＋　−Ｉ＊　ＤＬｌ　−１の浮遊谷
ｊｌｌｏｏ。

きＮ−３１０８Ｑ９．　　も同時に轡遍するのでトｌＯ
Ｂ　９８ｇ　＋　Ｑａｉによるプリチャージ電圧にアン
バランスが生じても町志しデータ＠！ＤＬＩ−１゜ＤＬ
、　　、は＠籟され同電位にｗｉ足芒ｎる。。細−ＭＯ
ｆ？Ｑ５．乃至Ｑａｍはそれぞれのソース・ドレイン間
に電圧情夫が生じないよう★印のないトランジスタに比
べｖｔｈが低く設定されている。

一方、メモリセル内の中ヤパシタｏ、ｒｔ沓き込まれた
情轍が論ｉｓｉ　％　ｏ　Ｉの揚台にほは零ホルトの電
位ｔｖｌＡち、論理ゝｌ′の揚台、はぼＶ。０の電位【
陳っておシ、データーのプリチャージ電圧ｖＤＰは商配
慣電位の中間に設定されている。

健って、リード１制−信号φ工がＩ・イレベルとなり、
ＰｊＩ−のメモリセルをアドレスする４１１、メモリセ
ルに縁台される一方のデータ鹸の電位ＶＤＬに、′ｌ＃
ＤｆＩｖ権が読めでれた時はＶ。、より嶌くなり、’Ｉ
Ｊ’の情報が読出された＃ｆはＶＤＰ　よりはくなる。

上１データーの電位とｖＤＰの電位を維持している他方
のデータ趣の電位と比軟することにより、アドレスされ
たメモリセルの悄軸か′１１でわるか′０＃であるか判
別することかで哀る。

上記センスアンプ８ム葛、８ム！の止吻迩ｍｉｌ＋増幅
製作に、Ｆ　ＸＴ　ＱＢｍ　＊　Ｑａｉ　がメイミング
ｔｇ号（センスアンプ劃−（！Ｉ４’ｊ）φ１□、φ２
．によって４遍し始めると開始され、アドレシング時罠
与えられた電位差にもとづき、高い方のデータ綾電位（
ＶＨ）と低い方のそれ（ＶＬ）はそれぞれＶ。０と零電
位ｖａＭＤＫ回って変化していき、その差が広がるａｌ
Ｊ　　ＭＯＢＱｓｙ＋Ｑｓａ＋Ｑｓｓからなるセンスア
ンプ８ムＩｒｉデータ騨の電位を零電位ｖＧＩＩＤに下
けるのに寄与しており、筐たＰ−Ｍｏ８Ｑａｉ、　Ｑ、
ａｉ　、　Ｑ、ｓ−からなるセンスアンプ８Ａ、　ｒよ
データ廟の電位をＶ。０にもち上けるのに寄与している
。それぞれのセンスアングＳム＋　＋　８Ａ’ＩｔＡ　
７−ス接地モードで動作する。

こうして（ｖＬ−■ＧＭＤ）の電位かセンスアンプ日Ａ
′、のトＭ　Ｏ８Ｑ８Ｆ　＋　ＱｓｓのしきいＩＩｖｔ
ｈｎと等しくなったとき、センスアンプ８ム′１の止＃
還動作か終了する。また（Ｖｏ。−Ｖヨ〕の電位がセン
スアンプ８ム１のＰ　　”　８Ｑａｓ　＋　’、ａｍの
し婁い帥電圧ｖｔｈｐと等しくなつ几とさ、センスアン
プ８ム１の止＃１ＩＬＷＪ作が終了する。麺糾的にはｖ
Ｌ框零電位ｙｃ、ｖヨｒＬｖ０ｏに到澹し、はインピー
ダンスの状−で安定になる。

なお、センスアンプ８Ａ、と８Ａ’、は則時に動作を開
始させても、８Ａ’、をＳム１　より先に°動作開始賂
せても、８ムｌ’１ｆ８Ａ’Ｊ　　より先に動作−始さ
せてもどちらでもよい。読出し速度の点では、ＥＩＡ、
とＢム′１會同時に動作させた方が鳥速となるが、貫通
電流が流れるため、消費電力が多くなる。一方、Ｓム１
１たは８Ａ′１　の動作開始時期ｔ−異ならせることに
よって、ＩＮ通電ｔ＆がなくなり、消費電力が減少する
利点がるるか、胱出し速度の点では上記よりやや劣る。

第８Ｃ図は本発明の基板バイアス電圧発生回路が用いら
れるＤ−１−ＩＡＭの回路構成の他の＊施列倉示す。第
８ム図と対応する部分はＩＩ！１−符号を付す。第８ム
図と相違するところはＢム′Ｉの正帰還動作制御手毅を
Ｎ−ＭＯＢ　９６ｇ　＋Ｑｓ＋。の並列彎綬で構成して
いる点である。

センスアンプ８ム鳳及び８ム′１の動作ｉｇｇＤ図に促
ってｖｌｌｌｌｌｌする。折り返しデーターは予め、約
１／２ｖＯｏに充電されているものとする。

センスアングｅム′１　の正婦遺動作制御’？駅の１１
ＴＱ、ｓ＋ｏがセンスアンプ制御信輌φ１によって導通
することによりＷＥＴＱａγ筐たはＩ！ＥＴＱＢ□の１
方のみが４通路せ、低い方のデータ鹸の電位（ｖＬ）ｆ
ｒ零璽電位。。方向に少し低下芒せる。

このとき、簡い方のデータ伽の電位（ＶＨ）はνＲＴ　
Ｑ４ｙ　を斤はＦＩＴＱ、ａｍ　の１方が非導通のため
、変化しない。なお、νｌ　Ｔ　Ｑｓ＋・のコンダクタ
ンスｔｒｉ？　ＩＣＴ　Ｑｓ＊のコンダクタンスよりも
小さく設計されている。

次にセンＸアン１制御１１１Ｉ１１ｓ号φＰＡｔｌｃヨ
ツＣＦ）ＬＴＱｓｅを毒通し始めるとセンスアンプｓＡ
’、　ＥｉＪＥ帰還動作を開始し、上記電位ｖＬｙ７苓
電位Ｖ。Ｎｉｌに向って変化はせる。

すなわち、センスアンプ８ム鳳輯（１１号φＩＫよって
！ｈ１＆ｔ、データーの電位の走を少し広げてρ・ら、
センスアンプ制御４ａｇｊφＦ□を印加し、センスアン
プ日Ａ′−の止噌遡動作ｔｈなわせるようにすると、伯
返しデータ鍵の電位差が小さくても、センスアンプ８ム
′１で増−することが―」舵となる。甘い供えるとセン
スアンプの感ｉｔｓよくなる。

次にセンスアンプＢＡｌの正帰還差動増幅動作はｐｇ’
ｒｑ、６＝がセンスアンプ制（ＩＩ１１１１伯号φア、
又はφ宕ＶＣよって４通し始めると開始され、凝い方の
デーグーの電位（ＶＨ）はｖｏ。に同って上昇する。

テータ艙の電位は、最終的にｖＩ、は零電位に、ｖＨは
Ｖ。ｏＶＣ蛍１１ＪＬ、低インピーダンスの状Ｉで響に
になる。

第８ぶ図は本発明の轟仮バイアス亀圧発生（ロ）路が用
いられるＤ−ＲＡＭの回路構成の他の実施的會示す。第
８ム図と対応する部分は同一符号を付す。第８ム図と相
違するところは折り返しデータｆｗにタ゛ミーセルＤ−
０１ＣＬｔ＆綬している点である。

ダミーセルＤ−０１Ｌの構成はＰ−ＭＯＢ　Ｑｎ＋とＰ
−ＭＯＢ　ＱＤＩの直列艦Ｍｉｇｉ路紗１らな９、Ｐ−
ＭＯＢＱｎ＋のゲートはダミーワード鹸に、ソース・ド
レインの一方はデーターに、他方はＰ−ＭＯ８ＱＤＩの
ソース・ドレイ／の一方に接続δれてお９．１万はＩｊ
ｋ地場れている。

ダミーセルＤ−０１ＬＩにｒｉ基準電位ｔ−蕾える容量
０，１ｓ＋ｒｔ必賛ない。なぜなら、デー　タ＃に基準
電位をプリチャージさせるからである。ダミーセルＤ−
○ＮＩＬはメモリセルＭ−０１Ｌと閤じ製造条件、同じ
設計定数で作られている。

ダミーセルＤ−〇ＫＬはメモリ情報の書込み及び読出し
動作時等に？Ｔり返しデーターに発生する撞々のａｔを
相殺する動きをもっている。

ＣＤ−ＲＡＭ）ランジスタ回路の時系列的な動作〕ｌｌ
Ｉ４８ム図ｉｃ従って、Ｄ−ＲＡＭトランジスタ回路の
時系列的な動作を８５／明する。

ｌ、　読み出しイＭ号遊 情報の読み出しｒｉＰ−ＭＯＢ　Ｑ、’１ｉＯＮ　＆ｎ
して０８を共通のカラムデータｍＤＬ＆こつなざ、デー
タ＃ＤＬの電位がＣ８ｖこ畜槓嘔れた電荷１１ｒｃ応じ
てどのようなに化がおきるかｔセンスすることＶＣよっ
て行なわれる。データーＤＬの浮遊谷型Ｃ０Ｖこ１ｉＩ
ｔｌもって光ＩＩさ１ｔてい几亀位を電―電圧の手分、
報が’ｌ’（Ｖｏｏの電位）でめった１診、アドレス時
にンいてデータ飯ＤＬの電ｆｆ１（ＶＤＬ）”、＃Ｆｉ
、ｖｏ。・（Ｏｏ＋２０ｇ　）　／　２　（’ｅ＋０８
）となり、（ｔｌＥ’　ｇ＃　（ＯＶ　）＃−）７Ｅ場
会、（ｖＤＬ）’　ｌ　’はＶ。ｏ−０５／　２　（０
０＋　ＯＢ　）　　となる。ここで！！＋１堆′ｌ”と
論堰′Ｏｌ　との間の差すなわち検出される侶号雪Δｖ
Ｂは Δｖ　ａ−（Ｖ　Ｄ　Ｌ　）亀、　＃　　（Ｍ　Ｄ　Ｉ
、　）％。Ｉ”ｖｏｏ”　Ｃｓ／（Ｏｏ＋０Ｂ） −（ＯＢ／　Ｃｍ　）・Ｖｏｏ／（ｌ＋（０，１００月
となる。

メモリセルを小石〈シ、かつ共通のデータ鯉に多くのメ
モリセルｔつないで一１Ｔｈ集積不容量のメモリマトリ
クスにしであるため、ＯＢ　＜　Ｃｏ　、すなわち（Ｃ
Ｂ／○ａ）　　はｌに対して殆んど無視で。

きる−となっている。促って、上式はΔ■Ｂ−ｖ００・
（ＣＢ／’ｃ＋：）で浅わされ、Δｖ８は非霜に値少な
信号となっている。

２＃ｒ、み出し動作 プリチャージ期間 ＩＮ＋筋の１リチヤ一ジ動作と全く同一でるる。

タイミング信号（アドレスバッファｌ！ＩＩ　＃信号）
φＡＲ（第７図参照）のタイミングでアドレスパラファ
ムＤＢから供帖嘔れたロウアドレス＠榊ム０ないしムｊ
ｄロウ・カラムデコーダｆｔｃ−ＤＯＲによってデコー
ド？れ、ワード−制−倍舛φ工の立上りと同時にメモリ
セルＭ−０１Ｌのアドレッシングが餉始される。

その舶来、ナ返しデーターＤＬ、、、ＤＬ、−直の闇に
は前述した通りメモリセルの配憧内谷にもとづき＃含は
△ｖ６の電圧差が生じる。

センシング タイミング＠号（センスアンプ！１ｌＪＩ！（ＭＭ）φ
ア□ＩＣヨＦ）Ｍ−ＭＯＳ　Ｑａｓが４通し始めると同
時にセンスアン１ｄム蟲鑞は正帰還動作を開焔し、アド
レス時に生じた△ｖＢの検出（！！号を増−する。

この増−動作と同時もしくは増暢動作開姑彼タイミング
１Ｍ号−ＰＡｅｃよりセンスアン１ｄム蟲が止場慮動作
ｔＭｌｌＢＬ、、鍮埋１１′のレベルをｖｏ。に１傷す
る。

タイミング信号（アドレスバッファ制御信号）φ、。Ｋ
　ＳＪ　Ｄ　ｔ、てアドレスノ（ツファムＤＢから送ら
ｎてさたカラムアドレス！ｍＡｔ＋＋ないしＡｊはロウ
・カラムデコーダＲ○−ＤＯＲで鵡読され、次いでタイ
ミング信号（カラムスイッチ制＠）信号）φ、によって
潤沢されたカラムアドレスにおけるメモリセルＭ−ＯＫ
Ｌ＋の配置情報がカラムスイッチＣ−５ｗ、會介してコ
モン入出力ｌ＄ｌＤＬ、　。

ＯＤＬ、νこ伝達される。

次にタイミング信号（データ出カフくツファ及び出力ア
ンプ？ｌｌｌ１ｌ信５）−８ＰＶｃよって出力アンプ・
データ出力パツファＯム＆ＤＱＢか動作し、絖み屯った
配置情報がチップの出力１子り。ｕｔＶｃ送り出湯ｎる
。なおこのＯＡ＆ＤＯＢは書き込み時にはタイミング１
１Ｓ（データ出力・くツファ＊１１御匍号）φＦ　Ｗ　
ＶＣより不動作にされる。

３、書き込み動作 ロウアドレッシング期間 プリチャージ、アドレッシング、センシング動作は前述
の読み出し動作と全く同じでるる。従つて折返しデータ
ｆＮＤＬ＋　−＋　＊　ＤＬＩ　−１ＶＣは入力４）＃
込み情＠Ｄ１ｎの塾理師にか１わず本米督き込４ｔ−行
なうべきメモリセルの配置情報が計みｕ１８れる。この
験み出し情味は後述の書き込み動作によって無ａ嘔れる
ことになっているのでここまでの動作は爽債的にはロウ
アドレスの刺択が付なわれていると考えてよい。

＊＊込み期間 断み出し創作と同様タイミング信号（カラムスイッチ＊
Ｊ＃　（ｇ　”ｔ　）φ１に同期して培択芒れたカラム
に位置する！ｈ返しデーターＤＬ１　　、・ＤＬ、　　
。

がカラムスイッチ０−ＳＷ、を介してコモン入出力←・
ＯＤＬ、、ＯＤＬ、に軸台される。

次にタイミング９ｉＳ＜データ人カバツファホ」伽色号
）φＲＷＫｌ？１ＪＩＪ４してデータ人力バッファＤＩ
Ｂρ・ら供紺δれる相輛番吉込み人力信号ｄ　　　、ｄ
ｉｎ　　　　　ｉＤ かカラムスイッチＣ−日１に弁してメモリセル閂−（１
１；Ｌに督き込１れる。このとき、センスアンプＳＡも
創作しているがデータ人力バッファＤＩｆ３の出力イン
ピーダンスがはいので、ケ返しデータ＄’　ＤＬＬ−１
、ＤＵＢ　−（にｔ、１われる情報は入力Ｄｌｎの情報
によって決定きれる。

４、　リフレッシュ動作 リフレッシュはメモリセルＭ−ＣＫＬに１憶された失な
われつつある情報を一担カラム共通データ＃ＤＬＫＮみ
出し、読み出した情報をセンスアンプ日ＡＩ、８ム′俗
によってロタしたレベルにして出ひメモリセルＭ−ＯＪ
ＣＬに沓き込むことによって付なわれる。便って９７レ
ノシユの製作ｒｉ絖辱出し製作で１明し友ところのロウ
アドレッシングないしセンシングＭｌｋｌの１作と同様
である。たたしこの場合、カラムスイッチＯ−Ｆ！Ｗ、
に不動作にして全カラム同時にかつ各ロウ順帯にリフレ
ッシュが行なわれる。

〔２マット方式６４に−Ｄ−Ｒ＊Ｍ回路構成〕第リム−
に１約６４にビットのメモリセルを、七れそｆ′Ｌ１２
８夕１．　（ロウ）Ｘ２５ｄ竹（カラム）−＝３２．７
６１ビツト（３２にビット）のＩｃｔｌ谷量を容量２つ
のメモリセルマトリクス（メモリアレイＭ−ムＲＹ１．
Ｍ−ムＦＬＹ諺）に分けて配列し７ｔＤ−ｆｔＡＭ（ロ
）Ｗ６構成図を示している。この凶における王賛なブロ
ックは実際の幾例♀的な＆倉に台わせて描かれている。

各メモリアレイＭ　−ＡＲＹ、　、　Ｍ　−ＡＮＹ、の
ロウ系のアドレス＾〆鯛（ワード１Ｗｈ）にＶよ、ロウ
アドレス信膏Ａｏ〜Ａ６に基ついて侍られる２７−１２
８通りのデコード出力信号か、各ロウデコーダ（魚ワー
ドドライバ）　Ｒ−ＤＯＲＩ　、　Ｒ−ＤＯＨｓよりＩ
：ＩＪ刀口される。

カラムデコーダｏ−ＤＯＲｒｉ、カラムアドレス信号Ａ
９〜ム−ｓ　ＩＩＣ基ついて１２８通りのテコード加力
＠号ｒ＊供する。このカラム覇が吻デコード出カイ５４
ｊｊは、Ｂ右のメモリアレイ並びに各メモリアレイ内の
ｌ１１１９合うＦ下のカラムに対して、丁なゎち＆ｌ！
ｒｔ４つのカラムに豹して共通でめる。

これら４つのカラムのうちいずれが１つｒ退引するため
に、アドレスバッファ７ふ・よびＡｓが側ｇ当てられる
。−ｊＸ−ばＡ７はε石の刺針、Ａｌ＃ユ上−１の刺Ｉ
ＲＫ側９尚てられる。

アドレス信号Ａ７　Ｉム＄に轟ついて４迎９０組み１せ
に解読するのがφｙ１ｊ伯号発生回路φｙ１ｊ−ＲＧで
あり、その出刃佃号φｙ０゜、φｙ０．。

φ３’ＩＯ’φｙ、に基づいてカラムを切り俟えるのが
カラムスイッチセレクタｏｓｗ−８ｉ　、　ａｓｗ　−
８雪である。

このように１　メモリアレイのカラムｔＳ択するための
デコーダ′Ｖよ、カラムデコーダ０−ＤＯＲおよびカラ
ムスイッチセレクタｏｓｗ−ｅ、、ｏ日Ｗ−Ｂ中の２飯
に分割される。デコーダを２線に分割したねらいは、ま
ず第ｌに、ＩＣチップ内で無駄な空白部分が生じないよ
うにすることにるる。

つ筐９、カラムデコーダ０−ＤＯＨの五層一対の出力信
号＃ｔ−担う比較的大きな面積を有するＮ０Ｅｔゲート
の酸方向の配列闇崗（ピンチ）ｔ”ｓ　メモリセルのカ
ラム配列ピッチに縫わせることＶＣＴｏる。

すなわち、デコーダｔ−２Ｍ１に分割することによって
、ｆｉ１１ｉ１ｊＮＯＲゲー）ｔ−１１敗するトランジ
スタの数が駄諷場れ、七の占令゛■憤を小姑くできる。

デコーダｔ２捩に分かした第２のｔａらいに、１つのア
ドレス信号鮨に嶺綬賂れる前記ＭＯＲゲートの数ｔａｌ
ｋ少きせることにより、１つのアドレス１に号鹸の有す
る負荷茫紬＜シ、スイッチングスピードを向上δせるこ
とンこめる。

アトレスベノフ１ムＤＢは、マルナプレクス芒れたそれ
ぞれ８つの外部アドレス＠　”　Ａ　１１〜Ａ７；ム８
〜ＡＩｓ金、でれそれ８掘類の相４＋＠対アドレス９５
号（＆６　＋　ａＱ　Ｑ〜（ａｙ　、Ｊ　）　：　（ａ
ｓ　、Ｊ　）〜（ａ目、ａＩｇ）ｋこ加工し、ＩＣチッ
プ内の制作νＣ会わせたタイミングφ　　、φ　　でデ
コータ゛ムＰ　　　　　ムＯ １ｇＪ路ＶＣ送比する。

〔２マット方式ｏ４に−Ｄ−Ｒ１ｍ回艷鯛作〕回路ット
方式６４に−Ｄ−ｋｔＡＭＶｃおけるアドレス収足噛６
の回鯖動作全１第ソＡ凶、第９Ｂ図に従って紐明する。

筐丁ロウホのアドレスバッファ部＋６！＝４ｔＪ封ψ。

がハイレベルに立上ることＶこよって、ロウアドレス１
８号Ａ０〜Ａ＠ｉこ対しＬＬ、た７機知の相袖向ロウア
ドレス倍増（ｔＬＯ＊　５ＬＩ）　）〜（ａ＠、ａ４）
　　が、アドレスバッファＡＤＢρ・ラロウアドレス解
ｆ（−ＡＤ　Ｌ２２ｒ（、テｏ　ウｆ：＋−／Ｒ−Ｄｏ
ｆｆ、　、　ｘ　−Ｄａｎ。

に印加もれる。

次にワード−制御４１匍号φ工がハイレベルに立上るこ
とＫよって、ロウデコーダＲ−ＤＯＲ，，Ｒ−ＤＯＲ１
がアクティブとなり、各メモリアレイＭ−ムＲＹ、、Ｍ
−ムＲＹ、のワード−１ｆＬ　　のうちそれぞれ１本づ
つが逼択され、ハイレベルにされる。

次ＶＣカラム糸のアドレスバッファ制＃信号φ、。

がハイレベルＶこ立上ることによって、カラムアドレス
４７！ＭＡ＊〜ムＩに対応した７撞類の相菊対カラムア
ドレス傷舛（ａｔ　、Ｊ　）〜（ＩＬＩＩ・ＪＬＪ薯ン
がアドレスバラファムＤＢからカラムアドレス−Ｃ−ム
ＤＬを介してカラムデコーダ０−ＤＯＲＫ印）ＪＩＩさ
れる。

このＭ米カラムデコーダ０−ＤＯＲの１２８ｆｉの出力
１８封−のうち１対がハイレベルとなり、Ｃのハイレベ
ル信号がカラムスイッチセレクタｏ８Ｗ−ｓＨ、ａｇｗ
−ｓ、に印加賂れる。

次にカラムスイッチ側−信号φ工かハイレベルに立上る
と、φ７ｉｊ値号発生１ｇ回路−７１ｊ　　”が動作用
馳となる。

一方、すでにアドレス信号Ａ１に対応した相補対信Ｍ（
ａ７．　ａｔ　）はアドレスバッファ制−信価φ、Ｒが
ハイレベルになったとｌに、またアドレス化Ｊ１４ＡＩ
に対応した相補対信号（ａ・、て）はアドレスバッファ
制御信号φ、。がハイレベルになったと１（それぞれφ
ｙ１ｊ傷号発信号結φア、ｊ−８ＧＫ印加されている。

従ってカラムスイッチ制御（Ｍ号φ、がハイレベルにな
ると、これとはげ同時にφｙ１ｊ偏ｆ１４発生回路φア
ｉ　ｊ８　Ｇμカラムスイッチセレクタｃａｗ　−ａ、
　、　ｏｓｗ　−ｓ、に信号を送用する。

Ｃのようにして、カラムスイッチＯ−Ｆ１ｗ、。

０−８１ｍ　Ｋ　ｓ？ｔｒｆる＆！ｒｔ　５１２のトラ
ンジｘ夕ｚｌのうち一対が刺＃′ｊ′δれ、メモリアレ
イ内の一対のデータ＃ＤＬがコモンデータ１Ｉ１１０Ｄ
ＬＶＣ級綬６れる。

〔２マツ）７ｊＪＤ−ＲＡＭ工０レイアウトパターン〕
−一のＩＣチップの中でメモリアレイが２つに分けられ
たいわゆる２１ット方式のＤ−ＲＡＭＩＣレイアウトパ
ターンｌ（箒１０図に従って１Ｓｒｈする。

１丁、被数のメモリ竜ルによって＊Ｉ！ｘ、場れた２つ
のメモリアレイＭ−ムＲＹ、　、Ｍ−ＡＲＹ、は互い［
１１！ＩＮＩＬでＩＣチップの中に配置されている。

仁のＭ−ムＥｔｙ、とＭ−ムＲＹＩ　との間のＩＣチッ
プ中央部に共通のカラムデコーダ０−ＤＯＲが配置さ１
ている。

Ｍ−ムＲＹ−のためのカラムスイッチ０−ＳＷ。

は門−ムＲＹ、と０−ＤＯＲとの間に配ｆｌＩ場れてい
る。

出力、Ｍ−ムｆｌ！、のためのカラムスイッチＣ−５ｗ
、１ま、Ｍ−ＡＲＹ、と０−ＤＯｆｔ　　との間に配置
逼れている。

竜ンスアン１８ム１，８ムｌはｋｔ、ｈ、ｔは。−ＤＯ
ＲＫ印加される信号によって誤働作しないようにするた
め、箇た配置のレイアウトを容易にするためにＩＣチッ
プの左端部、右端部にそれぞれｒ！１．ｌＩ延れている
。

ＩＣチップの上鄭左−には、テータ入カパッ７アＤより
、リード・ライト伽−に！Ｉ梶生＆＆ｌｌ略Ｒ／　Ｗ−
ＢＪ　、ＲＡｇイ８号発生回扇Ｒム８−８ＧおよびＲム
Ｓホｉ１１号発生回路８−が配置されている。そして、
これらの回路に近接してＲＡ８侶号叩加パッドＰ−ＲＡ
８，１ｍ信号叩加バッドｐ−ｗｘ。

データ信号印加パッドＰ　−Ｄｌｎが配置されている。

一方、工０チップの上部右−には、データ出力バツ７ア
ＤＯＢ　、ＣＡＢ信号発生回ｄＯＡ８−８ＧおよびＯＡ
８糸１！膏発生回路Ｅ’ｌＧ、が配置されている。そし
て、これらの（ロ）路に近僧してｖｓｓ電圧供給パッド
Ｐ−Ｖ８８．ＯＡｓＡｓ信号印加バッドｃｈｓ　、デー
タ侶号取９出しパッドＰ”ｔａｕ　Ｃ”よびアドレス傷
舛Ａ−供給パッドＰ−Ａ、が配置されている。

ＲＡａ第ｆ１号発生回路８Ｇ−とＯＡｆ？糸偏号発生回
鮎８回路との闇にはメインアン７ＭＡ　　が配電されて
いる。

Ｒム８糸’ｍｉｓ生＠艷ｓＧ、、０ＡＳＡｌ匍Ｍ発％（
［！１１１Ａ　Ｂ　Ｇ　＠めるいにメインアンプＭＡの
ように占有面構の大きい回路の上部にはｖＢＢ発生回路
ｖＢＢ−Ｇが配置ちれている。なぜならｄ、、Ｖ、Ｂ−
Ｇは少数キャリアを発生し、この少数中ヤリアによりて
Ｍ−ムＢＹ、、Ｍ−ムＲ，Ｙｔ　　ｋｌｌｌｏｆｔする
メモリセルが不所望な情味反転をこうＶｒる危険がめる
。それゆえ、これを防止するためにｖＢＢ＠生回ＭＶＢ
、−ｔ）は上述したようにＭ−ＡＲＹ、、Ｍ−ＡＲＹＩ
　ｐ・らで婁るだけ庫れた位醸に配置されている。

ＩＣチップの下部左−にＭ−ＡＲＹ、のためのロウデコ
ーダＲ−Ｄ　ＯＲＩが配箇嘔れている。そして、この１
（−ＤＯＲ，に近接してアドレス信号供給バット’Ｐ−
Ａｏ、Ｐ−ム−，Ｐ−Ａ、およびｖ。Ｏｌ［圧供紺パッ
ドＰ−ＶｏＯかに置きれている。

−万、ＩＣチップの下地面−には、Ｍ−ムＲＹＩのため
の口９テコーダＲ−ＤＯＲ，が配置されている。そして
、このロウデコーダＲ−ＤＣｆｔ、に近をしてアドレＸ
１ｔｓｓＩ−１Ｊ加ハｙ　トｐ−Ａ４　、　Ｐ−Ａ、　
。

Ｆ’−Ａｌ　　、　Ｐ−Ａｙが配置されている。

ヤして、１（−ＤＯＲ，とＲ−ＤＯＲ，との間にはアド
レスバノ７アムＤＢが配［δれでいる。

〔暖硼供帖ラインのレイアウトパターン図〕０４にビッ
ト、Ｄ−ＲＡＭにおける、メモリアＬｉ４Ｍ−ＡＲＹと
＋７ス７７プ”ＡＩ　ｒ　ＳＡ’Ｉｆ甲／Ｌ？とし九一
部のレイアウトパターン図１ｋｇ１ｌＡ図に従って紗明
する。Ｍ−ムＲＹ及び８ＡＩ　ｉ’ｉ一点釦一で囲まれ
た別々のＨチャンネル澹ウェル−域内に形成されている
。なお、カラムデコーダ〇−ＤＯＲ１に中心としてＭ−
ムＲＹ及び８Ａｌ鰹は一対称のレイアウトでめるため、
右絢のウェルＩＩＪＩ内のＭ−ムＲＹと８ＡＩ１日ム′
！　等は省略する。

Ｎチャンネル型ウェルは電−電圧Ｖ。。が供給されるた
め、−伽供給ラインＶ　　　が第７Ａ図にｏ−Ｌ 示すように形成される。

第１１ム図ではＭ−ムＭＹ、、’ｉｌ付とするとミー供
給ラインをＭ−＊ＲＹ３２竹＠に杉戚している。

ＷＩｉ−供給ラインの闇ｐＩｈが大きくなるはとウェル
電圧は不均一になる定め、電薯供紺ラインを谷−−ムＲ
ＹＩ何毎にｔＶ３Ｉｉｉ、丁ればよいが、チップｔｈ檜
が大きくなるので、１？！ｒＭ−ムｆｊＹ御間隔おさに
なるよう、列えはｄ竹毎、１６竹毎、３２村毎、６４付
毎尋に形成することが好オしい。

ウェル電圧を均一にするためｙｃＸＨ源供帽ラインう、
亀汗損失がほとんどない、Ａ／、Ａｕ、ＭＭｏ、’ｌ’
ａ％の金鋼で形成している。上記金属で形成されている
電碑供給ラインをウェル内に形成する場合、ムｌで形地
場れているデータ鉢に短絡しないように、データ鹸と平
行に配置することが叶ましい。

まり上１Ｎチャンネル型ウェル餉域をメモリアレイＭ−
ムＲＹとセンスアンプ８Ａ、とで分層するのは以下の理
…である。

センスアンプ８ム１におけるウェル９Ｍ域内の電−惧紺
ラインとセン・スアンブＳＡｌ内の正帰（動作制御手段
（１示せず）との間に亀圧障下が生じ、電ｍ％給ライン
から嵯れたセンスアンプ８Ａ、はと上１電圧吋下が大儒
くなり、この電圧降下が雑菫となる。もし、上＆−，Ｍ
　ｍウェル餉域内にメモリアレイＭ−ムＲＹとセンスア
ンプ８ム１とを形成した場合、上記亀圧−下により上記
ウェル電位が下がり、メモリセルのＰ−ＭＯ８Ｑ、（図
不せず）のしきいｌｌｉ［圧ｖＴｋ１を下げてし１う。

そうすると上ＨｐＭ　Ｏ８Ｑ　Ｍ　ｔユオンしｆすくな
り、ｗ４動作の原因となる。

メモリアレイＭ−ＡＲＹとセンスアンプｓ＊１１形成す
るＮチャンネル鍼つェル匍域１にそれぞれ独立に形成す
ることによって、上記センスアンプ８ム１で発生する雑
曾がメモリ動作に影＊ｔ４尤ないようにする。

第１１ｊｉ１図は６４にビット、Ｄ−ＲＡＭＫおける、
メモリアレイＭ−ムＢＹとセンスアンプ８ム１８ム′Ｉ
倉中心とした一部のレイアウトパターン図を示す。

第１１ム図と対応する部分は同一符号を何丁。

第１１人図と相違するところは、同一ウェル−域内にメ
モリアレイＭ−ムｆｔＹとセンスアンプ８Ａ。

全形成する点でわる。

チツフ゛ｌ槓の点では第１１ム図のレイアウト＆こよる
チップｄＩｎ槓より小石くなる利点かめる。た友、上記
で綾明したようにセンスアンプ日ムｉで発生する＃Ｉｌ
ｔかメモリ動作に影譬を与えやすい欠点かめる。

〔メモリセルの亀子＃１這」 −１２ム図は一個のメモリセルＭ−ＯＩＬの素子横４ｔ
−示す斜Ｐｌ！ｔｈｒ面図であり、ｌはＰ〜半導捧基昏
、２＃ｉ比枦的厚い？、縁＊（以下フィールド絶縁膜と
いう）、３Ｆｉ比較的薄い絶縁膜（以下ゲート絶縁膜と
いう）、４および５はＰ　型半導体領域、６＃ま第１多
結晶シリコン層、７はＮ型枚面反転鳩、８は第２多結晶
シリコン層、９はＰＥＧ（す／・シリケート−ガラス）
層、ｌＯはアルミニウム層、１００はＮ型つェル愉域を
示す。

一個のメモリセルＭ　−ＯＥ　Ｌ中のＭＯＳ　ＱＭは、
その基板、ウェル曽域、ドレイン慣域　ソース領域、ゲ
ート絶縁膜およびゲート電極が上述のＰ型子４滓轟板ｌ
、Ｎ型ウェル領域１００．Ｆ’＋型半型中惨域４．Ｐ１
型型半体慣域５．ゲート絶縁膜３２よひ第２多紬晶シリ
コン層８によってそれぞれ＃Ｉｈ３ｔされる。第２多結
晶シリコン層８は、列えばａｉ４４ム因に示したワード
＃ＷＬ＋−ｔとして使用される。Ｐ　型中４淳餉域５に
接続されたアルミニウム層１０は−えば第８ム図に示し
たデータ耐ＤＬ、　　、として使用される。

一方、メモリセルＭ−０１ＣＬ中の記憶用キャパシタ０
８は、一方の電極、誘［陣層および他方の電極が、第１
多舶晶シリコン階６．ゲートｌｅ麺・塀３およびＰル←
１反転層７によってそれぞれ＃＃成される。すなわち、
第１多結晶シリコン＃ｂＫは齋地電圧Ｖ８８が印加され
ているため、この絨庵電圧ｖ８８＃′ｉケート絶健換３
を介しての亀界効釆によってＮ型ウェル領域１００の狭
面にＰ型恨面反転層７ｔ−酵起ゼしめる。

なお、上記メモリセルＭ−〇ＫＬ甲のＭＯ日ＱＭはＰチ
ャンネル場の場合を示したが、上記導眼〜Ｙｔ全て異な
る導電型に変えれは８チヤンネル型のＭ　Ｏ８Ｑ　Ｍ　
’ｔ”　ｆｋ’３成することができる。

〔メ′ミーセルの重子構造〕

第１２Ｂ図は一個のダミーセルＤ−ＯＫＩ、ｔ／）峯子
栴造をＴ丁謝縮面凶でるる。第１２Ｂ凶に２いて、臀に
１１．１！、１４ｔＸＰ　　ｍ”１ｌｌｉｉ［，１７２
よび１８は第２多顛晶シリコン層、■、ソはアルミニウ
ム層を下す。

一個のダば−セルＤ−ＯＷＬ甲のＭＯ８Ｑｐ、會ユ、そ
のｆｌｉ敏、ウェル餉塚、ソース知域、ドレイン領場、
ゲート絶縁膜およびケート電極がＰ型牛尋体基Ｉｋｌ、
Ｎ型ウェル領域１００．Ｐ　　型早導陣曽域１１．Ｐ＋
型牛導体拳域１２．ゲート絶縁＠３およびｌｓ２多ｍ晶
シリコン層１７によってそれぞれ構成される。そして、
この第２多結晶シリコン層１７は、例えば第８１図に示
したダミーワード＠ＤＷＬ、−ｔとしてＭ淑つエル−域
１００上に蝙びている。Ｐ　型半導体領域に接続された
ア九ミニウム＊ｔｔａは、ガえＦｉ＠ｓｍ図に示したダ
ミーデータ練ＤＬ、　　、としてＰ型半４＃一基板ｌ上
に延びている。

ダミーセルＤ−０１Ｌ中のｎｏｓＱｐ、はその基嶺、ウ
ェル懺域、ソース懺域、ドレイン餉域、ゲート絶１１膜
およびゲート電極がＰ撒半導体餉域ｌ。

Ｎｉａ？工ＪＬ書域１００．Ｐ　　ｍ＃−４ｔｌＥ’１
Ｍ域１２゜Ｐ＋型牛４座１ｌｌｌ域１４．ゲート絶縁−
３および第２多Ｍｌｆｌｌシリコン層１８によってそれ
ぞれＩＩ成賂れる。そして、この多結晶シリコン層１８
には、−ｊえ１１ｍ８１を図のダｉ−セｈＤ−ＯＩＬ内
に図示したディスチャーシイ８号φ。。が印加される。

なお、上１ダミーセＡＤ−ＧＪＣＬＩのＭＯＢＱＤＩお
よびＱｐｔ　　はＰチャンネル場の場合ｔがしたが、上
記導電型を全て異なる導電型に震えｎばＮチャンネん替
のＭＯＳ　Ｑｐｌ　、ＱＤｆ　　全形成することができ
る。

〔メモリアレイのレイアウトパターンコメモリアレイＭ
−ＡＲＹのレイアウトパターンｔ−第１３Ａ図に従って
紗明する。

第１３ム図に示すメモリアレイＭ−ムＲＹｆｌ第１３ム
図に丁したメモリセＡＭ−ロＥＬの犠１−がＮｍウニ凡
佃域１００に１夕１］されたものでるる。

まず、メモリアレイｙ−ムＲＹｒｉ以下のように構成さ
れている。

Ｎａｋウェル−ＩＪｋｌｏｏの＝ｉ＊ｘｒｍｏｓ　Ｑ、
　　と嘱：憎…キャパシタＱ　ｓ　ｐａらｍ成δれた祖
１のメモリセＡＭ−ＯＥＬ百を互いに分離するため、フ
ィーＡドＭ！、縁涙２が第１３Ｂ図に示したパターン針
一本として形成はれている。

第１多結晶シリコン麺６に接地延圧Ｖ。を印加するため
のコンタクトホールＯＨｏの下部にフィールド絶縁１１
２ａが例外的に配りｔ場れている。従って、このコンタ
クトホー４ＣＨｏ付近でのアルミニウム層と多結晶シリ
コン層との相互反応に基づいて形成場れるアルイーシリ
コン合金がコンタクトホー４０ＨＯ直下の絶縁瞑を貞通
しＮ型ウェル領域１００のＩＩ−面に不ＰｊｒｉＩｍに
飼遍するという事故を防止することができる。

このンイールド絶？＃、線２およびゲート絶縁膜３上に
はメモリセｎＭ−ＯＷＬ中の記憶用キャパシタ０８の一
方の電極として使中する第１多結ムシリコン層６が講１
３０図に下したパターンｔｉ本として形成されてい・１
０ さらに１第１多幀晶シリコン層６上には謔１３ム凶のた
て方向に沿って第１２ム図甲の１１８２多都晶シリコン
Ｊ曽８によって形成されたところのワード―Ｗム、−畠
〜１１Ｌ　、−−が延ひている。

さらに１上配記憶…キヤパシタＣ８の一電伽としての４
Ｍ晶シリコン層６上に上記コンタクトホＡＯＨａｋ井し
て替地電圧Ｖｌｉｓ　を供給するためｔＤ電ｄｉ供ｋｆ
ｌｌｌ　”ｓ　ｓ　−ｒ、が、第９ム図の横方向ＫＭひ
ている。

一方、８ｇ１２図中のアルミニウム層１ｏによって形Ｗ
、されたところのデータ＠ＤＬ、−１，ＤＬ、。

が、８１３１図に示すように上記電−供紺一■８Ｂ−Ｌ
と龜は平行に延びている。データーＤＬ、−，はコンタ
クトホールＯ）！、全全弁てメモリセＡＭ−０１Ｌ９の
ＭＯＢ　ＱＭのンーｘ％域に１１１Ｍ芒れ、データ艇Ｄ
Ｌ、　　、はコンタクトホーんＯＨ。

を介して他のメモリセルＭ−ＣＩＣＬ中＋１’）ＭＯＥ
Ｉ　ＱＭのンース曽域に接続されている。筐た、データ
吻ＤＬ、−ま、　ＤＬ、−鵞はデータ４１１１ＤＬ１−
＋　　ｒ　ＤＬ＋　　＋と同様に第１３Ａ図のよこ方向
に延ひ、朗定の部分でコンタクトホールを介してメモリ
セＡＭ−ＯＫＬ、中のＭＯＢ　ＱＭのノース１ＩＩＩ域
に炭綬されている。

Ｍｔ１ｊｌ’）工＾曽域１００を電−電圧ｖ０゜にバイ
アスするため、メモリアレイＭ−ムＲＹの南にデーター
に＃【ホ平竹に亀−供ｍ＠ｖ０゜　、：ｊ５１ｉ舛１３
Ａ凶の横方向に延びている。

〔メモリアレイおよびダミーアレイのレイアウトパターン〕

メモリアレイＭ−ムＲＹおよびダミーアレイシームＲＹ
のレイアウトパターンｋｍｌａＤ図に示す。第１３ム図
と対応する部分はｍ−符号を付す。

継１３ム図と相違するところは、ダミーアレイＤ−ムｆ
ｔＹｔ追加した点である。

、ｉ＄１ｌａＤ図に示すダミーセＡＤ−０１８Ｌは以下
のように構成されている。

Ｎ型ウェル領域１００の表面の一部分にはフィールド＃
Ａ？Ｉｇ躾２が形成場れ、ド型つェル餉域１００の＆面
の池の部分にはゲート絶ｋｌｌ１３が形成されている。

Ｐ＋型午４体餉域１４はｌ１ｌＩｌ！のダミーセ＾Ｄ−
〇ＫＬの共通アースラインとして使用嘔れる。

フィールドｅ縁談２上には第１２Ｂ図中の第２４結晶シ
リコン層１７によって形成δれたところのダミーワード
−Ｄ１１Ｌ、　　、が延ひている。

ダミーワード＃ＤＷＬｔ　　＋はダミー童＾Ｄ−ＯＷＬ
甲のＭＯＢ　１；１１）ｔのゲート電惚忙栴成している
。一方、第８Ｅ図に示し比ディスチャージ制伽信号φｄ
ａｔ印加するために＠１２Ｂ図中の＠２多結晶シリコン
層ｔａＶＣよって形成されたところの制伽信号−φ６８
−１がダミーワード−ＤＷＬ、　　、　がらＩＩ嘔れる
とともにこれと平行に延びている。制御（ＩＩ号鱒φｄ
ｃ−Ｌ、ｕダば一セルＤ−ＯＷＬ中のＭＯ８ＱＤＬのゲ
ート電極を構成している。同様にダミーワード＆ＤＷ１
．．　　、および制−信号φｄａ　　ｔ、１と土性にダ
ミーワード＠ＤＷＬし１　および制御１８号−φよ。−
Ｌｌが延ひている。

でして、データーＤＬｌ−１、ＤＬｌｌ　＋　ＤＬｌ　
−１。

ＤＬ、　　、がｍ１３Ｄ図ＰＣ示すようにメモリアレイ
ｙ−ムＭＹから延ひている。ＤＬ＋−＋１１コンタクト
ホール０Ｉｉ＝　？研してダミーセルＤ−ＯＥＬ甲のＭ
Ｏ８ＱＤ＋のンース曽域にＨｔｋｄ８ｒｔ、　　Ｉ）Ｉ
Ｊ、　　、も１”Ｉ嫌にコンタクトボーＡ　ＯＨ４をブ
ｒして他のＤ−ＯＷＬ甲のＭＯ８ＱＤｔのンース餉域に
接続びｎている。

〔ローＭＯＢターイナミックｆｔＡＭの＃造）ロセス」
トＩＯ８とＰ−ＭＯＢとｔ壱する札輛盈（以下、０−Ｍ
Ｏ８と称する。）ダイナミックｆｔＡＭの製造プロセス
を第１４ム図〜紺１４Ｗ図に従って欽明する。各図にお
いて、”ｌは第１３Ａ図に下したメモリアレイＭ−ＡＲ
Ｙのｘ、−Ｘ、切断部分の１柳断面図、ｘｌは第８Ａ図
に示し几センスアンプ８Ａの０ＭＯ８回路部分の工柳断
（３）図である。

（鎗化膜形賊工根） 絡１４ム図に示すように牛４体基１＃Ｌ１０１の表面に
瞭仕１１１０２　を形成する。半導一基板１０１および
酸化＄１０２の好ましいＪＬＫ的な材料として（１００
）結ＩＩＩＩｔｈを有するＰル単結晶シリコン（日１）
１叡および二酸化シリコン（５ｉｎｓ　）Ｍがそれぞれ
使用される。

（酸化−のＳ択的除云工程） 第１４Ｂ図に示すように牛轡−基板と異なる尋ｗ［聾の
ウェル１域を形成するために、ウェル形成＊ｍの牛４体
基板１０１上の８１０１腺１０２を減大する。それには
、まずエツチング中マスクとして電化シリコン（８１ｍ
Ｎ４）ｍｉｏａｔ８１０ｓＭの表向上に遍択的に形成す
る。この状−で、エッチＩｆＶＣより８１ｍＮ４ｈｋ　
１０３　’Ｉ）’ｋｋツ”Ｃイナイ８１０１−を除去す
る。

（基数の第択的除去工ｍ） 第１４０図に示すように牛４陣１機１０１内に半導一基
板の都電型と鼻なる都電型のウェル惨菫を形成するため
ＶＣ１日１諺Ｎ４談１０３をエツチング中マスクとして
牛４体基＆１０１１０１ｉエッチ法ｌたはｄｒｙエッチ
法により所望のに嘔箇でエツチングする。

（Ｎｍウェル如域形成工ｍ） ａ１４１４Ｄ図ＶＣ下すように牛４陣基板１０１内のエ
ッチフグ妊れた動域に、８１檗鮎晶ｔ工ビｌキシヤル成
長石ゼる。また同時にヒ素會ドープする。

このようにして、牛４体ｉＩｋ板１０１上ｒ（不純’Ｉ
Ｋｊａｌｌｊｉｔ　ｌ　Ｏ”　’　３−”　ｍ１ｔ（Ｄ
　Ｎ　ｆｊｌｊｆ）　ウｘ　Ａ　惨Ｉ＆カ形敢される。

その彼、牛４本憂叙ｌυｌ上の８１０ｓ膜１０２及び５
ｉｌ１４躾を鐵去する。

Ｎ盛つェル書域倉彫戟することによって久の本」点が上
げられる。

（１）　　α解がメモリセルのキヤ／（シタＣ８に吸収
キれることによって、蓄積情報が反転するのを防止する
ため、Ｎ抛つェル餉域内にメモリセルを＊ｇするとα騨
によるｌｊＩＭ！ウェル以下で発生するホーＡはｐｍＩ
Ｉｋ会での戸くリヤで反射され、キャパシタＣ８への上
記ホールの影令かなくなる。

また上１ウェル麺域をエピタキシャルで影敢することに
よりＷ、針で形成する一曾と比べて次のオリ点が上けら
れる。

（１）　　ウェルの濃度を容易に１＋＋麹できるため、
瀬度′に均一にすることができる。

（２）　　ウェルＡ面での接会容朧を小さくすることか
でき、メモリ動作のスピードが連くなる。

（３）　　ウェル＊圓での−［ｔ−低くできるため、制
圧か大きくなる。

（旬　しきい帥電圧の制御が容易になる。

（５）　　ウェルのｇｋ嘔を相直よ＜ｉ１１＠節するこ
とができる。

次に別の方法によって＆ｊ温ウつル餉域′に形成する１
根ｔ−＃１１４Ａ′〜１４０′　に従って駅柄する。

礪１４ム′図は午尋座基板１０１　浅閣全圓にヒ系ｔド
ープしなから日１単結晶をエビタキシャＡ成憂させる。

ヒ木の不純物濃度は１０１“１−３でめる。このようＫ
ｌ、て深さ約３μｍのＮ揚つェル憤鰺が牛４体基ｆ！１
１０１上に一様に形成される。

＠１４Ｂ’図ｅよ所望のＮ抛つェル憤域を杉敢するため
［ｈｌ型ウェルｔＩｆ３ＶＣ領域上シζ８１０ト瞑１０
２及びホトレジス）７１４１０４ｔ″形戚する。ての佐
、酌配Ｂ　ｉ　Ｏｘ課及びホトレジスト狭１す４′？Ｉ
：マスクとして１ｊｔＪ１ウエルを向上に２Ｘ１０”＋
？Ｉｌ’　　の不純物ｄｋｋ有するホロン茫イオン杓込
みし、ν汰、触を竹なってボロ７に＊ｔｉ妊せ牛害棒基
惚１０１と同じＰｔＪ曽城を形成させる。

第１４０’図ｔゴ上配８１０Ｉ農１０２及びホトレジス
トＢｊ４１０４を除去し、半導一基板１０１内にｆ５ｔ
―のＮ型つェル隼縁を形成する。

なお、Ｎ型つェル如域形戚方法は上記の２栓類の方法に
限らず他の方法ｔ…いてもよいことにもちろんでわる。

またウニＡ餉域會恨敏で彩抵６ゼてもよいことはもちろ
んである。

（鹸化膜ンよび耐酸化ｐＩｋ形成形成工部１４Ｅ図に示
すように牛導陣基板１０１及びＮ帛つェルｌＯＯの表面
に８１０倉繞１０２及び醇１ｇ倉通さない絶縁展すなわ
ち耐酸化膜１０３全彰ｈｋする。

耐飲仕腓１０３の好ましい具体的な材料として窒化シリ
コン（日１ｓＮ４　）ＩＡがイ史用式れる。

上１ｒ８１（ｌｓＵｌ　０２はＦ記の理…で８１基板１
０１０次ｔｉ１８に化によって約５０ＯＡの厚きに形成
場れる。すなわち、８１１Ｎ、膜１０３を直接６１４＆
１０１のｖ！？、ｒ＃に形成しＡ場合、８１基板１０１
と８１１Ｎ、課１０３との＃１１張係数との違いにより
８１基板１０１の’ｅｄｍＫ熱歪を与える。このため、
８１基板１０１の表面に結晶欠陥を与える。これ？を防
止するためにａｔ、Ｎ４廖１０３の形成前に８１０！展
１０２が８１基板１０１の仮面に形成場れる。

−力、８１ｊＮ４狭１（３３は彼で絆しく述べるように
８１基板１０１の遊折絃化用マスクとして使用するため
に、釣えＨｃ　Ｖ　Ｄ　（Ｏｈｅｍｉａａｌ　ｖａｐｏ
ｒＤｅｐｏｓｌｔｉｏｎ　）法により約ｔ４ｏｏＸの厚
さに形成場れる。

（耐飯化験の−ｉ４択的除去およびイオン列込み土４Ｍ
）比較的厚い杷縁験すなわちノイールド絶縁腓を形成丁
べ１！８ｉ基板１０１のｓｔｂ上の５１ｉＮ４１ｉ１４
１０３ｉ遇択的に除去するために、１丁エッチンク用マ
スクとしてホトレジス？ｌ１ｋＩＯａｌｓｔ□Ｈ４編１
０３の畏ｌ上に泗択的に形成する。この状−で、ＶｒＩ
Ｊえは翔良のよいエツチングがｉＪ舵なプラズマエッチ
法によりＩＩ出している部分の５１ｓＮｉ　ｂｉｔ）３
’ｉｊｊ除去する。

つづいて、フィーへド絶に−が杉放されるところの８１
基恢１０１のｖｋ閣に基板と反対都電書の鳩いわゆる反
転層が彰戟δれないようにするため、１１４Ｆ内にボ丁
ようにホトレジスト鋏ｌυ侭倉残した状膝で賂田してい
る５ｉｌｌし１ｔＪ２ｉ−通してｇ１ｊｋ板１０Ｌ甲へ
！板と同じ都電型の不輛叛すなわちＰ査不純物＋ｒ◆入
する。このＰ勘不輛−の尋人法としては、イオ／釣込み
が好ｌしい。タリえにＰ〜不絢智でおるホロンイオ／が
釣込み工不ルキ−７５ＫｅＶで８１基板１０１中へ拐込
筐れる。

この時のイオンのドーズ曽は３Ｘ　ｌ　Ｏ”　Ｉｊｊ子
／−である。

（フィールドＰ！−物形成工穆） ８１基板１０１の表面にフィールド絶に物１０５を辿択
的に形成する。すなわち、第１４Ｇ図に示すようにホト
レジスト族１０４に除去した後、８１１Ｎ、襄１０３ｔ
−マスクとして８１基板１０１の表面ｔ−熱飯化によっ
て遺択的に絵化し、毒さ約９５００ムの８１０茸麟１０
５（釣下、フィー凡ド５ｉｏ１験と称する。）ｔ−形成
する。このフィールドＢ１０１映１０５゛の形成時に、
イオン打込みされ九ボロンが８１基俵１０１内へ引き伸
し拡散され、ｔ９＋定のｇざｔ有するＰｆｉ反転反転層
止層示せず）がフィー凡ド８１０．ｆｉ１０５の直下ｒ
Ｃ形成される。

（＊酸化ｌ１ｌＩおよび酸化展除去工松）フィーんド８
１０嘗編１０５が形成場れていないところの８１ｊｋ板
１０１のｋｒｋＵｋ亀出するために、８１ａＭ４展ＩＬ
）３ｉ−えば熱リン＃（Ｈ−ＰＯ２）液を中いて除去す
る。つづいて、ｓｔｏｍｌｌ［０２を−えはフッ酸（）
ｉｌＦ）液を用いて除去し、第１４Ｈ図に示すように８
１基板１０１の赤圓奮刺屓的に篇出する。

（第１ゲート絶−議形成工稲） メモリセＡＭ−ＯＩＬ中のキャパシタＣ８の妨ＩＩｌ［
体層を得るために篇出し九〇１基板１０１及びＮａｌ！
＋７Ｃｘ　１００の表ｍｌｃ絡１ケート１ｅｌｌｔＰｉ
ＡＩｕ６ｔ”４１４１図に示すように形成する。すなわ
ち、露出したＢ１層＠１０１及びＮ型つニ九の讃［ｉｔ
”＃酸化することによって厚き約４３０Ａの襖ｌゲート
ｉＰＩ縁腺ｌＯｂをその表面に形成−「る。促って、第
１ゲート杷肘喚１０６μＢ１０！から成っている。

（第１４本蜘横着工根） メモリセル中のキャパシタＣ８の一方の１椿として１？
用するために第１４陣層ＩＵ７倉８１基仏１０１上全１
！［１に第し４Ｊ図Ｖこ不すように形成する。

すなわち、第ｌ導湊層１０７として列えはφ結晶シリコ
ツ層ｔＯＶＤ法により８１基板１０１上全面に形成する
。この祿鮎晶シリコン層の洋ａは約４０（Ｊ（ｊＡ機嵐
でめる　つついて、多幀晶シリコン層１０７の抵抗−を
小さくするため、この多結晶シリコン層１０７甲に拡散
法によりＮ型不純物、−１えｄリンを導入する。この結
果、多結晶シリコン層１０７の抵抗−は料１６Ω／口と
なる。

（＠ｌ＋ＵＡ層の遺択除去工〜） 譲ｌ帰陣層すなわち轟ｌ多結晶シリコン層１０７ｒＦ９
′ｒ定のｗ［種形状とするために４１４に図に示すよう
にホトエツチング法によって第ｌ多結晶シリコンＭＩＵ
’１ヶ遍択的に除去し、電極１０８ｔ−形成する。この
ＩｊＩ４１多結晶７リコン層１υ７の泗択的鹸六法とし
て摺度の良いエツチングがｃｉＪ舵なプラズマエツチン
グか通している。引きつづい１”ｌｌ出した第ｌケート
＆１０口Ｂ！ＩＩＩυ６もエラチンブレ、Ｎ型ウェル１
００の六回ｔｉｐ分的１こ露出する。

（−２ケート杷鍵膜形成工婦） メモリアレイＭ−ＯＪＣＬ、ダｉ−アレイＤ−Ｏｆｆｉ
Ｌ甚ひに絢辺回＃ｌ＠部中のＭＯ＆のゲート杷縁談′に
倚るために藤田した８１基愼１１３１及びＮ型ウェル１
ＯＬＩの表面に１Ｉ４２ゲート杷に展ＩＬＩ９ｔ−第１
４Ｌ図に示すように形成する。すなわち、露出した８１
基俵１０１及びＮ型ウェル１００の表面を熱酸化するこ
とによって厚は約５３１３　Ａの第２ゲート杷−ルξ１
０９をその表面に形成するーｑｔつて、第２ケート舶・
Ｍ膜１０９に日１０．〃・ら麿っている。第２ゲート帖
灯（漠すなわち第２ゲート日１０．膜Ｌ０９の形成と同
時に稟ｌ多結晶ンリコンから取る電極１０８の貴圓も酸
化され、その表（３）に厚さ約２２ＵＵＡの８１０露膜
１１０が１則れる。この日１０！膜１．１　ＩＪは電−
１０８と労連する第２多Ｍ晶ンリコンカ・らＪ＆る電極
との１−ル゛杷−の役目を来す。

（しきい帥電圧冷１ｊ御イオン打込み１根）第１４１７
図に承丁ようにＮ−ＭＯ日のしきいｌ１ｌｉ電圧會制伽
する几わに、Ｎ型ウェル次面しにホトレジスト暎１０４
’ｔ−イオンｌ込み用マスクとし′（由いて、Ｎ−ＭＯ
Ｓの形成塾れる８１淋恢１０１＆圓にＰ〜不郵切をイオ
７杓込み法ンこよって導入する。Ｐ型不純ａＵ−Ｘ丙え
はホロンが使用される。

拐込みエネｌＬキーはｄＯｌｌｅＶでイオンのドーズ員
は４．５Ｘｌ（Ｊ”原子／−が好ましい。

（ｉ＠２碑淳Ｊｉｉｌ僚溜工穆） すべてのＭＯＳのゲート電惨並ひに配給層としてイｆ！
用するために１ｇ２４体層１１３ｆ８１基軟１０１上’
ｋＯｋｌＫ形成する。すなわち、ｍｔａｍ図ＶＣ示すよ
うに礪２導捧７１１１３として向えば多結晶シリコンＭ
をＯＶＤ法により８１基板１０１上全面に形成する。こ
の多結晶シリコン層１１３の厚避は約３５００Ａ＆１度
でるる。つづいて、抵抗論を小きくするため、この多ｍ
Ｉｆｌｌ＋シリコン層１１３甲に拡散法によＯＭａｋｌ
不純物、例えばリンを導入する。この結果、多結晶シリ
コン層１１３の抵抗ｌ＃は約１００７口となる。

（講２都陣層の遺析除去工柵） 第２導淳層すなわち第２優軸晶シリコン層１１３ｒｍ定
の電極ゐるいは配Ｉｉ！ｉＩ氷状にする几めにホトエツ
チング法によって泗択的に除去する。つ１９、ＪｉＫ　
ｌ　４　（１図にボすようにホトエツチング後のシリコ
ン層１１３は第１３Ｄ図で示し友ワード麹ＷＬ、−，，
ＩＬ、　　、、ダミーワード＃Ｄ　Ｗ　Ｌ　Ｈ−＋　＋
ＤＷＬＩ−＠、制御ｌｌ傭号−φ、。−１，φ１゜−１
１′ｆ！：形成する。式らＶＣＩｉｌＩ出し次組２ケー
ト８１Ｑ鵞験１　（Ｊ　９を除去し、８１基板ｌｏｔ及
びＮ型ウェル１００の喪［ｆＩｔ−蒸出する。

（ｗ面酸什工柳） ＭＯＳのソース慟域並びにドレインａ域を杉敢すべｌ！
衣表面汚染されないようにするため、第１４Ｐ図に示す
ように菖出し友８１基板１０１及びＮ型ウェル１００の
表面にその四面の熱酸化によってＪｌｌｆ００Ａの８１
０曾＄ｌ　ｌ　５Ｑ形成する。

８１０ｙｍ　ｌ　ｌ　５の形成と同時に第２多結晶シリ
コン力・ら成るワードＷＷＬ＋−−〜”Ｌｌ　−ＩＩ　
　、ダば一ワー　ド爾ＤＷＬ１−＋　　・　ＤＷＬ、、
−雪　・匍］惧信号鯉φｄｃ−Ｌｌ、φｄｃＬ１’相ｉ
型ＭＯ８（１）グー１電極の浅ｌも酸化され、その舶来
それらの表面に厚嘔約３０υＡの８１０雰験１１６が第
１４Ｐ図に丁すように形成ちれる。

（ソース・ドレイン曽域形賊工根） ｌｆ、Ｎ−ＭＯ日のソース・ドレインｍＪ［ｔ−８１ｊ
ｋｔ６ｔ１０１内に洒析的に形成する友めに第１４Ｑ凶
にボ丁ようにＭルウェ凡１００上ＶＣイオンｆ３込用マ
スク、列えｌｄｏ　Ｖ　Ｄ　８１０ｇ１１１４１１９が
形成され、ＣＶ　Ｄ　５ｌｏｌ　Ｊｉｉｉｌ　１９ｄ’
＆イ１ｉｉＩＪＥ（’）８１０嘗ｆｊＵ１１５ｆｔ通し
てＮ湯不純物、九えはヒ素を日１基８１１０１内に尋人
する。このＭ型不純物の導入法としてはイオン１込みが
好ましい。−ｊえはヒ素イオンが打込みエネルギー８０
ＫｅＶでＳｉＪ［１０１内に打込まれる。このと欝のイ
オンのドーズ量はｌＸｌ０”原子／ｃＩＩでめる。つつ
いて熱処理を行ない、イオンｎ込与されたヒ素不純物は
引き伸し憔赦され、用足のＩＩｉネを有するＮ　型牛導
陣−域１２０．１２１が形成きれる。これらＮ＋〜半導
体１１を域１２０．１２１がソース、ドレイン領域とな
る。

次ＰＣＰ　−Ｍ　Ｏ８０ンース・ドレイン領域をＮ型ウ
ェル１００内に選択的に形成するために８１４８図に示
すようにＮ型ウニＡ１００上月外の８１４’恢１０１上
にイオン打込用マスク、ＨＪえばＣｖＤ８１０．膜１１
９か形成され、Ｎ勘つェル１００上の８１０賞−１１５
を通してＰ抛不純物、Ｖすえはボロンをイオン打込法に
よりＭｉｇｉウェ／Ｌ内に４人する。向えばボロンイオ
ンが杓込みエネルギーｄＯＫｓＶでＮＪウェル内に打込
まれる。このときのイオンのドーズＩは３Ｘ１０１’原
子／ｍ″ｒ６る。

つづいて熱処理を行ない、イオン拐込みされたボロン不
純管は引き伸し拡散でれ、用足のＩ！！１！さｔ有する
Ｐ　拗牛専ｔＸ餉域１２２〜１２７が形成きれる。

これらＰ　槽牛４本髄域１２２〜１２７がソース、ドレ
イン領域となる。

なお、Ｐ−ＭＯＢのソース・ドレインをＮ沓門工８Ｐｊ
ＣＴのソース・ドレイ／より後でｍ１ｆｆｌする境内は
上記熱処塩工機ｔ−１回だけにしてボロンが妃り１１月
上１ｃ拡散することｔ防ぐためである。

（コンタクトホール形成工！Ｍ（１）　）４１４内層す
なわちｍ１多結晶シリコン麺ＩＵｄと彼で述べる＃４３
都陣層との僧紗用コンタクトホーＡをｓｉ（ｈｊｌＭｌ
ｌｏに形成する。すなわち、第１４８図に示すようにコ
ンタクトホールＯｋｉ、、。

ｔホトレジスト験（凶早せず）ｔ−マスクとして８１０
ｍ１ｉ！ｌｌｏ中に培択的に形成する。なお、このコン
タクトホールＯＨ＋６＋Ｆｉ第１３Ａ図に示し次コンタ
クトホールＯＨ・に対応している。

ａ１多結晶シリコン層１０８と第３導陣層とのＷｊｋＩ
ｆ＃４コンタクトホールＯＨ１＠ｌのみを形成する理由
ｔ′１Ｊ−Ｊ下の通りである。すなわち、前述し友よう
に第１多Ｗｉ轟シリコン層１０ｇの表面く形成され九ｓ
ｉｏ、展１１０の厚さは３００ムである。一方、Ｓ１基
＆１０１及びＭ型つニＡ　ｌ　００ノｖ！！面に形ｌ０
ＩＬすれ７ｔ８１０ｍ＃　ｌ　１５ノＪＩｋすｌ　００
　Ａ　テｈｂ。

従ッテ、ｃ−レらノ８１ＪＪｌｌＩｌ　ｌ　Ｏ、ｌ　１
５を同時にエツチングすると購１　多Ｍ晶シリコン襄１
０８が完全に施出する萱でに８１０，４１１５がオーバ
ーエッチ場れてし壕う危険がるる。

ｃｔｔｔ’防止するために上述したようにコンタクトホ
ールＯＩｉ、、−は独立に形Ｍｔ葛れる。

（コンタクトホール形成工４！ｊＩ（２））ソース自ド
レイン領域と＠３４３導陣の績紗弔コンタクトホールｉ
Ｈｇｉｏ＊ｌｌｌ１　ｌ　５に形成する。

すなわち、用足のマスク金剛いてｓｉｏ、躾１１５の遍
択的エツチングにより＠１４Ｔ図に示すようにコンタク
トホールＣＨＩ＠ｌ〜Ｏ１１＋　ａｔ　ｔ　形成する。

上記マスクはコンタクトホーＡ　ＵＨｌｏｌにＨＥする
部分にも一口を有しているが、コンタクトホール０Ｈ１
１１１に２ける８１０■誤１１０のオーバーエッチは１
ｊ！際間聴とならない。

なｋ、：Ｆ７１１　）　ホー　ＪＬ　ＯＨ１＠ｔｒｉ！
！　１３　Ａ１８ノコンタクトホール○Ｈ「に対応して
いる。

（層間ＪＦ！！緻績形成工楊） ８１着＆ＬＯ１上全面に層間絶縁−【形成する。

すなわち、襖１４Ｕ図に示すように層間１鰍農１１８、
ガえはＪｍＬｍ釣場０００ムのリン・シリケート・ガラ
ス（Ｐ８（））膜を８１基板１０１上全叩に形成する。

ＣのＰＢＧ膜１１ＢはＭＯＢの特性に影４ＩＩｌｔＦ与
えるナトリウムイオンのゲータ−を兼ねている。

（コンタクトホール彫成工１１Ｍ（３））第２多結晶シ
リコン層と纂３４座層とのｍｌおよびソース・ドレイン
−域とＪｌｉ３都座層との藺を巌続するためにＰｆｌＧ
編１１８にコンタクトホールを形成する。

すなわち、第１４Ｖ図に示すようＫ　Ｐ　８０　％ｔｔ
ｓｔ−ｘ択的にエッチし、コンタクトホー４（ｊＨ＋ｏ
＋〜Ｏ）ｉ＋ｅｙ　を形成する。このコンタクトホール
ＯＨ１０１〜ＯＨ−。マを形成する際に使用されるマス
クは繭配コ／タクトホール形成工柳（２）でコンタクト
ホールＯ”ｌ＠Ｉ〜ＯＨｌ・１ｔ−形成するために使用
嘔れたマスクと同じものが使用場れる。つづいて、Ｐ８
Ｇ膜１１８の平坦化を計るために約１０００Ｃの１１Ｕ
１”ＰｇＧ１１４１１８ｔＭ処珈する。

ところで、上記コンタクトホーん形成工ｍ　（２）で鰭
明した８１０１麟１１５に対するコンタクトホール形成
はｐｓＧＩＩ４１１＆に対するコンタクトホール形成と
Ｐ１時に達成することも可能である。しかしながら、８
１０．績１１５に対するコンタクトホーＡが完成される
間にＰＢｕ機１１８もエッチ場れてし筐う。すなわち、
Ｐ８（）ｊｉｌｌｌｌｇのす一バーエッチか生じる。従
って、このオーバーエッチ′に防止するために上述した
ようにＰ８Ｇ娯１１８ＶＣ対するコンタクトホール形成
とθｔｏ＠１ｉＩＩＩ１１Ｂに対するコンタクトホール
ｔ￥３賊は別々に行なうことが好ましい。

（第３導体層彰成工榴〕 第１３Ａ図で示した電伸供＃ｉ鯉Ｖ８８−Ｌ’デー形成
するために、筐ずｓ１蚤敬重０１上全面に第３の部隊１
曽、−」えば犀さ１２０００Ａのアルεニウム層′ｆｒ
形成する。つついて、このアルミニウム層に選択的にエ
ッチし、第１４Ｗ図に示すように電碑供給耐ｖ８８−Ｌ
’データ＠　ＤＬ、−−および虻鹸層１２７を形成する
。

【図面の簡単な説明】

第１図は、従来のリングオシレータにνけるインバータ
の出力ｔＢＬ＃３図、第２図は、この発明に係る基板バ
イアス電圧発生１ｇｌ路の−実り鉤を７バ丁回路図、第
３図は、その動作を歌明するためのインバータ員力波形
図、糾４図及び第５図は、それぞれこの発明に係るム板
バイアス電圧兜住回紬の油の−＊１列を示す１ｇｌ路図
、第す凶にＤ−ＲＡＭブロックダイアグラム、ＩＪ４７
図ハＤ　−ＲＡＭのタイミングダイアダラム、第８Ａ凶
に本発柄の−★抛列のＤ−４ｔＡＭブロックダイアグラ
ム、第８Ｂ図本発明の−★施的のＤ−尺ムＭタイミング
ダイアダラム、第８０図は本発明の他の実施列のＤ−Ｒ
ＡＭブロックダイアグラム、第８Ｄ図は本発明の他の実
施向のＤ−ＲＡＭタイミングダイアダラム、第１３Ｂ図
は本発明の他の実施列のＤ−ＲＡＭブロックダイアグラ
ム、Ｊｉ＄４９ム図は２マット力式６４ＫＤ−ＲＡＭの
回路構成図、棋１ｊＢｌｄは２マット力式６４ｉｐ−ａ
Ａｍタイオングダイアグラム、第１０１は２マット力式
Ｄ−ＲムＭ工Ｃレイアウトパターン図、第１１Ａ凶、第
１１Ｂ図は２マット力式Ｄ−ｋｌＡＭＩｏレイアウトパ
ターン部分図１．１Ｉ４１２Ａ図１１メモリセルの紮子
栴遺図、島１２Ｂ凶はダ（〜七への本子徊造図、＃ｌＴ
１３ム図はメモリアレイのレイアウトパターン図、Ｍ　
１３　Ｂ図はフィールドｔｍ俣のパターン図、第１３０
図は記憎…キャパシタＣ８の電極パターン図、第１３Ｄ
凶はメモリアレイ及びダミーアレイのレイアウトパター
ン図、第１４ム図〜４１４Ｗ１８．纂１４ム′凶〜、３
＠ｔ＠口′図に０−ＭＯ８ダイナずツクＲムＭの製造プ
ロセス図でめる。 ｓＡｌ　、日Ａ’、　、　ＦＩＡＲ、８ム′■　・・・
センスアンプ、ＰＣ・・・プリチャージ回路、ＯＤＬ、
ＣＤＬ・・コ七ンデータ酬、Ｍ−ＣＩＣＬ・・・メモリ
セ＾、Ｄ−〇ＥＬ・・・ダミーセ凡、ＭＡ・・・メイン
アンプ、Ｍ８・・・メモリ起動悄貴、ｎｋ・・・ｎｋピ
ット集集画回路Ｘｌ・・・メモリアレイ杉成部、Ｘｌ　
・・・ＣＭ　０８彬成都、ＯＨ・・・コンタクトホーん
、ｖＯＯ−Ｌ　　・・・ウニＡｍ伽供紺ライン、ｖＢｅ
−Ｉｔ・・・接地電圧係船−１ＤＬ。 Ｄ　Ｌ　・・・データー、Ｗ　ＩＬ　・’７−ドー、１
（ＫＦＧＲＮＴ　、、、リフレッシュＭ示ｍＭ、Ｒ１１
ｌｌ’ＲｊＣＱ・・・、リフレッシュ費求侶貴、ＷＫ・
・・ライトイネーブ九匍軸、［、ｌＳｌ〜０ＢＩｎ・・
・チップ泗択動ｊｉｌｌ信号、　１（Ｊｔ）・・Ｎキウ
エＡ袖城、２，１０５・・・フィールドｉｔｈｍ、３・
・・ケートＪｌｌｌ！！に腋、６・・・第ｌ多結晶シリ
コン層、７・・ｐｍ＝ｍｒｓｔ転ｔｅａ、　ａ、　　１
７．１８．　１１　４−＝４２多ｍｊ＆／リコン層、９
　、　ｌ　ｌ　Ｂ・−ＰＢＧ＊Ｘｌ　ｕ　　。 １９．１２７・・・アルミニウム層、４，５，１１゜ｌ
ｊ、１４・・・Ｐ　型牛尋停餉域、１１６・・・８１０
２腕。 第　　１　　図 第　　２　　図 第　　３　　図 第　　４　　図 第　　５　　図 Ｏ８ＣＡＭＰ　　　　ＰｖＨＰ 第１０図 第１１Ａ図 第１３．４図 第１３８図 第１３Ｃ図 手続補正書（自発） 昭和　５７１５月２４１１ 補正をする者 ’５１Ｑ１株式会１１［コ　　立　製　作　所；Ｉ　表
　名　　三　　１）　勝　　茂代　　　理　　　人 補正の対象 明細書の発明の詳細な説明の橢 補正の内容 次頁の通り １、明細書第５８頁第１行の「第１４Ａ′〜１４Ｃ′Ｉ
を「第１４ａ図〜第１４Ｃ図」と補正する。 ２、明細書第５８頁第２行の１１４　Ａ’　Ｊを［１４
ａＪと補正する。 ３、明細書第５８頁第７行のｒ１４Ｂ’Ｊを１１４ｂＪ
と補正する。 ４、　明細書第５８頁第１５行の「１４ｃ’Ｊをｒ　１
４　ｃＪと補正する。 代理人　弁理士　　薄　１）利　幸 Ｃ ￥、’＋’、＝、ｊノ 手続補正書（方式） ＋Ｊｒ件の表示 昭和　５７年特許願第　　３５１　　サ発明の名称 半導体集積回路装置 補ＩＥをする者 １：：　　　１５ＩＱｌ１４Ｊ式会＋１　　［Ｊ　立　
製　作　所代　２２６　　三　　■」　　勝　　茂代　
　　理　　　人 補正の対象 明細書の図面の簡単な説明の欄および図面補正の内容 次頁の通り　／−７８， １、明細書第７３頁第１９行〜第２０行の「第１４Ａ′
図〜第１４　Ｃ’図」ヲ「第１４ａ図〜第１４Ｃ図」と
補正する。 ２、図面第１４Ａ′図、第１４Ｂ′図および第１４Ｃ’
図を別紙の通り補正する。 代理人　弁理士　　薄　１）利　幸 ！゛；・、−・ン 瞑−

Claims (1)

1. 【特許請求の範囲】 １、奇数段の０Ｍ０Ｂインバータがリング状に縦夕ＩＩ
   　ｍ　＃Ｉｌ嘔れて栖成嘔れたリングオンレータと、こ
   のリングオフレータの発伽出力？ｒ蛍けるポンプ１鮎と
   金もひ基板バイアス電圧発生ＵＯ路を其慟することｔ待
   機とする半導体集核回路伽首。 ２、　上記リンクオシレータの一方のｌｌ１６ｉＩ端子
   には：１１１１Ｍ　Ｏ日Ｐｌ’ｒが収けられ、その発掘
   出力は＃Ｌ硼電圧で創作するＵＭＬ１８インバータを通
   してポンプ回路ｖｃ伝えらｎるものでめることを物像と
   する％ｔ＋Ｍ求のｙ＃Ｉ５第１墳１載の牛専本東横回路
   鮒１゜ ３　％ＩＦ＋：艶水の岨曲第１又は第２項１．叡の牛尋
   体東槓回１Ｉ２Ｉ装置鮒は、その燭辺回踊がａＭＯＢ回
   路で＃１成嘔れ、そのメモリアレイ部がウェル−域に彫
   敢芒れたダイナミック〜ＲＡＭでめることに％値とする
   千尋庫業績回結鉄倉。