KR930020447A - 반도체 메모리 장치의 비트라인 프리차아지방식 - Google Patents

반도체 메모리 장치의 비트라인 프리차아지방식 Download PDF

Info

Publication number
KR930020447A
KR930020447A KR1019920005283A KR920005283A KR930020447A KR 930020447 A KR930020447 A KR 930020447A KR 1019920005283 A KR1019920005283 A KR 1019920005283A KR 920005283 A KR920005283 A KR 920005283A KR 930020447 A KR930020447 A KR 930020447A
Authority
KR
South Korea
Prior art keywords
bit line
precharge
memory device
semiconductor memory
precharge circuit
Prior art date
Application number
KR1019920005283A
Other languages
English (en)
Other versions
KR970011971B1 (ko
Inventor
서영호
김석빈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920005283A priority Critical patent/KR970011971B1/ko
Priority to JP4321779A priority patent/JPH05290575A/ja
Priority to US08/039,741 priority patent/US5349560A/en
Publication of KR930020447A publication Critical patent/KR930020447A/ko
Application granted granted Critical
Publication of KR970011971B1 publication Critical patent/KR970011971B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Abstract

본 발명은 반도체 메모리 장치에서 특히 비트라인을 프리차아지시키는 회로 및 방식에 관한 것으로, 비트라인의 임의의 지점에 구비되어 상기 비트라인을 프리차아지하는 제1프리차아지회로와, 상기 비트라인상에서 상기 제1프리차아지회로와 서로 소정거리 이격된 지점에 배열되어 상기 비트라인을 프리차아지하는 제2프리차아지회로를 구비하므로서, 반도체 메모리 소자의 고집적화에 따른 기생 비트라인 캐패시턴스 및 저항의 증가에 의해 나타나는 라이트 리커버리 특성의 열화(劣化)을 개선하고, 또한 메모리 쎌 어레이부분의 레이-아웃을 용이하게 하며, 하나의 비트라인에 공유하여 접속된 어떠한 메모리 쎌이 선택되어도 시간당 비트라인 커런트는 거의 비슷하게 되는 잇점이 있다.

Description

반도체 메모리 장치의 비트라인 프리차아지방식
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 비트라인 프리차아지회로의 레이-아웃도.
제4도는 제3도에 일 실시예.

Claims (5)

  1. 다수개의 메모리 쎌이 하나의 비트라인을 서로 공유하고 상기 비트라인이 메모리 쎌 어레이내에 다수개가 배열되는 반도체 메모리 장치에 있어서, 상기 비트라인의 임의의 지점에 구비되어 상기 비트라인을 프리차아지하는 제1프리차아지회로와, 상기 비트라인상에서 상기 제1프리차아지회로와 서로 소정거리 이격된 지점에 배열되어 상기 비트라인을 프리차아지하는 제2프리차아지회로를 적어도 구비하여 임의의 비트라인의 프리차아지시간이 최소화됨을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 제1 및 제2프리차아지회로가 상기 비트라인의 양끝단에 각가 배치됨을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 제1 및 제2프리차아지 회로의 프리차아지 동작에 의해서 상기 비트라인상의 어느 지점에서도 프리차아지 시간이 균일하게 이루어짐을 특징으로 하는 반도체 메모리 장치.
  4. 다수개의 메모리 쎌이 하나의 비트라인을 서로 공유하고 상기 비트라인이 메모리 쎌 어레이내에 다수개가 배열되는 반도체 메모리 장치에 있어서, 상기 비트라인의 한쪽 끝단에 구비되고 소정의 블럭선택신호(또는 펄스신호) 및 라이트 인에이블신호에 의해서 제어되는 제1비트라인프리차아지회로와, 상기 비트라인의 다른 한쪽 끝단에 구비되고 상기 라이트 인에이블 신호에 의해서 제어되는 제2비트라인프리차아지 회로를 적어도 가지고, 상기 비트라인의 프리차아지시간 및 라이트 리커버리시간이 최소화됨을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 제2비트라인 프리차아지 회로가 항상 턴온됨을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019920005283A 1992-03-30 1992-03-30 반도체 메모리 장치의 비트라인 프리차아지회로 KR970011971B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920005283A KR970011971B1 (ko) 1992-03-30 1992-03-30 반도체 메모리 장치의 비트라인 프리차아지회로
JP4321779A JPH05290575A (ja) 1992-03-30 1992-12-01 半導体メモリ装置
US08/039,741 US5349560A (en) 1992-03-30 1993-03-30 Semiconductor memory device with improved bit line precharged circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920005283A KR970011971B1 (ko) 1992-03-30 1992-03-30 반도체 메모리 장치의 비트라인 프리차아지회로

Publications (2)

Publication Number Publication Date
KR930020447A true KR930020447A (ko) 1993-10-19
KR970011971B1 KR970011971B1 (ko) 1997-08-08

Family

ID=19331103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005283A KR970011971B1 (ko) 1992-03-30 1992-03-30 반도체 메모리 장치의 비트라인 프리차아지회로

Country Status (3)

Country Link
US (1) US5349560A (ko)
JP (1) JPH05290575A (ko)
KR (1) KR970011971B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574695A (en) * 1994-03-04 1996-11-12 Kabushiki Kaisha Toshiba Semiconductor memory device with bit line load circuit for high speed operation
US5623450A (en) * 1995-09-08 1997-04-22 International Business Machines Corporation Conditional recharge for dynamic logic
KR0172345B1 (ko) * 1995-11-27 1999-03-30 김광호 반도체 메모리 장치의 하이퍼 페이지 모드의 데이터 출력신호 제어회로
JPH10106264A (ja) * 1996-09-26 1998-04-24 Nec Corp 半導体記憶装置
US5793682A (en) * 1996-11-01 1998-08-11 Cypress Semiconductor Corp. Circuit and method for disabling a bitline load
US5745421A (en) * 1996-11-08 1998-04-28 Texas Instruments Incorporated Method and apparatus for self-timed precharge of bit lines in a memory
US5828610A (en) * 1997-03-31 1998-10-27 Seiko Epson Corporation Low power memory including selective precharge circuit
US5883841A (en) * 1997-09-26 1999-03-16 Advanced Micro Devices, Inc. Selective bit line recovery in a memory array
GB2379546A (en) * 2000-07-07 2003-03-12 Mosaid Technologies Inc A method and apparatus for accelerating signal equalization between a pair of signal lines
US6631093B2 (en) * 2001-06-29 2003-10-07 Intel Corporation Low power precharge scheme for memory bit lines
KR100518534B1 (ko) * 2002-07-08 2005-10-04 삼성전자주식회사 동작속도를 향상시키기 위한 개선된 구조를 가지는 반도체메모리 장치
KR100518543B1 (ko) * 2002-12-04 2005-10-04 삼성전자주식회사 프리차지 회로를 제어하는 프리차지 제어회로, 이를구비하는 반도체 메모리장치 및 프리차지 회로를제어하는 프리차지 제어신호를 생성하는 방법
US7218564B2 (en) * 2004-07-16 2007-05-15 Promos Technologies Inc. Dual equalization devices for long data line pairs
KR100623618B1 (ko) * 2005-03-31 2006-09-14 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US20070070720A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Voltage generator for use in semiconductor device
KR100835279B1 (ko) * 2006-09-05 2008-06-05 삼성전자주식회사 수직 채널 구조를 가지는 트랜지스터를 구비하는 반도체메모리 장치
WO2008002645A2 (en) * 2006-06-28 2008-01-03 Cypress Semiconductor Corporation Memory device and method for selective write based on input data value
KR101736383B1 (ko) * 2010-08-03 2017-05-30 삼성전자주식회사 메모리 장치, 이의 프리차지 제어 방법, 및 이를 포함하는 장치들
GB2525904B (en) * 2014-05-08 2018-05-09 Surecore Ltd Memory unit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253093A (ja) * 1984-05-30 1985-12-13 Fujitsu Ltd 半導体記憶装置
JPS6383991A (ja) * 1986-09-29 1988-04-14 Toshiba Corp スタテイツク型メモリ
JPH0821236B2 (ja) * 1987-01-26 1996-03-04 株式会社日立製作所 半導体記憶装置
US4802129A (en) * 1987-12-03 1989-01-31 Motorola, Inc. RAM with dual precharge circuit and write recovery circuitry
JPH02168495A (ja) * 1988-12-22 1990-06-28 Nec Corp 半導体集積回路
JPH07118196B2 (ja) * 1988-12-28 1995-12-18 株式会社東芝 スタティック型半導体メモリ
US4928268A (en) * 1989-04-21 1990-05-22 Motorola, Inc. Memory using distributed data line loading

Also Published As

Publication number Publication date
US5349560A (en) 1994-09-20
KR970011971B1 (ko) 1997-08-08
JPH05290575A (ja) 1993-11-05

Similar Documents

Publication Publication Date Title
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
KR100546307B1 (ko) 글로벌 입출력라인을 프리차지 및/또는 이퀄라이징하기위한 프리차지 회로를 구비하는 반도체 장치 및프리차지 및/또는 이퀄라이즈하는 트랜지스터의 레이아웃
KR840003146A (ko) 다이나믹(Dynamic) RAM 집적회로 장치
KR890016573A (ko) 반도체기억장치
KR950006850A (ko) 선택기 회로
KR940010353A (ko) 임의접근 기억장치
KR880004479A (ko) 다이나믹형 반도체기억장치
KR900003895A (ko) 반도체메모리셀 및 반도체메모리장치
KR900005444A (ko) 속기 기능을 지닌 반도체 메모리 장치
KR950030360A (ko) 반도체 기억장치
KR860004409A (ko) 반도체 기억장치
KR860003603A (ko) 반도체 메모리
EP0191074A1 (en) SUPPORT CIRCUIT FOR IMPROVING THE RISE TIME OF AN ELECTRONIC SIGNAL.
KR880011797A (ko) 반도체 기억장치
KR970017616A (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
KR910000388B1 (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리장치
KR940010317A (ko) 반도체 집적 회로 장치에서 안정하게 동작하는 신호 출력 회로 및 그의 전원 배선의 배치
KR910020724A (ko) 반도체 기억장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR930003159A (ko) 반도체 기억장치
KR920013654A (ko) 반도체 장치
KR860006875A (ko) 반도체 장치
KR950020734A (ko) 반도체 기억장치
KR940018985A (ko) 테스트 회로를 갖는 반도체 메모리 장치(Semiconductor Memory Device Having Test Circuit)
KR930005199A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
G160 Decision to publish patent application
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee