KR890016573A - 반도체기억장치 - Google Patents

반도체기억장치 Download PDF

Info

Publication number
KR890016573A
KR890016573A KR1019890004803A KR890004803A KR890016573A KR 890016573 A KR890016573 A KR 890016573A KR 1019890004803 A KR1019890004803 A KR 1019890004803A KR 890004803 A KR890004803 A KR 890004803A KR 890016573 A KR890016573 A KR 890016573A
Authority
KR
South Korea
Prior art keywords
region
data lines
memory cell
data line
memory device
Prior art date
Application number
KR1019890004803A
Other languages
English (en)
Other versions
KR0134776B1 (ko
Inventor
유끼히데 스즈끼
마사야 무라나까
마사미찌 이시하라
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초엘에스아이엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초엘에스아이엔지니어링 가부시끼가이샤 filed Critical 미다 가쓰시게
Publication of KR890016573A publication Critical patent/KR890016573A/ko
Application granted granted Critical
Publication of KR0134776B1 publication Critical patent/KR0134776B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음

Description

반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 실시예인 공유센스방식을 사용한 DRAM의 주요부의 등가회로도. 제 3 도는 본 발명의 실시예인 공유센스방식을 사용한 DRAM의 주요부 단면도로써, 좌측은 상기 제 2 도의 메모리셀 M이 대응하는 단면도이고, 우측은 상기 제 2 도의 프리차지회로 DPI의 일부에 대응하는 단면도.

Claims (6)

  1. 반도체기판의 제 1 의 영역에 마련되어 서로 평행하게 연장하는 여러개의 제 1의 데이타선, 상기 여러개의 제 1 의 데이선과 각각 교차하는 부분에서 적어도 1개의 MISFET를 포함하는 제 1 의 메모리셀이 마련되어 제 1 의 메모리셀 어레이를 구성하고, 상기 제 1 의 영역에 마련되어 상기 제 1 의 데이타선의 연장방향과 다른 방향으로 서로 평행하게 연장하는 여러개의 제 1 의 워드선, 상기 반도체기판의 제 1 의 영역과 대향하는 위치에 마련된 제 2 의 영역, 상기 제 2 의 영역에 마련되어 상기 제 1의 데이타선과 동일방향으로 서로 평행하게 연장하는 여러개의 제 2 의 데이타선, 상기 여러개의 제 2 의 데이타선과 교차하는 부분에서 적어도 1개의 MISFET를 포함하는 제 2 의 메모리셀이 마련되어 제 2 의 메모리셀 어레이를 구성하고, 상기 제 2 의 영역에 마련되어 상기 제 1의 워드선과 동일방향으로 연장하고, 서로 평행하게 연장하는 여러개의 제 2 의 워드선, 상기 제 1의 메모리 셀 및 제 2 의 메모리셀에 기억된 정보를 리드, 또는 상기 제 1의 메모리셀 및 제 2 의 메모리셀에 정보를 라이트하기 위한 주변회로가 마련되고, 상기 주변회로는 상기 여러개의 제1 및 제 2 의 데이타선에 대응하는 여러개의 제 3 의 데이타선을 갖고, 상기 제 1의 영역과 제 2 의 영역사이에 마련된 제 3 의 영역 및 상기 제 1의 영역과 상기 제 3 의 영역사이에 마련되고 상기 여러개의 제 1의 데이타선의 각각과 직렬로 접속된 여러개의 제 1의 스위치용 MISFET와 상기 제 2 의 영역과 제 3 의 영역사이에 마련되고 상기 여러 개의 제 2 의 데이타선의 각각과 접속된 여러개의 제 2 의 스위치용 MISFET를 포함하며, 상기 여러개의 제 1의 스위치용 MISFET와 상기 여러개의 제 2 의 스위치용 MISFET는 상기 제 3 의 영역에 마련된 주변회로의 여러개의 제 3 의 데이타선에 각각 접속되고, 상기 여러개의 제 3 의 데이타선의 적어도 1개에는 상기 제 1의 메모리셀 및 상기 제 2 의 메모리셀에서 리드되는 정보를 공통으로 측정할 수 있는 측정용 단자가 마련되어 있는 반도체 기억장치.
  2. 특허청구의 범위 제 1 항에 있어서, 상기 측정용단자는 상기 데이타선을 형성하는 배선층보다 위층인 배선층에 의해 형성되고, 상기 데이타선을 형성하는 배선충에 전자적으로 접속되는 반도체기억장치.
  3. 특허청구의 범위 제 2 항에 있어서, 상기 측정용 단자는 상기 제 3 의 영역에 형성된 적어도 상기 메모리셀에서 리드되는 정보의 측정시에 고정전위로 되는 배선충 사이에 배치되는 반도체기억장치.
  4. 특허청구의 범위 제 3 항에 있어서, 상기 고정전위로 되는 배선층은 상기 측정용 단자를 형성하는 배선층과 동일층의 배선층에 의해 형성되는 반도체 기억장치.
  5. 특허청구의 범위 제 4 항에 있어서, 상기 제1, 제2 및 제3의 데이타선은 각각 여러개의 상보성 데이타선쌍을 갖고 있으며, 상기 제3의 데이타선의 여러개의 상보성 데이타선쌍에 상기 측정용 단자가 1조 마련되는 반도체 기억장치.
  6. 특허청구의 범위 제 1 항에 있어서, 상기 제1 및 제2의 메모리 셀은 DRAM의 메모리셀인 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890004803A 1988-04-28 1989-04-12 반도체 기억장치 KR0134776B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63108748A JPH01278065A (ja) 1988-04-28 1988-04-28 半導体記憶装置
JP63-108748 1988-04-28

Publications (2)

Publication Number Publication Date
KR890016573A true KR890016573A (ko) 1989-11-29
KR0134776B1 KR0134776B1 (ko) 1998-04-20

Family

ID=14492510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890004803A KR0134776B1 (ko) 1988-04-28 1989-04-12 반도체 기억장치

Country Status (3)

Country Link
US (1) US5021998A (ko)
JP (1) JPH01278065A (ko)
KR (1) KR0134776B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257235A (en) * 1989-04-25 1993-10-26 Kabushiki Kaisha Toshiba Semiconductor memory device having serial access mode
JP2825291B2 (ja) * 1989-11-13 1998-11-18 株式会社東芝 半導体記憶装置
KR940008296B1 (ko) * 1991-06-19 1994-09-10 삼성전자 주식회사 고속 센싱동작을 수행하는 센스앰프
DE4139719C1 (ko) * 1991-12-02 1993-04-08 Siemens Ag, 8000 Muenchen, De
JPH0668667A (ja) * 1992-08-19 1994-03-11 Hitachi Ltd 半導体集積回路装置
JPH06162779A (ja) * 1992-11-24 1994-06-10 Oki Electric Ind Co Ltd 半導体記憶装置におけるセンスアンプ制御回路
JP3364523B2 (ja) * 1993-05-31 2003-01-08 三菱電機株式会社 半導体装置
US5400274A (en) * 1994-05-02 1995-03-21 Motorola Inc. Memory having looped global data lines for propagation delay matching
US5537346A (en) * 1994-05-20 1996-07-16 Samsung Electronics Co., Ltd. Semiconductor memory device obtaining high bandwidth and signal line layout method thereof
US5506816A (en) * 1994-09-06 1996-04-09 Nvx Corporation Memory cell array having compact word line arrangement
JPH11297096A (ja) * 1998-04-14 1999-10-29 Mitsubishi Electric Corp 半導体記憶装置
JP4787437B2 (ja) * 2001-09-18 2011-10-05 セイコーインスツル株式会社 半導体装置の製造方法
FR2854731B1 (fr) * 2003-05-05 2005-08-12 St Microelectronics Sa Circuit integre et procede de test associe
JP4907967B2 (ja) * 2005-12-01 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7605410B2 (en) * 2006-02-23 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE102007023024B4 (de) * 2007-05-16 2014-09-11 Qimonda Ag Halbleiter-Speicherbauelement mit Vorladungs-/Homogenisier-Schaltung sowie elektronisches System mit einem derartigen Halbleiterspeicherbauelement und Speicherbauelement-Modul mit einem derartigen Halbleiter-Speicherbauelement
US8064255B2 (en) 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US9646961B1 (en) 2016-04-04 2017-05-09 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, TS-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
US11074964B1 (en) * 2020-03-20 2021-07-27 Micron Technology, Inc. Integrated assemblies comprising digit lines configured to have shunted ends during a precharge operation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2464700A1 (fr) * 1979-09-14 1981-03-20 Gourlandt Albert Procede et appareil de debecquage automatique de volatiles, de preference de jeunes poussins, dindonneaux, pintadeaux
JPS6065545A (ja) * 1983-09-21 1985-04-15 Hitachi Micro Comput Eng Ltd 半導体装置の製造方法
JPH0834213B2 (ja) * 1986-03-18 1996-03-29 富士通株式会社 共鳴トンネル半導体装置
JPH065691B2 (ja) * 1987-09-26 1994-01-19 株式会社東芝 半導体素子の試験方法および試験装置

Also Published As

Publication number Publication date
JPH01278065A (ja) 1989-11-08
KR0134776B1 (ko) 1998-04-20
US5021998A (en) 1991-06-04

Similar Documents

Publication Publication Date Title
KR890016573A (ko) 반도체기억장치
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR840003146A (ko) 다이나믹(Dynamic) RAM 집적회로 장치
EP0096359A2 (en) Semiconductor memory device
KR960032759A (ko) 메모리 장치
KR960701449A (ko) 랜덤 액세스 메모리에 기초하여 구성할 수 있는 어레이(random access memory(ram) based configurable arrays)
KR890004321A (ko) 로직마크로 및 랜덤억세스메모리 마크로를 구비한 반도체 집적회로장치
KR910005307A (ko) 비트라인 접촉영역과 스토레이지 캐패시터 접촉영역을 갖는 반도체 메모리 장치
KR840008195A (ko) 반도체 메모리 장치
KR920003517A (ko) 비트 라인에 대해 경사지게 배열된 메모리 매트릭스를 갖고 있는 반도체 메모리 디바이스
KR850006983A (ko) 반도체 메모리 장치
ES8202178A1 (es) Una formacion de memoria electronica de circuito integrado
KR850004877A (ko) 배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리
KR880011797A (ko) 반도체 기억장치
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
KR930005020A (ko) 망사 구조의 전원선을 가지는 반도체 메모리 장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR920010632A (ko) 반도체 메모리 디바이스
KR930022561A (ko) 반도체 기억장치
KR930010988A (ko) 반도체 메모리 셀
GB2149250A (en) Dynamic memory
KR910008836A (ko) 반도체기억장치
US5698872A (en) Semiconductor memory wherein metallic interconnection layer is applied with the same potential as word line and is connected to word line in regions other than memory cells
KR860004410A (ko) 반도체 메모리
KR880011804A (ko) 반도체 집적회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011228

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee