KR850004877A - 배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리 - Google Patents

배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리 Download PDF

Info

Publication number
KR850004877A
KR850004877A KR1019840008023A KR840008023A KR850004877A KR 850004877 A KR850004877 A KR 850004877A KR 1019840008023 A KR1019840008023 A KR 1019840008023A KR 840008023 A KR840008023 A KR 840008023A KR 850004877 A KR850004877 A KR 850004877A
Authority
KR
South Korea
Prior art keywords
memory cell
integrated circuit
decoder
circuit device
semiconductor integrated
Prior art date
Application number
KR1019840008023A
Other languages
English (en)
Other versions
KR930000761B1 (ko
Inventor
가즈히고 가지가야
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR850004877A publication Critical patent/KR850004877A/ko
Application granted granted Critical
Publication of KR930000761B1 publication Critical patent/KR930000761B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음

Description

배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 설명하기 위한 DRAM의 개략적인 평면도.
제2도는 본 발명의 제1실시예를 설명하기 위한 DRAM의 중요부분의 등가회로도.
제3도는 본 발명의 제1실시예를 설명하기 위한 메모리셀 어레이의 중요부분을 표시한 평면도.

Claims (12)

  1. 세로 방향으로 연장되어 설치된 다수개의 워드선을 포함하는 메모리셀 어레이와, 가로방향으로 연장되어 설치되고 또한 상기 워드선과 교차하고 있는 다수개의 비트선과 그리고 상기 워드선과 상기 비트선이 서로 교차하는 소정의 위치에 배치된 다수개의 메모리셀, 그리고 그의 출력부가 상기 워드선에 전기적으로 접속된 제1 데코우더, 그리고 또 상기 메모리 셀 어레이의 윗쪽에 연장되어 실치되고 상기 데코우더의 입력부에 접속된 다수개의 신호선에 의하여 구성되고 상기 각 신호선은 2개 또는 그 이상의 수의 워드선에 대하여 소정의 수의 신호선이 설치되는 것을 특징으로 하는 반도체 집적회로장치.
  2. 상기 신호선은 상기 워드선 보다도 낮은 시이트 저항을 갖는 도전성 재료로 만들어지는 것을 특징으로 하는 특허청구범위 제1항 기재의 반도체 집적회로장치.
  3. 상기 신호선은 상기 워드선 윗쪽의 절연막 위에 형성되고 일반적으로 상기 세로 방향으로 연장되어 있는 것을 특징으로 하는 특허청구 범위 제1항 기재의 반도체 집적회로장치.
  4. 상기 제1 데코우더는 상기 각각의 신호선과 상기 대응하는 소정의 수의 워드선과의 사이에 결합된 다수개의 스위칭 회로를 포함하며, 상기 스위칭 회로는 이 스위칭 회로에다 선택신호를 공급하기 위한 선택선에 결합되어 있고, 상기 스위칭 호로는 선택선에 공급되는 선택신호에 의하여 선택된 워드선을 상기 신호선에 결합시키는 것을 특징으로 하는 특허청구 범위 제1항 기재의 반도체 집적회로장치.
  5. 상기 스위칭회로의 각각의 스위칭(MISFET)와, 그의 소오스와 드레인이 선택선과 상기 스위칭(MISFET)의 게이트 사이에 접속된 컷트용(MISFET)를 포함하며, 상기 컷트용(MISFET)는 또 기준 전위에 접속된 게이트 전극을 포함하는 것을 특징으로 하는 특허청구 범위 제4항 기재의 반도체 집적회로장치
  6. 상기 메모리셀의 각각의 축적용 캐파시터와, 그의 소오스와 드레인이 비트선과 상기 축적용 캐파시터 사이에 접속된(MISFET)로 구성되는 것을 특징으로 하는 특허청구 범위 제1항 기재의 반도체 집적회로장치.
  7. 상기 워드선은 다결정 실리콘으로 구성되고, 상기 신호선은 알미늄으로 구성되는 것을 특징으로 하는 특허청구 범위 제1항 기재의 반도체 집적회로장치.
  8. 상기 신호선에 결합된 출력부와 상기 신호선의 소정의 하나를 선택하기 위한 선택 신호를 받아들이는 입력부를 갖는 제2 데코우더를 더 포함하는 것을 특징으로 하는 특허청구 범위 제1항 기재의 반도체 집적회로장치.
  9. 상기 제1과 제2의 데코우더는, 상기 제2 데코우더의 출력부로부터 상기 메모리셀 어레이의 윗쪽을 연장하여 상기 제1 데코우더로 가는 신호선들과는 상기 메모리셀 어레이의 반대쪽에 설치되는 것을 특징으로 하는 특허청구 범위 제8항 기재의 반도체 집적회로장치.
  10. 상기 반도체 집적회로 장치는 상기 세로 방향으로 배열된 복수개의 메모리셀 어레이들을 포함하며, 상기 제1 데코우더는 최소한 상기 2개의 메모리 셀 어레이 사이에 삽입되고, 또 상기 제2 데코우더는 상기 복수개의 메모리셀 어레이들의 한쪽 끝에 설치하여서 상기 메모리셀 어레이들 중에서 최소한 하나의 메모리셀 어레이는 상기 제1 데코우더와 상기 제2 데코우더 사이에 배치되도록 하고 상기 신호선은 상기 제1 데코우더와 제2 데코우더 사이에 배치된 메모리 셀 어레이의 윗쪽을 연장하고 입는 것을 특징으로 하는 특허청구범위 제8항 기재의 반도체 집적회로장치.
  11. 상기 집적회로 장치는 최소한 3개의 메모리셀 어레이로 구성되고, 또 최소한 상기 제1 데코우더를 2개 설치하며 상기 각각의 제1 데코우더들은 한쌍의 상기 메모리셀 어레이의 사이에 설치하여서 상기 제2 데코우더의 출력부로 부터 나오는 상기 신호선들은 공통으로 상기 메모리셀 어레이의 윗쪽을 연장하여 지나서 상기 각 제1 데코우더의 입력부에 접속되는 것을 특징으로 하는 특허청구 범위 제10항 기재의 반도체 집적회로장치.
  12. 상기 집적회로 장치는 상기 세로방향으로 배열된 최소한 2개의 메모리셀 어레이를 포함하고, 상기 제2 데코우더는 상기 2개의 메모리셀 어레이들 사이에 설치되며, 그리고 또한 상기 집적회로 장치는 최소한 2개의 제1 데코우더를 포함하고 이들 제1 데코우더들은 상기 각 메모리셀 어레이의 반대쪽에 배치시켜서 상기 각 메모리셀 어레이가 상기 제2 데코우더와 하나의 상기 제1 데코우더 사이에 위치하게 하고, 상기 제2 데코우더의 출력부로부터 나오는 상기 신호선은 상기 메모리셀 어레이의 윗쪽을 연장하여 상기 제1 데코우더의 입력부로 가는 것을 특징으로 하는 특허청구범위 제8항 기재의 반도체 집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840008023A 1983-12-23 1984-12-17 배선지연이 적은 배선 및 데코우더를 가진 반도체 집적회로장치 KR930000761B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58-241965 1983-12-23
JP58241965A JPH0682801B2 (ja) 1983-12-23 1983-12-23 半導体記憶装置とそのレイアウト方法

Publications (2)

Publication Number Publication Date
KR850004877A true KR850004877A (ko) 1985-07-27
KR930000761B1 KR930000761B1 (ko) 1993-02-01

Family

ID=17082208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008023A KR930000761B1 (ko) 1983-12-23 1984-12-17 배선지연이 적은 배선 및 데코우더를 가진 반도체 집적회로장치

Country Status (7)

Country Link
US (2) US4709351A (ko)
JP (1) JPH0682801B2 (ko)
KR (1) KR930000761B1 (ko)
DE (1) DE3447722A1 (ko)
GB (1) GB2152752B (ko)
HK (1) HK47990A (ko)
IT (1) IT1179531B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740602B2 (ja) * 1985-09-25 1995-05-01 セイコーエプソン株式会社 半導体記憶装置
US4829351A (en) * 1987-03-16 1989-05-09 Motorola, Inc. Polysilicon pattern for a floating gate memory
US4992981A (en) * 1987-06-05 1991-02-12 International Business Machines Corporation Double-ended memory cell array using interleaved bit lines and method of fabrication therefore
US5204842A (en) * 1987-08-05 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory with memory unit comprising a plurality of memory blocks
US5014242A (en) * 1987-12-10 1991-05-07 Hitachi, Ltd. Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit
JP2790287B2 (ja) * 1988-08-12 1998-08-27 株式会社東芝 集積回路の配置構造
EP0632461B1 (en) * 1988-10-28 1998-02-25 Texas Instruments Incorporated Memory device
US5117389A (en) * 1990-09-05 1992-05-26 Macronix International Co., Ltd. Flat-cell read-only-memory integrated circuit
JP3242101B2 (ja) * 1990-10-05 2001-12-25 三菱電機株式会社 半導体集積回路
US5200355A (en) * 1990-12-10 1993-04-06 Samsung Electronics Co., Ltd. Method for manufacturing a mask read only memory device
US5396100A (en) * 1991-04-05 1995-03-07 Hitachi, Ltd. Semiconductor integrated circuit device having a compact arrangement of SRAM cells
JP3186084B2 (ja) * 1991-05-24 2001-07-11 日本電気株式会社 半導体メモリー装置
JP3333352B2 (ja) * 1995-04-12 2002-10-15 株式会社東芝 半導体記憶装置
US6388314B1 (en) 1995-08-17 2002-05-14 Micron Technology, Inc. Single deposition layer metal dynamic random access memory
US5640338A (en) * 1995-12-07 1997-06-17 Hyundai Electronics Industries Co. Ltd. Semiconductor memory device
KR100224779B1 (ko) * 1996-12-31 1999-10-15 김영환 로오 디코더 회로
US5903491A (en) 1997-06-09 1999-05-11 Micron Technology, Inc. Single deposition layer metal dynamic random access memory
JPH1126604A (ja) * 1997-07-03 1999-01-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3408466B2 (ja) * 1999-08-23 2003-05-19 エヌイーシーマイクロシステム株式会社 半導体記憶装置
JP2002270788A (ja) * 2001-03-14 2002-09-20 Fujitsu Ltd 半導体装置及びその製造方法
US6738301B2 (en) 2002-08-29 2004-05-18 Micron Technology, Inc. Method and system for accelerating coupling of digital signals
JP2011242541A (ja) * 2010-05-17 2011-12-01 Panasonic Corp 半導体集積回路装置、および標準セルの端子構造
KR20120033510A (ko) * 2010-09-30 2012-04-09 주식회사 하이닉스반도체 반도체 집적 회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560940A (en) * 1968-07-15 1971-02-02 Ibm Time shared interconnection apparatus
JPS5854654A (ja) * 1981-09-28 1983-03-31 Nec Corp 半導体集積回路装置
JPS602781B2 (ja) * 1982-03-03 1985-01-23 富士通株式会社 半導体記憶装置
US4618945A (en) * 1982-08-11 1986-10-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory device

Also Published As

Publication number Publication date
JPS60134460A (ja) 1985-07-17
KR930000761B1 (ko) 1993-02-01
GB8431412D0 (en) 1985-01-23
GB2152752B (en) 1988-03-02
USRE36813E (en) 2000-08-08
GB2152752A (en) 1985-08-07
US4709351A (en) 1987-11-24
IT1179531B (it) 1987-09-16
HK47990A (en) 1990-06-29
JPH0682801B2 (ja) 1994-10-19
DE3447722A1 (de) 1985-07-04
IT8424228A0 (it) 1984-12-21

Similar Documents

Publication Publication Date Title
KR850004877A (ko) 배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리
KR850000798A (ko) 반도체 집적회로 장치
KR890016573A (ko) 반도체기억장치
KR840003146A (ko) 다이나믹(Dynamic) RAM 집적회로 장치
KR930017189A (ko) 반도체롬
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR910006996A (ko) 비휘발성 메모리 어레이
KR940022836A (ko) 낸드형 쎌 구조를 가지는 불휘발성 반도체집적회로
KR900003895A (ko) 반도체메모리셀 및 반도체메모리장치
KR930005020A (ko) 망사 구조의 전원선을 가지는 반도체 메모리 장치
KR880003332A (ko) 집적 메모리 회로
KR880011797A (ko) 반도체 기억장치
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
KR940026952A (ko) 반도체 메모리 장치
KR910005459A (ko) 반도체메모리장치 및 그 제조방법
KR870010550A (ko) 바이폴라 및 mos 장치를 갖춘 트랜스리니어 스태틱 메모리 셀
EP0421168B1 (en) Semiconductor memory with metallic interconnection layer of the same potential as the word line and connected thereto outside of the memory cell region
KR100258345B1 (ko) 파워라인의 배치구조를 개선한 반도체 메모리 장치
KR860004408A (ko) 반도체 메모리 장치
KR910019055A (ko) 반도체 메모리 장치
US4584671A (en) Semiconductor memories
KR980006297A (ko) 다중 레벨 도전체 워드라인 스트래핑 방법
KR910017423A (ko) 반도체 메모리 장치
KR940022852A (ko) 반도체기억장치
KR890002888A (ko) 반도체 집적회로장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020124

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee