KR860006875A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR860006875A
KR860006875A KR1019860000404A KR860000404A KR860006875A KR 860006875 A KR860006875 A KR 860006875A KR 1019860000404 A KR1019860000404 A KR 1019860000404A KR 860000404 A KR860000404 A KR 860000404A KR 860006875 A KR860006875 A KR 860006875A
Authority
KR
South Korea
Prior art keywords
iil
semiconductor integrated
integrated circuit
gate
circuit device
Prior art date
Application number
KR1019860000404A
Other languages
English (en)
Inventor
가즈오 와다나베 (외 2)
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60034341A external-priority patent/JPS61194696A/ja
Priority claimed from JP60034342A external-priority patent/JPS61194697A/ja
Priority claimed from JP60086398A external-priority patent/JPS61245623A/ja
Priority claimed from JP60086373A external-priority patent/JPS61245567A/ja
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR860006875A publication Critical patent/KR860006875A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/0823—Multistate logic
    • H03K19/0826—Multistate logic one of the states being the high impedance or floating state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명을 사용한 IIL RAM의 블럭도. 제4도는 IIL RAM에 있어서의 주요부의 회로구성을 도시한 회로도. 제5도는 제4도에 도시한 메모리 셀의 회로구성을 보다 구체적으로 도시한 회로도.

Claims (11)

  1. 다음으로 구성되는 반도체 집적 회로 장치. 트라이스테트 IIL 게이트를 사용해서 구성된 논리 회로.
    상기 트라이스테트 IIL 게이트는, 그의 출력이 하이, 로우 및 푸로팅 상태의 3수치를 취하는 것이 가능한 IIL 게이트이고, 출력의 푸로팅 상태는 제어단자로서의 인바스트란지스타의 에미타를 기준전위에서 잘라 떨어지게 하는 것에 의해서 행하여진다.
  2. 특허청구의 범위 제1항 기재의 반도체 집적회로 장치에 있어서, 상기 논리회로는 랜덤 액세스 메모리이고, 그 랜덤 액세스 메모리는 다음으로 구성된다.
    정보를 그 내부에다 저장하는 다수개의 메모리 셀과, 상기 각 메모리 셀이 워드선과 상보 데이타선의 쌍과 결합하기 위해서 상기 다수의 메모리 셀에 결합된 다수의 워드선과 다수의 상보 데이타선의 쌍 그리고 상기 워드선과 상기 상보 데이타선의 쌍에 결합된 어드레스회로, 상기 어드레스 회로는 소정의 워드선을 선택하기 위한 워드선 선택 신호를 발생하고, 또 소정의 상보 데이타선의 쌍을 선택하기 위한 상보 데이타선 선택신호를 발생하는 것에 의해서, 소정의 메모리셀을 선택하기 위한 수단을 포함한다. 여기서 상기 1개의 메모리셀은 데이타 유지회로와, 트라이스테트 IIL 게이트를 사용해서 구성된 트란스화 게이트로 되고, 그 트란스화게이트는 상기 상보 데이타선의 쌍과 상기 데이타선 유지회로와의 사이에 마련되고 그 트란스화게이트를 푸로팅 상태로 하는지, 아닌지의 제어가 상기 워드선 선택신호에 의해서 행하여진다.
  3. 특허청구의 범위 제2항 기재의 반도체 집적회로 장치에 있어서, 상보 데이타선쌍에 나타나는 호출데이타를 검출하는 센스수단은 IIL을 사용해서 구성되어 있다.
  4. 특허청구의 범위 제2항 기재의 반도체 집적회로 장치에 있어서, 상보 데이타선 쌍으로서, 데이타선 호출전용의 상보 데이타선 쌍과, 기억 전용의 상보 데이타선쌍의 2종류를 마련하고, 상기 데이타선쌍의 각각을, IIL 트라이스테트 게이트를 사용해서 구성된 트란스화게이트를 거쳐서 메모리셀에 접속하고, 상기 트란스화 게이트를 푸로팅 상태로 하는지, 아닌지의 제어가 상기 워드선 선택신호에 의해서 행하여진다.
  5. 특허청구의 범위 제1항 기재의 반도체 집적회로 장치에 있어서, 논리회로는 2개의 트라이스테트 IIL 게이트를 사용해서 구성된 엑스쿠루시부 노아(혹은 오아) 회로이다. 그 엑스쿠루시부 노아(오아) 회로는 제1IIL의 입력을 제2IIL의 제어 단자에도 공통으로 입력하고, 제2IIL의 입력을 제1IIL의 제어단자에도 공통으로 입력하는 회로구성으로 되어 있고, 또 상기 제1IIL 및 제2IIL의 출력단자를 접속해서 공통의 출력단자에서 출력을 얻도록 되어 있다.
  6. 특허청구의 범위 제1항 기재의 반도체 집적회로장치에 있어서, 논리회로는 2개의 트라이스테트 IIL게이트를 사용해서 구성된 입력 데이타의 대소를 비교하는 비교회로이고, 그 비교회로는 제1IIL의 입력을 제2IIL의 제어단자에도 공통으로 입력하고, 제2IIL의 입력을 제1IIL의 제어단자에도 공통으로 입력하는 회로구성이고, 상기 제1 및 제2의 각 IIL의 출력의 조합에 의해서 입력신호의 대소 비교를 행한다.
  7. 특허청구의 범위 제6항 기재의 반도체 집적회로 장치에 있어서, 제1 및 제2의 IIL의 출력수를 각각 2개로 하고, 각각의 출력단자의 하나를 공통 접속해서 그의 공통 접속 끝에 인바타를 거쳐서 출력을 얻는 제3의 출력단자를 마련하고, 제1IIL의 출력 및 제2IIL의 출력 및 이 제3의 출력단자의 출력의 조합으로 입력데이타의 대소비교를 행한다.
  8. 특허청구의 범위 제1항 기재의 반도체 집적회로장치에 있어서, 상기 논리회로는, 위상이 틀리는 제어신호에 의해서 제어되는 제1종류 및 제2종류의 트라이스테트 IIL을 다수 포함하고, 상기 다수의 제1종류의 트라이스테트 IIL은 반도체 기체내에 형성된 제1의 섬영역 내에 종합해서 마련되고, 상기 다수의 제2종류의 트라이스테트 IIL은, 상기 반도체 기체내에 형성된 제2의 섬영역내에 종합해서 마련되고, 상기 제1의 섬영역 및 제2의 섬영역의 전위를 제어하는 것에 의해서 상기 다수의 제1종류의 트라이스테트 IIL 및 제2종류의 다수의 트라이스테트 IIL을 공통으로 제어하도록 되어 있다.
  9. 특허청구의 범위 제8항 기재의 반도체 집적회로장치에 있어서, 제1종류의 IIL과 제2종류의 IIL은 기억장치의 메모리셀을 구성한다.
  10. 특허청구의 범위 제1항 기재의 반도체 집적회로장치에 있어서, 논리회로는 산술 논리 유닛트(ALU)를 구성한다.
  11. 특허청구의 범위 제1항 기재의 반도체 집적회로장치에 있어서, 반도체 집적회로 장치는 싱글칩 마이콘이다.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860000404A 1985-02-25 1986-01-23 반도체 장치 KR860006875A (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP60034341A JPS61194696A (ja) 1985-02-25 1985-02-25 半導体記憶装置
JP34341 1985-02-25
JP86373 1985-02-25
JP60034342A JPS61194697A (ja) 1985-02-25 1985-02-25 半導体装置
JP60086398A JPS61245623A (ja) 1985-04-24 1985-04-24 論理回路
JP34342 1985-04-24
JP86398 1985-04-24
JP60086373A JPS61245567A (ja) 1985-04-24 1985-04-24 半導体集積回路装置

Publications (1)

Publication Number Publication Date
KR860006875A true KR860006875A (ko) 1986-09-15

Family

ID=27459914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860000404A KR860006875A (ko) 1985-02-25 1986-01-23 반도체 장치

Country Status (2)

Country Link
US (1) US4841484A (ko)
KR (1) KR860006875A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114895612A (zh) * 2022-07-11 2022-08-12 深圳市杰美康机电有限公司 一种用于dsp芯片的仿真系统及仿真控制方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200924A (en) * 1989-03-30 1993-04-06 Synergy Semiconductor Corporation Bit line discharge and sense circuit
US5049767A (en) * 1989-05-01 1991-09-17 Honeywell Inc. Shared inverter outputs delay system
WO1991018394A1 (en) * 1990-05-17 1991-11-28 International Business Machines Corporation Read/write/restore circuit for memory arrays
US5553306A (en) * 1992-12-29 1996-09-03 International Business Machines Corporation Method and apparatus for controlling parallel port drivers in a data processing system
JPH07115356A (ja) * 1993-10-18 1995-05-02 Mitsubishi Electric Corp リセット信号出力回路及び半導体集積回路装置
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US8113215B2 (en) * 2007-06-21 2012-02-14 Philip Morris Usa Inc. Smoking article filter having liquid additive containing tubes therein
US8130547B2 (en) * 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390802A (en) * 1980-12-22 1983-06-28 Motorola, Inc. Low-voltage, high-noise immunity I2 L interface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114895612A (zh) * 2022-07-11 2022-08-12 深圳市杰美康机电有限公司 一种用于dsp芯片的仿真系统及仿真控制方法
CN114895612B (zh) * 2022-07-11 2022-09-27 深圳市杰美康机电有限公司 一种用于dsp芯片的仿真系统

Also Published As

Publication number Publication date
US4841484A (en) 1989-06-20

Similar Documents

Publication Publication Date Title
US4542486A (en) Semiconductor memory device
US4247791A (en) CMOS Memory sense amplifier
KR930000712B1 (ko) 반도체 집적회로
KR890004321A (ko) 로직마크로 및 랜덤억세스메모리 마크로를 구비한 반도체 집적회로장치
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
US4031415A (en) Address buffer circuit for semiconductor memory
KR880010422A (ko) 반도체 기억장치
US4112506A (en) Random access memory using complementary field effect devices
US3518635A (en) Digital memory apparatus
US4449203A (en) Memory with reference voltage generator
KR880004478A (ko) 반도체 기억장치
KR970012682A (ko) 강유전체 메모리장치 및 그 검사방법
KR930006736A (ko) 반도체 기억장치
KR920018753A (ko) 멀티포트 메모리(Multiport Memory)
KR880000968A (ko) 반도체 기억장치
KR970017616A (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
KR860006875A (ko) 반도체 장치
KR850008566A (ko) 대치용장 회로를 가진 반도체집적 회로
US4045785A (en) Sense amplifier for static memory device
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR890015270A (ko) 반도체메모리장치
KR950010141B1 (ko) 반도체 집적회로장치
US4380055A (en) Static RAM memory cell
US4114192A (en) Semiconductor memory device to reduce parasitic output capacitance
KR910019057A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid