KR930006736A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR930006736A
KR930006736A KR1019920016058A KR920016058A KR930006736A KR 930006736 A KR930006736 A KR 930006736A KR 1019920016058 A KR1019920016058 A KR 1019920016058A KR 920016058 A KR920016058 A KR 920016058A KR 930006736 A KR930006736 A KR 930006736A
Authority
KR
South Korea
Prior art keywords
redundant
word line
main word
memory cell
memory
Prior art date
Application number
KR1019920016058A
Other languages
English (en)
Inventor
마코토 사에키
기요시 나가이
히사에 야마무라
다다시 아베
다케시 후카자와
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치 세이사쿠쇼
오오노 미노루
히타치 쬬오 엘. 에스. 아이. 엔지니아링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치 세이사쿠쇼, 오오노 미노루, 히타치 쬬오 엘. 에스. 아이. 엔지니아링 가부시키가이샤 filed Critical 가나이 쓰토무
Publication of KR930006736A publication Critical patent/KR930006736A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

구제된 어드레스에 접근하는 경우 쌍진 메모리 메트 중 한쪽 포함된 메모리셀 영역에서 결함 메모리셀은 다른쪽 메모리 메트에 포함된 용장 메모리셀 영역에서 용장 메모리셀과 병렬로 선택된다.
용장 메모리셀을 선택하기 위한 용장 메인 워드선의 선택시 외부에서 공급된 접근 어드레스의 용장 사용이 적절한지 아닌지를 결정하기 위한 논리동작이 필요하지 않다 예를들면, 용장 메인 워드선은 칩 선택신호에 기초하여 선택레벨로 설정된다. 그 결과, 용장 메인 워드선의 구동시작 타이밍은 메인 워드선의 구동시작 타이밍보다 조금도 지연도지 않는다. 따라서 용장 서브 워드선의 선택구동 타이밍이 용장 메인 워드선의 구동 타이밍에서 지연 때문에 지연되는 것을 방지하는 것이 가능하다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 관한 스태이틱 RAM의 요부를 나타내는 상세 회로도,
제2도는 본 발명의 일실시예에 관한 스태이틱 RAM을 팩케징한 상태로 나타내는 설명도,
제3도는 본 발명의 일실시예에 관한 스태이틱 RAM의 칩을 나타내는 평면도.

Claims (7)

  1. 메인 워드선과, 상기 메인 워드선에 대응하여 메모리셀의 선택단다에 연결된 서브 워드선과, 상기 메인 워드선에 전송된 신호와 서브 워드 선택신호에 기초하여 상기 서브 워드선을 구동하기 위한 워드 구동수단과, 용장 메인 워드선과, 상기 용장 메인 워드선에 대응하여 용장 레모리셀의 선택단자에 연결된 용장서브 워드선과, 상기 용장 메인 워드선에 전송된 신호와 용장 선택신호에 기초하여 상기 용장 서브 워드선을 구동하기 위한 용장서브 워드선 구동수단과, 상기 메모리의 어드레스와 입력 어드레스를 비교하기 위한 어드레스 비교수단과, 상기 용장 메인 워드선을 상기 어드레스 비교수단의 출력의 의지하지 않고 선택레벨로 구동하기 위한 용장 메인 워드선 구동수단과, 상기 어드레스 비교수단의 출력에 기초하여 상기 메모리셀의 판독된 데이타와 상기 용장 메모리셀의 판독된 데이타 중 어느 한쪽 데이타를 선택하기 위한 선택수단을 포함하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 용장 메인 워드선 구동수단이 상기 용장 메인 워드선을 메모리 인에이블 상태에 따라 선택레벨로 설정하는 반도체 기억장치.
  3. 제2항에 있어서, 상기 선택수단은 상기 메모리 셀의 판독된 데이타를 수납하고 증폭시키기 위한 제1센스 앰프와 상기 용장 메모리셀의 판독된 데이타를 수납하고 증폭시키기 위한 제2센스 앰프를 포함하고, 상기 제1및 제2센스앰프가 선택적으로 구동되는 반도체 기억장치.
  4. 제2항에 있어서, 상기 선택수단은, 상기 메모리셀의 판독된 데이타를 수납하고 증폭시키기 위한 제1센스앰프와 상기 용장 메모리셀의 판독된 데이타를 수용하고 증폭시키기 위한 제2센스앰프와, 상기 제1및 제2센스앰프에 각각 대응하는 제1및 제2데이타 출력버퍼를 포함하고, 상기 제1및 제2데이타 출력버퍼가 데이타를 출력용 단일 외부단자에 연결된 출력단자를 갖는 반도체 기억장치.
  5. 제4항에 있어서, 상기 선택수단은 상기 메모리셀을 포함하는 제1메모리 매트를 선택하는가 상기 용장 메모리셀을 포함하는 제2메모리 매트를 선택하는 것을 지시하는 제1제어신호와 상기 용장 서브 워드선을 선택해야 하는 상태를 나타내는 제2제어신호에 기초하여 동작하는 반도체 기억장치.
  6. 제5항에 있어서, 반도체 기판의 중앙부에 복수개의 외부 접촉전극을 가지고, 그 접속전극을 둘러싸고 상기 한쪽의 메모리 매트와 다른쪽의 메모리 매트가 배치되어 더 이루어진 반도체 기억장치.
  7. 제6항에 있어서, 상기 한쪽 메모리 매트와 상기 다른쪽 메모리 매트에 각각 포함된 용장 메모리셀은 상대적으로 상기 외부 접속전극에 내용에 가까운 위치에 배치되어서 이루어진 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920016058A 1991-09-05 1992-09-03 반도체 기억장치 KR930006736A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25461291 1991-09-05
JP91-254612 1991-09-05
JP4180389A JPH05189996A (ja) 1991-09-05 1992-06-15 半導体記憶装置
JP92-180389 1992-06-15

Publications (1)

Publication Number Publication Date
KR930006736A true KR930006736A (ko) 1993-04-21

Family

ID=26499923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920016058A KR930006736A (ko) 1991-09-05 1992-09-03 반도체 기억장치

Country Status (3)

Country Link
US (1) US5373471A (ko)
JP (1) JPH05189996A (ko)
KR (1) KR930006736A (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3351595B2 (ja) * 1993-12-22 2002-11-25 株式会社日立製作所 半導体メモリ装置
JP3386547B2 (ja) * 1994-01-26 2003-03-17 株式会社東芝 リダンダンシ回路装置
JPH07226100A (ja) * 1994-02-15 1995-08-22 Nec Corp 半導体メモリ装置
GB2290895A (en) * 1995-04-10 1996-01-10 Memory Corp Plc Shift register with comparator
KR0145222B1 (ko) * 1995-05-20 1998-08-17 김광호 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
JP2710235B2 (ja) * 1995-08-30 1998-02-10 日本電気株式会社 欠陥救済判定回路
KR0164358B1 (ko) * 1995-08-31 1999-02-18 김광호 반도체 메모리 장치의 서브워드라인 디코더
US5970002A (en) * 1996-04-24 1999-10-19 Samsung Electronics Co., Ltd. Semiconductor memory device having redundancy function
US5793683A (en) * 1997-01-17 1998-08-11 International Business Machines Corporation Wordline and bitline redundancy with no performance penalty
KR100255959B1 (ko) * 1997-02-22 2000-05-01 윤종용 리던던시 회로를 구비하는 반도체 메모리 장치
JP3476646B2 (ja) * 1997-03-07 2003-12-10 シャープ株式会社 半導体記憶装置
JP3016373B2 (ja) * 1997-04-24 2000-03-06 日本電気株式会社 半導体記憶装置
JPH11144494A (ja) * 1997-11-12 1999-05-28 Nec Corp 半導体メモリ
US6111808A (en) * 1998-03-02 2000-08-29 Hyundai Electronics Industries Co., Ltd. Semiconductor memory device
US6295231B1 (en) * 1998-07-17 2001-09-25 Kabushiki Kaisha Toshiba High-speed cycle clock-synchronous memory device
JP2000100195A (ja) * 1998-09-22 2000-04-07 Nec Corp 冗長回路を有する半導体記憶装置
KR100386950B1 (ko) * 2000-07-12 2003-06-18 삼성전자주식회사 워드 라인 순차적 비활성화가 가능한 반도체 메모리장치의 디코딩 회로
KR100463198B1 (ko) * 2002-02-05 2004-12-23 삼성전자주식회사 데이터 라인 리던던시 스킴을 구비한 반도체 메모리 장치
JP4318438B2 (ja) * 2002-08-26 2009-08-26 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP2006209817A (ja) * 2005-01-25 2006-08-10 Oki Electric Ind Co Ltd 半導体記憶装置およびメモリセルの救済方法
KR100631929B1 (ko) * 2005-02-15 2006-10-04 삼성전자주식회사 신호 딜레이 조절부를 갖는 반도체 메모리 장치
JP2011113620A (ja) * 2009-11-27 2011-06-09 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776835B2 (ja) * 1988-07-08 1998-07-16 株式会社日立製作所 欠陥救済用の冗長回路を有する半導体メモリ
US5251168A (en) * 1991-07-31 1993-10-05 Texas Instruments Incorporated Boundary cells for improving retention time in memory devices

Also Published As

Publication number Publication date
JPH05189996A (ja) 1993-07-30
US5373471A (en) 1994-12-13

Similar Documents

Publication Publication Date Title
KR930006736A (ko) 반도체 기억장치
KR880013168A (ko) 반도체 기억장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
KR930005030A (ko) 반도체 메모리
KR890005993A (ko) 프로그래블 로직디바이스
KR870000708A (ko) 동작검사를 행하는 반도체 메모리 장치
KR920013472A (ko) 반도체 기억장치
KR940007884A (ko) 반도체 장치
KR920013470A (ko) 반도체 메모리 장치의 리던던트 장치 및 방법
KR920013455A (ko) 반도체 장치
KR910001744A (ko) 반도체 기억장치
KR930003159A (ko) 반도체 기억장치
KR870009392A (ko) 반도체 기억장치
KR880014564A (ko) 메모리 장치용 출력 버퍼 제어회로
KR880004376A (ko) 반도체 기억장치
KR970012790A (ko) 멀티비트 테스트시에 인접하는 비트선의 전위를 반전시켜 동작할 수 있는 반도체기억 장치
KR890015270A (ko) 반도체메모리장치
KR940007888A (ko) 반도체 기억장치
KR920017115A (ko) 반도체기억장치
KR920018756A (ko) 반도체 기억장치
KR920010624A (ko) 반도체기억장치
KR920013440A (ko) 열 디코드에 의한 비트 라인 등화 기능을 구비한 반도체 메모리
KR970030584A (ko) 반도체 기억장치
KR880013070A (ko) 디지탈 신호처리장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid