KR920013470A - 반도체 메모리 장치의 리던던트 장치 및 방법 - Google Patents

반도체 메모리 장치의 리던던트 장치 및 방법 Download PDF

Info

Publication number
KR920013470A
KR920013470A KR1019900021502A KR900021502A KR920013470A KR 920013470 A KR920013470 A KR 920013470A KR 1019900021502 A KR1019900021502 A KR 1019900021502A KR 900021502 A KR900021502 A KR 900021502A KR 920013470 A KR920013470 A KR 920013470A
Authority
KR
South Korea
Prior art keywords
cell array
redundant
normal cell
signal
control signal
Prior art date
Application number
KR1019900021502A
Other languages
English (en)
Other versions
KR940008208B1 (ko
Inventor
석용식
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900021502A priority Critical patent/KR940008208B1/ko
Priority to US07/674,387 priority patent/US5255234A/en
Priority to FR9103948A priority patent/FR2670943B1/fr
Priority to NL9100620A priority patent/NL9100620A/nl
Priority to DE4111708A priority patent/DE4111708A1/de
Priority to CN91102517A priority patent/CN1023266C/zh
Priority to GB9107618A priority patent/GB2251101B/en
Priority to ITRM910243A priority patent/IT1244971B/it
Priority to JP3307539A priority patent/JPH076598A/ja
Publication of KR920013470A publication Critical patent/KR920013470A/ko
Application granted granted Critical
Publication of KR940008208B1 publication Critical patent/KR940008208B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 메모리 장치의 리던던트 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 리던던트를 위한 메모리장치의 블럭도, 제4도는 본 발명에 따른 리던던트 제어신호 øPRE의 발생 회로도, 제8도는 본 발명에 따른 제어신호들의 상태를 보여주는 도표.

Claims (8)

  1. 각각의 센스앰프를 가지는 다수색의 노멀셀어레이를 구비하는 반도체 메모리 장치에 있어서, 서로 이웃하는 상기 노멀셀어레이와 노멀셀 어레이 사이의 비트 라인을 분리신호에 응답하여 분리 또는 접속시키는 분리게이트와, 상기 이웃하는 노멀셀어레이중에서 최소한 어느 한쪽의 노멀셀 어레이에만 연결된 리던던트 셀 어레이와,상기 리던던트 셀어레이에 연결된 노멀셀어레이와 상기 리던던트셀 어레이에 연결되지 않은 노멀셀어레이의 각각에 해당하는 센스앰프를 제어하는 센싱회로와 상기 분리신호를 출력하는 제어신호 발생부와, 외부에서 입력되는 어드레스 신호의 결함을 감지하여 이에 응답하는 리던던트 제어신호와 상기 리던던트 셀어레이의 워드라인을 선택하는 신호를 출력하는 수단으로 구성됨을 특징으로 하는 리던던트 장치.
  2. 제1항에 있어서, 상기 리던던트 셀어레이가 최소한 입출력라인과 가까운 쪽에 설계되어 있음을 특징으로 하는 리던던트 장치.
  3. 외부에서 입력되는 어드레스 신호의 결함에 응답하여 내부의 리던던트 셀로써 결함이 발생한 노멀셀을 대체할 수 있는 반도체 메모리 장치의 리던던트 장치에 있어서, 각각의 센스앰프를 가지며 서로 이웃하고 노멀 셀어레이중 어느 하나에만 연결되어, 리던던트 동작 모드에서 상기 연결된 노멀셀어레이에 해당하는 센스앰프를 통하여 기억데이터를 출력하는 리던던트 셀 어레이를 구비함을 특징으로 하는 반도체 메모리 장치의 리던던트 장치.
  4. 제3항에 있어서, 상기 리던던트 셀 어레이에 연결된 노멀셀어레이와 상기 리던던트 셀 어레이에 연결되지 않은 노멀 셀 어레이 사이의 비트라인을 분리신호에 응답하여 분리 또는 접속시키는 분리게이트와, 상기 리던던트 셀 어레이에 연결된 노멀셀어레이와 상기 리던던트 셀어레이에 연결되지 않은 노멀셀어레이의 각각에 해당하는 센스앰프를 제어하는 센싱신호와 상기 분리신호를 출력하는 제어신호 발생부와, 상기 외부에서 입력되는 어드레스 신호의 결함에 응답하는 리던던트 제어신호와 상기 리던던트 셀어레이의 워드라인을 선택하는 신호를 출력하는 수단을 더 구비함을 특징으로 하는 리던던트 장치.
  5. 제3항에 있어서, 상기 리던던트 셀 어레이가 최소한 입출력라인과 가까운 쪽에 설계되어 있음을 특징으로 하는 리던던트 장치.
  6. 각각의 센스앰프를 가지는 다수개의 노멀셀 어레이를 구비하고, 외부에서 입력되는 어드레스신호의 결함에 응답하여 내부의 리던던트 셀 어레이로써 결함이 발생한 상기 노멀셀 어레이를 대체할 수 있는 반도체 메모리 장치에 있어서, 상기 이웃하는 노멀셀 어레이중에서 최소한 어느 한쪽의 노멀셀어레이에 해당하는 센스앰프에만 상기 리던던트 셀어레이를 연결시키고, 상기 리던던트 셀 어레이에 연결된 노멀셀어레이와 상기 리던던트 셀 어레이에 연결되지 않은 노멀셀어레이의 비트라인 사이에 분리신호에 응답하여 상기 비트라인을 분리 또는 접속시키는 분리게이트를 설치하고, 상기 외부에서 입력되는 어드레스 신호의 결함에 응답하는 제1 또는 제2상태의 리던던트 제어신호에 따르는 센싱 제어신호와 상기 분리신호를 상기 각각의 센스앰프 및 분리게이트에 공급하여, 상기 리던던트 제어신호가 제2상태에 있을때 상기 리던던트 셀어레이에 기억된 데이터를 상기 리던던트 셀어레이에 연결된 센스앰프를 통하여 출력함을 특징으로 하는 리던던트 방법.
  7. 제6항에 있어서, 상기 리던던트 제어신호가 제2상태에 있을때 노멀셀어레이의 워드라인은 디스에이블되고 리던던트 셀 어레이의 워드라인만이 인에이블됨을 특징으로 하는 리던던트 방법.
  8. 제6항에 있어서, 상기 리던던트 셀어레이에 연결된 센스앰프만이 상기 리던던트 제어신호가 제1상태인 경우에나 제2상태인 경우에 동작하며, 상기 분리게이트가 상기 리던던트 제어신호가 제2상태인 경우에 동작하지 않음을 특징으로 하는 리던트 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900021502A 1990-12-22 1990-12-22 반도체 메모리장치의 리던던트 장치 및 방법 KR940008208B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1019900021502A KR940008208B1 (ko) 1990-12-22 1990-12-22 반도체 메모리장치의 리던던트 장치 및 방법
US07/674,387 US5255234A (en) 1990-12-22 1991-03-25 Redundant means of a semiconductor memory device and method thereof
FR9103948A FR2670943B1 (fr) 1990-12-22 1991-04-02 Moyen de redondance d'un dispositif de memoire a semiconducteurs et procede s'y rapportant.
NL9100620A NL9100620A (nl) 1990-12-22 1991-04-09 Redundante middelen voor een halfgeleidergeheugeninrichting en daarop betrekking hebbende werkwijze.
DE4111708A DE4111708A1 (de) 1990-12-22 1991-04-10 Redundanzvorrichtung fuer eine halbleiterspeichervorrichtung und verfahren zum ersetzen einer defekten speicherzelle
CN91102517A CN1023266C (zh) 1990-12-22 1991-04-10 带有冗余装置的半导体存储器及其冗余方法
GB9107618A GB2251101B (en) 1990-12-22 1991-04-10 Redundant means and method for a semiconductor memory device
ITRM910243A IT1244971B (it) 1990-12-22 1991-04-10 Mezzi a ridondanza per un dispositivo di memoria a semiconduttori e relativo procedimento
JP3307539A JPH076598A (ja) 1990-12-22 1991-11-22 半導体メモリ装置およびその冗長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900021502A KR940008208B1 (ko) 1990-12-22 1990-12-22 반도체 메모리장치의 리던던트 장치 및 방법

Publications (2)

Publication Number Publication Date
KR920013470A true KR920013470A (ko) 1992-07-29
KR940008208B1 KR940008208B1 (ko) 1994-09-08

Family

ID=19308222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021502A KR940008208B1 (ko) 1990-12-22 1990-12-22 반도체 메모리장치의 리던던트 장치 및 방법

Country Status (9)

Country Link
US (1) US5255234A (ko)
JP (1) JPH076598A (ko)
KR (1) KR940008208B1 (ko)
CN (1) CN1023266C (ko)
DE (1) DE4111708A1 (ko)
FR (1) FR2670943B1 (ko)
GB (1) GB2251101B (ko)
IT (1) IT1244971B (ko)
NL (1) NL9100620A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950001837B1 (ko) * 1992-07-13 1995-03-03 삼성전자주식회사 퓨우즈 박스를 공유하는 로우 리던던시 회로
US5557618A (en) * 1993-01-19 1996-09-17 Tektronix, Inc. Signal sampling circuit with redundancy
JP3257860B2 (ja) * 1993-05-17 2002-02-18 株式会社日立製作所 半導体メモリ装置
WO1996013003A1 (en) * 1994-10-19 1996-05-02 Micron Technology, Inc. An efficient method for obtaining usable parts from a partially good memory integrated circuit
KR0140177B1 (ko) * 1994-12-29 1998-07-15 김광호 반도체메모리소자의 메모리셀어레이의 배열방법
JP3036411B2 (ja) * 1995-10-18 2000-04-24 日本電気株式会社 半導体記憶集積回路装置
US5946257A (en) * 1996-07-24 1999-08-31 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit
US6011733A (en) * 1998-02-26 2000-01-04 Lucent Technologies Inc. Adaptive addressable circuit redundancy method and apparatus
US5970013A (en) * 1998-02-26 1999-10-19 Lucent Technologies Inc. Adaptive addressable circuit redundancy method and apparatus with broadcast write
US6438672B1 (en) 1999-06-03 2002-08-20 Agere Systems Guardian Corp. Memory aliasing method and apparatus
US6188624B1 (en) * 1999-07-12 2001-02-13 Winbond Electronics Corporation Low latency memory sensing circuits
US7095642B1 (en) * 2003-03-27 2006-08-22 Cypress Semiconductor Corporation Method and circuit for reducing defect current from array element failures in random access memories
JPWO2005081261A1 (ja) * 2004-02-20 2007-08-02 スパンション エルエルシー 半導体記憶装置および半導体記憶装置の冗長制御方法
WO2005081260A1 (ja) * 2004-02-20 2005-09-01 Spansion Llc 半導体記憶装置および半導体記憶装置の冗長方法
US8072834B2 (en) 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
JP4781783B2 (ja) * 2005-10-31 2011-09-28 エルピーダメモリ株式会社 半導体記憶装置
KR100675299B1 (ko) * 2006-02-15 2007-01-29 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
US7505319B2 (en) * 2007-01-31 2009-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for high efficiency redundancy scheme for multi-segment SRAM
US20110134707A1 (en) * 2007-11-02 2011-06-09 Saeng Hwan Kim Block isolation control circuit
JP5539916B2 (ja) * 2011-03-04 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228528B2 (en) * 1979-02-09 1992-10-06 Memory with redundant rows and columns
JPS563499A (en) * 1979-06-25 1981-01-14 Fujitsu Ltd Semiconductor memory device
US4281398A (en) * 1980-02-12 1981-07-28 Mostek Corporation Block redundancy for memory array
US4389715A (en) * 1980-10-06 1983-06-21 Inmos Corporation Redundancy scheme for a dynamic RAM
JPS6141186A (ja) * 1984-08-01 1986-02-27 松下電器産業株式会社 カラ−デ−タ同時書込み装置
IE58219B1 (en) * 1984-11-07 1993-08-11 Procter & Gamble Liquid detergent compositions
JPS6226695A (ja) * 1985-07-26 1987-02-04 Nec Corp 半導体メモリ
JP2590897B2 (ja) * 1987-07-20 1997-03-12 日本電気株式会社 半導体メモリ
JPH01119995A (ja) * 1987-11-02 1989-05-12 Toshiba Corp 半導体メモリ
US4807191A (en) * 1988-01-04 1989-02-21 Motorola, Inc. Redundancy for a block-architecture memory
US5022006A (en) * 1988-04-01 1991-06-04 International Business Machines Corporation Semiconductor memory having bit lines with isolation circuits connected between redundant and normal memory cells
FR2644924A1 (fr) * 1989-03-23 1990-09-28 Sgs Thomson Microelectronics Circuit de selection d'une colonne redondante dans une memoire integree avec redondance de colonnes de donnees

Also Published As

Publication number Publication date
FR2670943A1 (fr) 1992-06-26
DE4111708C2 (ko) 1993-04-22
IT1244971B (it) 1994-09-13
CN1062613A (zh) 1992-07-08
US5255234A (en) 1993-10-19
GB2251101A (en) 1992-06-24
NL9100620A (nl) 1992-07-16
GB2251101B (en) 1995-03-22
DE4111708A1 (de) 1992-07-02
JPH076598A (ja) 1995-01-10
CN1023266C (zh) 1993-12-22
ITRM910243A0 (it) 1991-04-10
GB9107618D0 (en) 1991-05-29
FR2670943B1 (fr) 1994-05-13
ITRM910243A1 (it) 1992-10-10
KR940008208B1 (ko) 1994-09-08

Similar Documents

Publication Publication Date Title
KR920013470A (ko) 반도체 메모리 장치의 리던던트 장치 및 방법
US6798703B2 (en) Semiconductor memory device having improved replacement efficiency of defective word lines by redundancy word lines
KR970029886A (ko) 탄력적인 컬럼구제 기능을 가진 반도체 메모리 장치
JP3157753B2 (ja) 半導体記憶回路
KR940022575A (ko) 용장회로의 사용의 용이한 외부검출을 허용하는 반도체 장치 및 그에 따른 반도체 메모리 장치
KR920003322A (ko) 개선된 테스트 모드를 가지는 반도체 메모리
KR930006736A (ko) 반도체 기억장치
KR960019319A (ko) 반도체 메모리 장치의 리던던시 회로 및 그 방법
KR950012477A (ko) 용장 메모리용 억세싱 시스템을 갖는 반도체 메모리 장치
KR970024193A (ko) 소형 칩 사이즈와 리던던시 액세스 타임을 갖는 반도체 메모리 디바이스(Semiconductor Memory Device Having Small Chip Size and Redundancy Access Time)
KR910001744A (ko) 반도체 기억장치
US5386387A (en) Semiconductor memory device including additional memory cell block having irregular memory cell arrangement
KR870009392A (ko) 반도체 기억장치
KR950027829A (ko) 분할된 메모리 블록을 선택적으로 동작시키는 반도체 기억장치
KR960002368A (ko) 리던던시 기능을 가지는 반도체 메모리 장치
KR880011810A (ko) 반도체 기억장치를 테스트하기 위한 방법 및 회로배열
KR950010084A (ko) 반도체 메모리 장치
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
KR930003164A (ko) 반도체메모리 리던던시 장치
KR970003244A (ko) 반도체 메모리 장치
KR960008856A (ko) 용장회로를 갖는 반도체 기억장치
KR0156608B1 (ko) 용장성 직렬 엑세스 메모리부를 구비한 반도체 기억장치
KR940006074Y1 (ko) 데이타 버스억제를 이용한 여분의 컬럼 선택회로
KR900003902A (ko) 바이폴러 상보형 금속 산화 반도체 구조를 가지는 프로그램 가능한 판독전용 메모리
KR19980069831A (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee