KR950001837B1 - 퓨우즈 박스를 공유하는 로우 리던던시 회로 - Google Patents

퓨우즈 박스를 공유하는 로우 리던던시 회로 Download PDF

Info

Publication number
KR950001837B1
KR950001837B1 KR1019920012436A KR920012436A KR950001837B1 KR 950001837 B1 KR950001837 B1 KR 950001837B1 KR 1019920012436 A KR1019920012436 A KR 1019920012436A KR 920012436 A KR920012436 A KR 920012436A KR 950001837 B1 KR950001837 B1 KR 950001837B1
Authority
KR
South Korea
Prior art keywords
redundant
array
sense amplifier
shock
signal
Prior art date
Application number
KR1019920012436A
Other languages
English (en)
Other versions
KR940002863A (ko
Inventor
이규찬
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920012436A priority Critical patent/KR950001837B1/ko
Priority to EP93304210A priority patent/EP0579366B1/en
Priority to DE69330731T priority patent/DE69330731T2/de
Priority to TW082105275A priority patent/TW325568B/zh
Priority to JP17281493A priority patent/JP3820556B2/ja
Priority to US08/090,691 priority patent/US5349556A/en
Publication of KR940002863A publication Critical patent/KR940002863A/ko
Application granted granted Critical
Publication of KR950001837B1 publication Critical patent/KR950001837B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

퓨우즈 박스를 공유하는 로우 리던던시 회로
제1도는 종래 기술에 의한 로우 리던던시에 관한 블럭다이아그램.
제2도는 제1도의 퓨우즈 박스의 상세회로도.
제3도는 본 발명에 의한 로우 리던던시에 관한 블럭다이아그램.
제4도는 제3도의 컬럼계 구조도.
제5도 a, b는 제3도의 비트라인 이퀄라이즈신호 및 분리게이트신호 발생회로의 실시예.
제6도a, b, c는 제3도의 센스앰프 제어회로의 실시예.
제7도 a, b는 제3도의 퓨우즈 박스의 실시예.
제8도 a, b는 제3도의 구성에 있어서 결함 어드레스 입력시의 타이밍도.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 소정의 메모리 쎌에 로우 결함(row defect)이 발생시에 이를 여분의 스페어 메모리 쎌(이하＂리던던트 쎌＂이라 칭함)로 로우 결함을 리페어(repair)하는 로우 리던던시(row redundancy)에 관한 것이다.
이 분야에 잘 알려져 있는 바와 같이 반도체 메모리 장치는 로우(row)와 컬럼(column)으로 즉, 매트릭스(matrix) 형태로 배열되는 다수개의 메모리 쎌을 가지고 있으며, 이는 메모리 용량이 증가됨에 따라 더욱 많은 메모리 쎌들이 내장되는 초고집적 반도체 메모리 장치로 된다. 반도체 메모리 장치에서 어느 하나의 메모리 쎌에 결함이 발생하게 되면 그 반도체 메모리 장치는 사용할 수 없게 된다. 그래서 반도체 메모리 장치에 결함이 발생된 메모리 쎌이 존재하더라도 이를 사용할 수 있도록 하여 수율(yield)을 향상시키는 방법으로서, 노멀 메모리 쎌 어레이의 로우와 컬럼에 리던던트 쎌을 구비하여 결함이 발생된 노멀 메모리 쎌을 리던던트 셀로 대치하는 방법이 제시되었다. 리던던시가 제시될 당시에는 반도체 메모리 장치의 각 비트라인이나 워드라인마다 퓨우즈를 접속하고, 만일 예를 들어 노멀 메모리 쎌 k에 결함이 발생시에 노멀 메모리 쎌 k에 연결된 비트라인 또는 워드라인에 접속된 퓨우즈를(레이저 투사와 같은 방법으로) 컷팅(cutting)하므로서 리던던시를 수행하였다. 그러나 반도체 메모리 장치의 집적도가 큰 폭으로 증대됨에 따라 하나의 칩내에 존재하는 수많은 메모리 쎌의 비트라인 및 워드라인마다 퓨우즈를 접속할 수 없게 되는바, 내부 어드레스에 의하여 노멀 메모리 쎌에 결함이 발생하였을 경우에 리던던트 메모리 쎌을 디코딩하는 방식이 제시되었으며, 로우 리던던시의 경우 이러한 방식을 사용하는 것이 통상적이다.
이와 관련하여 종래에 제시된 내부 어드레스 디코딩방식에 의한 로우 리던던시의 블럭구성도를 제1도에 도시하였다. 제1도에서는 도시된 바와 같이 I/O라인(50)을 중심으로 좌의 노멀 쎌 어레이(20L) 및 리던던트 쎌 어레이(30L), 우의 노멀 쎌 어레이(20R) 및 리던던트 쎌 어레이(30R)가 배열되어 있다. 그리고 노멀 및 리던던트 쎌 어레이를 포함하는 각각의 메모리 쎌군은 각각의 센스앰프(40L),(40R)와 비트라인 이퀄라이즈회로(10L),(10R)를 구비하고 있다. 그리고 각각의 메모리 쎌군은 센스앰프 제어회로(60L'),(60R'),리던던트 워드라인 드라이버(70L'),(70R'),퓨우즈 박스(80L'),(80R'), 노멀 워드라인 드라이버(90L'),(90R')를 각각 구비하게 된다. 제1도는 하나의 칩내의 메모리 어레이의 일부분으로 이와 같은 구성은 하나의 칩내에 다수개로 존재하게 되며, 이는 고집적 반도체 메모리 장치 일수록 더 많이 존재하게 된다.
이와 같은 구성하에서의 동작특성은 다음과 같다. 제1도의 디코딩 방식은 각각의 노멀 쎌 어레이에 대응되는 리던던트 쎌 어레이를 구비한 상태이며, 퓨우즈 박스(80L'),(80R')로부터 출력되는 리던던트 어드레스신호 REDL',REDR'에 따라 각각의 해당하는 센스앰프(60L'),(60R')에 의하여 리던던트 셀 어레이(30L),(30R)를 선택하게 된다.(이때 리던던트 워드라인 드라이버(70L'),(70R')에 의해서 리던던트 쎌 어레이(30L),(30R)의 출력이 인에어블된다.) 다시 말하면, 좌의 노멀 쎌 어레이(20L)에 결함이 발생하면 좌의 리던던트 쎌 어레이(30L)를 사용하고, 우의 노멀 쎌 어레이(20R)에 결함이 발생하면 우의 리던던트 쎌 어레이(30R)를 사용하는것이다. 예를 들어 좌의 노멀 쎌 어레이(20L)의 워드라인이 결함으로 발생되면, 이는 퓨우즈 박스(80L')에서 프로그램되어 리던던트 워드라인 드라이버(70L')를 거쳐 리던던트 쎌 어레이(30L)에서 결함으로 발생된 노멀 워드라인에 상응하는 리던던트 워드라인이 인에이블되고, 퓨우즈 박스(80L')의 출력신호 REDL'에 의해 센스앰프 제어회로(60L')를 거쳐 센스앰프(40L)를 인에이블시켜 리던던트 워드라인이 선택 및 출력하게 된다.
제2도는 리던던시를 위해 결함이 발생된 어드레스를 프로그램하기 위한 퓨우즈 박스(80L')의 상세 회로도를 보이는 도면이다. 도시된 바와 같이 하나의 퓨우즈 박스에는 로우 어드레스를 입력하는 다수개의 퓨우즈들 f1,f2,…,fi가 존재하며, 리던던시 프로그램시에는 블럭선택신호(øBLKL)가 인에이블되고 결함 어드레스가 입력되면 N1노드가 ＂하이(H)＂레벨로 인에이블되어 리던던트 워드라인 RWL이 인에이블된다.
그러나 이와 같은 방식하에서는 하나의 칩내에 존재하는 다수개의 노멀 쎌 어레이(20L) 또는 (20R)이 제2도와 같은 퓨우즈 박스를 각각 하나씩 구비하게 되며, 칩의 고집적화에 따라 노멀 쎌 어레이(20L) 또는 (20R)에 구비되는 메모리 쎌의 수도 증가하게 되고 이에 따른 결함 발생 비율도 높아짐을 감안할때, 리던던시 확률을 높이기 위해서는 구비되는 퓨우즈 박스를 적어도 하나 더 구비하여야 한다. 그러나, 이렇게 되면 칩의 고집적화에 커다란 부담을 초래하게 되고, 초고집적 반도체 메모리 장치 일수록 퓨우즈 박스의 수는 점점 늘어나게 되어 더욱 커다란 문제로 대두된다.
또한, 제2도와 같은 하나의 노멀 쎌 어레이(20L) 또는 (20R)이 구비할 수 있는 리던던트 쎌 어레이의 수는 한계가 있게되므로 리페어가 가능한 워드라인의 수가 리던던트 쎌 어레이내의 리던던트 워드라인의 수로 한정되는데, 예를 들어 노멀 쎌 어레이(20L)에서 결함으로 발생되는 워드라인이 없는데도 불구하고 노멀 쎌 어레이(20R)에서 결함으로 발생되는 워드라인의 수가 리던던트 쎌 어레이(30R)의 리던던트 워드라인의 수보다 많을시에는 반도체 메모리 장치 전체를 사용하지 못하는 악현상이 발생되어 비효율적인 리던던시동작이 이루어진다.
따라서, 본 발명의 목적은 칩의 고집적화의 저하를 방지하는 로우 리던던시 회로를 제공함에 있다.
본 발명의 다른 목적은 효율적인 리던던시 동작을 수행하는 로우 리던던시 회로를 제공함에 있다.
본 발명의 또 다른 목적은 서로 이웃하는 메모리 어레이블럭이 퓨우즈박스를 공유하여 칩의 집적도의 저하를 방지하는 로우 리던던시 회로를 제공함에있다.
본 발명의 또다른 목적은 서로 이웃하는 메모리 어레이블럭이 퓨우즈 박스를 공유하여 효율적인 리페어동작을 수행하는 로우 리던던시 회로를 제공함에 있다.
본 발명의 또다른 목적은 하나의 퓨우즈 박스가 서로 이웃하는 메모리 어레이의 각 센스앰프를 동시에 제어하는 로우 리던던시 회로를 제공함에 있다.
이러한 본 발명의 목적을 달성하기 위하여 본 발명은 제 1 리던던트 쎌 어레이(30L)와 제 1 센스앰프(40L)를 가지는 제 1 노멀 쎌 어레이(20L)와, 제 2 리던던트 쎌 어레이(30R)와 제 2 센스앰프(60R)를 가지며 상기 제 1 노멀 쎌 어레이(20L)와 이웃하는 제 2 노멀 쎌 어레이(20R)를 가지는 반도체 메모리 장치의 로우 리던던시 회로에 있어서, 상기 제 1 센스앰프(40L)에 연결되고 상기 제 1 센스앰프(40L)을 제어하기 위한 제 1 센스앰프 제어회로(60L)와, 상기 제 2 센스앰프(40R)에 연결되고 상기 제 2 센스앰프(60R)을 제어하기 위한 제 2 센스앰프 제어회로(60R)와, 제 1 로우 어드레스 및 상기 제 1 노멀 쎌 어레이를 선택하기 위한 제 1 노멀 쎌 어레이 선택신호(RAi,RAj)를 입력하고 상기 제 1 및 제 2 센스앰프 제어회로(60L),(60R)를 제어하기 위한 제 1 리던던트 어드레스(REDL)를 발생하는 제 1 퓨우즈 박스(80L)와, 제 2 로우 어드레스 및 상기 제 2 노멀 쎌 어레이를 선택하기 위한 제 2 노멀 쎌 어레이 선택신호(RAi,RAj)를 입력하고 상기 제 1 및 제 2 센스앰프 제어회로(40L)(40R)를 제어하기 위한 제 2 리던던트 어드레스(REDR)를 발생하는 제 2 퓨우즈 박스(80R)와, 상기 제 1 리던던트 쎌 어레이(30L)를 인에이블시키기 위한 제 1 리던던트 워드라인 드라이버(70L)와, 제 2 리던던트 쎌 어레이(30R)를 인에이블시키기 위한 제 2 리던던트 워드라인 드라이브(70R)을 구비하여, 상기 제 2 노멀 쎌 어레이(20L)에서 발생되는 결함 워드라인의 수가 상기 제 1 리던던트 쎌 어레이(30L)내의 리던던트 워드라인의 수보다 더 많을시에 상기 제 1 퓨우즈 박스(80L)가 상기 제 1 및 제 2 센스앰프 제어회로(60L)(60R)을 제어하며 상기 제 1 리던던트 쎌 어레이에 부가하여 상기 제 2 리던던트 쎌 어레이를 사용할 수 있도록 하고, 상기 제 2 노멀 쎌 어레이(20R)에서 발생되는 결함 워드라인의 수가 상기 제 2 리던던트 쎌 어레이(30R)내의 리던던트 워드라인의 수보다 많을시에는 상기 제 2 퓨우즈 박스(80R)가 상기 제 1 및 제 2 센스앰프 제어회로(40L)(40R)를 제어하여 상기 제 2 리던던트 쎌 어레이에 부가하여 상기 제 1 리던던트 쎌 어레이를 사용할 수 있도록 함을 특징으로 한다.
본 발명에 의한 로우 리던던시 회로는 서로 이웃하는 제 1 및 제 2 노멀 쎌 어레이가 제 1 및 제 2 퓨우즈 박스를 공유할 수 있음에 의해, 예를 들어 제1도와 같은 구성을 가지는 종래기술보다 리던던시 효율이 2배로 증대되며 이는 후술되는 설명에서 명확하여질 것이다.
이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 부품들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
하기 설명에서 퓨우즈 박스, 센스앰프 제어회로 및 리던던트 워드라인 드라이버 등과 같은 많은 특정 상세회로들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 또는 이들 특정상세들의 변형된 실시를 통해서 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다.
본 발명에 의한 퓨우즈 박스를 공유하는 로우 리던던시의 블럭구성도를 제3도에 도시하였다. 제3도의 블럭구성은 제1도의 블럭구성에 비해 퓨우즈 박스(80L),(80R)이 센스앰프 제어회로(60L),(60R)에 서로 동시에 연결되는 구성외에는 제 1 도의 블럭구성과 동일하게 되지만 , 이와 관련된 각 상세회로나 리던던시 동작은 전혀 다르게 된다. 제4도는 본 발명의 이해를 돕기 위하여 메모리 어레이의 한 컬럼(column) 및 각 제어신호에 대하여 도시하였다.
본 발명에 의한 로우 리던던시의 블럭구성도인 제3도의 구성상 특징을 설명한다. 제1도의 블럭구성에서 쎌 어레이의 구성은 제1도와 동일한 구성을 가지는 바, 도면기호를 동일하게 부여하였다. 본 발명에 의한 로우 리던던시 회로의 구성은 제 1 센스앰프(40L)에 연결되는 제 1 센스앰프 제어회로(60L)와, 제 2 센스앰프(40R)에 연결되는 제 2 센스앰프 제어회로(60R)와, 로우 어드레스를 입력하고 출력신호인 REDL이 제 1 및 제 2 센스앰프 제어회로(60L),(60R)에 연결되어 미리 예정된 프로그램에 의해 결함 어드레스의 입력시 리던던시 동작을 인에이블시키는 제 1 퓨우즈 박스(80L)와, 로우 어드레스를 입력하고 출력신호인 REDR이 제 1 및 제 2 센스앰프 제어회로(60L),(60R)에 연결되어 미리 예정된 프로그램에 의해 결함 어드레스의 입력시 리던던시 동작을 인에이블시키는 제 2 퓨우즈 박스(80R)와, 제 1 리던던트 쎌 어레이(30L)를 인에이블시키기 위한 제 2 리던던트 워드라인 드라이버(70R)로 이루어진다.
이와 같은 로우 리던던시 회로를 구성하게 되면, 예를 들어서 제 1 노멀 쎌 어레이(20L)에서 결함으로 발생되는 워드라인의 수가 제 1 리던던트 쎌 어레이(30L)의 리던던트 워드라인의 수보다 작거나 같을시에는 본 발명에 의한 제3도의 로우 리던던시 회로는 제1도와 같은 종래의 리던던시 회로의 리페어 동작과 동일한 동작을 수행하게 된다.
그러나 예를 들어서 제 1 노멀 쎌 어레이(20L)에서 결함으로 발생되는 워드라인의 수가 제 1 리던던트 쎌 어레이(30L)의 수보다 많은 경우, 본 발명에 의한 제3도의 로우 리던던시 회로에 있어서, 제 1 퓨우즈 박스(80L)에 제 1 노멀 쎌 어레이(20L)의 결함 워드라인에 해당되는 결함 어드레스가 입력되면 REDL이 ＂로우＂로 인에이블(enable)되고, REDR이 ＂하이＂로 디세이블(disable)된다. 따라서 제2센스앰프 제어회로(60R)를 디세이블시키고, 제 1 센스앰프 제어회로(60L)를 인에이블시켜서 리페어 동작을 수행하게 된다. 한편, 제 2 퓨우즈 박스(80R)에 제 1 노멀 씰 어레이(20L)의 또다른 결함 워드라인에 해당하는 결함 어드레스가 입력되면 REDR이 ＂로우＂로 인에이블되고 REDL이 ＂하이＂로 디세이블되어 제 1 센스앰프 제어회로(60L)를 디세이블시키고 제 2 센스앰프 제어회로(60R)를 인에이블시켜서 제 1 노멀 쎌 어레이(20L)의 결함을 제 2 리던던트 쎌 어레이(30R)로 리페어하는 동작을 수행한다. 따라서, 제 1 노멀 쎌 어레이(20L) 내의 결함 워드라인은 제 1 리던던트 쎌 어레이(20L)과 제 2 리던던트 셀 어레이(30R)을 사용하여 리페어된다.
한편, 제 1 노멀 쎌 어레이(20L)의 결함 워드라인이 없는 상태하에서 제 2 노멀 쎌 어레이(20R)에서 결함으로 발생되는 워드라인의 수가 제 2 리던던트 쎌 어레이(30R)의 수보다 많을 경우에는 상술한 제 1 퓨우즈 박스(80L)의 동작특성과 마찬가지로, 제 2 퓨우즈 박스(80R)가 제 2 센스앰프 제어회로(60R)을 제어하여 제 2 센스앰프(40R)을 인에이블하고, 제 1 센스앰프 제어회로(60L)을 디세이블한다. 제 1 퓨우즈 박스(80L)는 제 2 노멀 메모리 쎌 어레이(20R)내의 또다른 결함 워드라인에 해당하는 결함 어드레스로서 프로그램된다. 이러한 결함 어드레스가 입력되면, REDL은 제 1 센스앰프 제어회로(60L)을 인에이블하고, 제 2 센스앰프 제어회로(60R)을 디세이블하게 되고, 따라서 제 2 노멀 쎌 어레이(30R)의 결함 워드라인은 제 1 리던던트 쎌 어레이(30L)과 제 2 리던던트 쎌 어레이(30R)로서 리페어된다. 각 신호들의 상세한 논리레벨에 대하여는 후술될 것이다.
이에 관한 상세한 설명을 위하여 제4도에 제 3 도에 도시된 메모리 어레이의 컬럼계 회로의 일부분인 한컬럼 및 그에 따른 각 제어신호에 대하여 도시하였다. 도시된 바와 같은 구성형태는 제3도의 어레이의 컬럼과 동일한 구성으로서, 특히 제3도의 제 1 및 제 2 센스앰프(40L),(40R)가 이 분야에 고이지된 바와 같이, N형 센스앰프(41)를 공유하는 제 1 및 제 2 P형 센스앰프(40L1),(40R1)로 이루어지며, 이들을 분리해주기 위해서 분리제어신호인 øISOL 및 øISOR 신호를 각각 제어신호로 받는 분리게이트(1,2) 및 (3,4)가 존재한다. 제4도의 각 블럭의 내부구성은 이 분야에 공지된 구성이고, 이는 여러가지 회로형태로 실시될 수 있는 바, 그 상세회로의 도시는 생략한다.
제4도의 회로가 본 발명에 의한 제3도와 같은 동작특성을 가지기 위해서는 각 제어신호가 다음과 같은 회로구성에서 출력된다.
제 4도의 제 1 및 제 2 비트라인 이퀄라이즈회로(10L1),(10R1)을 제어하기 위한 비트라인 이퀄라이징 제어신호 øEQL, øEQR 및 분리제어신호 øISOL, øISOR은 제5도a,b와 같은 회로로부터 출력될 수 있다. 제5도a에서신호는 좌의 제 1 노멀 쎌 어레이 블럭(20L1)과 제 1 리던던트 쎌 어레이(30L1)을 선택하는 신호이고, 제5도b에서 RAl신호는 우의 제 1 노멀 쎌 어레이 블럭(20R1)과 제 2 리던던트 쎌 어레이(30R1)을 선택하는 신호이다. 그리고 RAi, RAj신호는 제3도의 전체블럭을 선택하는 신호이다. RAi, RAj신호는 제3도와 같은 칩 내부에 로우와 컬럼방향으로 무수히 많은 어레이 중 하나를 선택하는 로우 어드레스 신호이다.
제4도회로의 동작이 인에이블될시에 제5도의 동작특성은 다음과 같다. 예를 들어서 제4도의 좌측의 리던던트 쎌 어레이(30L1)가 선택될 시에는 제5도a에서, REDR, RAi, RAj신호가 모두 ＂하이(H)＂레벨로 입력되고 REDL신호는 ＂로우＂레벨로 입력되는 바, 낸드게이트(105)의 출력신호는 ＂로우(L)＂레벨로 되어 øEQL신호와 øISOR신호는 각각 ＂로우＂레벨로 되어 제4도의 좌측의 리던던트 쎌 어레이(30L1)의 출력을 인에이블시킨다. 한편, 제4도의 우측의 리던던트 쎌 어레이(30R1)가 선택될 시에는 제5도b에서, REDL, RAi, RAj신호가 모두 ＂하이(H)＂레벨로 입력되고 REDR신호는 ＂로우＂로 입력되는 바, 낸드게이트(105')의 출력신호는 ＂로우(L)＂레벨로 되어 øEQR신호와 øISOL신호는 각각 ＂로우＂레벨로 되어 제4도의 우측의 리던던트 쎌 어레이(30R1)의 출력을 인에이블시킨다.
제4도의 제 1 및 제 2 센스앰프(40L1),(40R1)의 제어신호인, LAL, LAR신호는 제6도a,b,c와 같은 실시예에서 출력될 수 있다. 제6도a는 제4도에서 엔모오스 센스앰프(N-S/A)(41)를 제어하는 신호인를 발생하는 회로이다. øS신호는 소정의 테이타 센싱동작시에 ＂하이＂레벨로 인에이블되는 신호이다. 제4도의 좌측 또는 우측의 쎌 어레이가 선택될시에는 RAi, RAj, øS신호가 ＂하이＂로 입력된다. 그리고 엔모오스 트랜지스터(115)가 ＂턴온＂되고신호가 ＂로우＂레벨로 출력된다. 그리고 ＂로우＂레벨의신호는 제4도의 엔모오스 센스앰프(41)를 인에이블시킨다.
제 6도b는 제4도에서 좌측의 피모오스 센스앰프(P-S/A)(40L1)를 제어하는 신호인 LAL신호를 발생하는 회로이다. ø신호는 제6도a에 도시된 바와 같이 øS신호가 소정시간 지연되어 발생되는 신호로서 이는 제4도에서 엔모오스 센스앰프(41)를 피모오스 센스앰프(40L1) 또는 (40R1)보다 먼저 인에이블시키기 위함이다. 제4도의 좌측의 피모오스 센스앰프(40L1)가 선택될시에는 LAL신호가 ＂하이＂레벨로 발생되어야 한다. 그래서 노멀 동작시 제4도의 좌측의 피모오스 센스앰프(40L1)가 선택될시에는 RAi, RAj, REDR,신호가 ＂하이＂레벨로 입력되고, ø신호는 ＂로우＂레벨로 입력된다. 이때신호가 ＂하이＂레벨로 입력됨에 의해 노아게이트 123의 논리구성상 REDL신호의 입력은 무시된다. 그리고 이로부터 LAL신호가 ＂하이＂레벨로 출력되어 제4도의 피모오스 센스앰프(40L1)를 인에이블시킨다.
제6도c는 제4도에서 우측의 피모오스 센스앰프(P-S/A)(40R1)를 제어하는 신호인 LAR신호를 발생하는 회로이다. 제4도의 우측의 피모오스 센스앰프(40R1)가 선택될시에는 LAL신호와 마찬가지로 LAR신호가 ＂하이＂레벨로 발생되어야 한다. 그래서 예를 들어서 로우 리던던시 동작시 제4도의 우측의 피모오스 센스앰프(40R1)가 선택될시에는 RAi, RAj, REDL,신호가 ＂하이＂레벨로 입력되고, ø신호는 ＂로우＂레벨로 입력된다. 이때 RAl신호가 ＂하이＂로 입력됨에 의해 노아게이트 123'의 논리구성상 REDR신호의 입력은 무시된다. 그리고 이로부터 LAR신호가 ＂하이＂레벨로 출력되어 제4도의 피모오스 센스앰프(40R1)를 인에이블시킨다.
제3도의 제1 및 제2센스앰프 제어회로(60L),(60R)를 리던던시 동작시에 제어하기 위한 리던던트 어드레스 REDL신호와 REDR신호는 각각 제7도a와 b와 같은 퓨우즈 박스 회로에서 출력된다. 제7도a,b 구성에서 엔모오스 트랜지스터(137,138)과 (137',138')는 리던던트 워드라인 드라이버 회로로서 리던던시 동작시 리던던트 워드라인 RWLL과 RWLR을 각각 인에이블시킨다. 제7도a,b의 구성에서 소정의 결함 어드레스가 입력되면 이는 퓨우즈 컷팅동작과 같은 프로그램을 통해서, REDL신호와 REDR신호가 각각 ＂로우＂레벨로 출력됨을 특히 유의하여야 할 것이다. 또한 REDL신호 또는 REDR신호가 각각 ＂로우＂레벨로 출력되면 제6도b,c의 구성에서신호 또는 RAl신호의 입력이 노아게이트 123 또는 123'에서 무시된다.
한편 아래의 표 1 및 표 2는 발명의 이해를 도모하기 위하여 상술한 각 실시예들에 대한 노멀 동작시 그리고 리던던시 동작시의 논리표를 개략적으로 나타낸 도표로서, 제3도 및 제4도의 구성에 의거하여 나타낸 것이다. 그리고 표 1은 노멀동작 그리고 좌측의 리던던시 동작을 좌측의 리던던트 쎌로 하는 경우와 우측의 리던던시 동작을 우측의 리던던트 쎌로 하는 경우를 나타낸다. 그리고 표 2는 좌측의 리던던시 동작을 우측의 리던던트 쎌로 리페어하는 경우, 우측의 리던던시 동작을 좌측의 리던던트 쎌로 리페어하는 경우를 나타낸다. 단 표 1과 표 2에서 RAi, RAj 그리고 øS신호는 각각 ＂하이(H)＂로 입력된다.
제5도a,b와 제6도a,b,c와 제7도a,b의 회로구성에 따른 제3도의 리던던시 동작을 살펴보면 다음과 같다. 이에 대한 설명은 결함 어드레스 입력시 본 발명에 의한 리던던시의 타이밍도인 제 8 도a,b 그리고 표 1 및 표 2를 참조하여 이루어질 것이다.
(ⅰ) 먼저, 예를 들어서, 제3도에서 제 1 및 제 2 리던던트 쎌 어레이(30L),(30R)에 구비되어 있는 리던던트 워드라인이 각각 1개라고 가정할시에 제 1 노멀 쎌 어레이(20L)에서 발생되는 워드라인 결함이 1개일 경우는 다음과 같다. 이때에는 종래의 제1도와 같이 제 1 리던던트 쎌 어레이(30L)에 구비되어 있는 리던던트 워드라인으로 충분히 리페어할 수 있기 때문에 리던던시 동작은 제1도에서 리던던시 동작과 동일하게 이루어진다. 한편, 예를 들어서 제3도에서 제 1 리던던트 쎌 어레이(30L)에 구비되어 있는 리던던트 워드라인이 1개라고 가정할시에 제 1 노멀 셀 어레이(20L)에서 발생되는 워드라인 결함이 2개일 경우는 다음과 같다. 이는 제1도와 같은 종래의 기술에서 해결하지 못하였던 사항으로 이때에는 제 1 리던던트 쎌 어레이(30L)에 구비되어 있는 리던던트 워드라인으로 2개의 워드라인 결함을 모두 리페어할 수 없음은 쉽게 이해할 수 있는 사항이다. 그러나 본 발명에서는 2개의 워드라인 결함 중 하나의 워드라인 결함을 리페어하기 위하여 제8도b에 되시된 바와 같이, 제7도a와 같은 퓨우즈 박스가 결함 어드레스를 입력하게 되면 N10노드가 하이상태를 유지하게 되고 이로부터 REDL신호가 로우레벨로 출력된다. 그리고 리던던트 워드라인 RWLL도 하이로 인에이블된다. 이때의 각 신호들의 논리는 표 1의 칼럼 ①을 참조하여야 할 것이다. 한편 제6도b에서 노아게이트 124의 3입력은 모두 로우로 되고 낸드게이트 125의 3입력은 모두 하이로 됨에 의해 LAL신호는 하이로 출력된다. 이때 제6도 c에서 REDL신호가 로우로 입력됨에 의해 노아게이트 124'는 노아게이트 123'의 출력을 무시하고 로우출력을 함에 의해, 결과적으로 LAR신호는 프리차아지상태로 되는Vcc 상태로 된다. 따라서 제4도에서 피형센스앰프인 제 1 센스앰프(40L1)가 인에이블되는 바(이때 RWLL이 인에이블된 것은 상기에서 설명되었음), 하나의 워드라인 결함을 리페어하게 된다. 한편 2개의 워드라인 결함 중 다른 하나의 워드라인 결함을 리페어하기 위하여 제8도a에 되시된 바와 같이, 제7도b와 같은 퓨우즈 박스가 결함 어드레스를 입력하게 되면 N10' 노드가 ＂하이＂상태를 유지하게 되고 이로부터 REDR신호가 ＂로우＂레벨로 출력된다. 그리고 리던던트 워드라인 RWLR도 ＂하이＂로 인에이블된다. 이때의 각 신호들의 논리는 표 2의 컬럼 ③을 참조하여야 할 것이다. 한편 제6도c에서 노아게이트 124'의 3입력은 모두 ＂로우＂로 되고 낸드게이트 125'의 3입력은 모두 ＂하이＂로 됨에 의해 LAR신호는 ＂하이＂로 출력된다. 이때 제6도b에서 REDR신호가 ＂로우＂로 입력됨에 의해 노아게이트 124는 노아게이트 123의 출력을 무시하고 ＂로우＂출력을 함에 의해, 결과적으로 LAL신호는Vcc 상태로 된다. 따라서 제4도에서 피형센스앰프인 제2센스앰프(40R1)가 인에이블되는 바(이때 RWLR이 인에이블된 것은 상기에서 설명되었음), 제1노멀 쎌 어레이(20L)에서 발생된 또다른 하나의 워들라인 결함을 제 2 리던던트 쎌 어레이(30R)를 통해서 리페어한게 된다.
(ⅱ)다음으로 예를 들어서 제3도에서 제1 및 제2리던던트 쎌 어레이(30L),(30R)에 구비되어 있는 리던던트 워드라인 각각 1개라고 가정하고 제 2 노멀 쎌 어레이(20R)에서 발생되는 워드라인 결함이 2개(제1노멀 쎌 어레이(20L)에서는 결함이 없음)일 경우는 다음과 같다.(제2노멀 쎌 어레이(20R)에서 발생되는 워드라인 결함이 1개인 경우는 종래와 같은 방식으로 이루어지는 바 설명을 생략함.) 이때에는 2개의 워드라인 결함 중 하나의 워드라인 결함을 리페어하기 위하여 제8도a에 도시된 바와 같이, 제7도b와 같은 퓨우즈 박스가 결함 어드레스를 입력하게 되면 N10'노드가 ＂하이＂상태를 유지하게 되고 이로부터 REDR신호가 ＂로우＂레벨로 출력된다. 그리고 리던던트 워드라인 RWLR도 ＂하이＂로 인에이블된다. 이때의 각 신호들의 논리는 ＜표 1＞이 컬럼 ②를 참조하여야 할 것이다. 한편 제 6도c에서 노아게이트 124'의 3 입력은 모두 ＂로우＂로 되고 낸드게이트 125'의 3입력은 모두 ＂하이＂로 됨에 의해 LAR신호는 ＂하이＂로 출력된다. 이때 제6도c에서 REDR신호가 ＂로우＂로 입력됨에 의해 노아게이트 124는 노아게이트 123의 출력을 무시하고 ＂로우＂출력을 함에 의해, 결과적으로 LAR신호는Vcc상태로 된다. 따라서 제4도에서 제 2 센스앰프(40R1)가 인에이블되는 바(이때 RWLR이 인에이블된 것은 상기에서 설명되었음), 하나의 워드라인 결함을 리페어하게 된다. 한편, 2개의 워드라인 결함 중 다른 하나의 워드라인 결함을 리페어하기위하여 제8도b에 도시된 바와 같이, 제7도a와 같은 퓨우즈 박스가 결함 어드레스를 입력하게 되면 N10노드가 ＂하이＂상태를 유지하게 되고 이로부터 REDL신호가 ＂로우＂레벨로 출력된다. 그리고 리던던트 워드라인 RWLL도 ＂하이＂로 인에이블된다. 이때의 각 신호들의 논리는 ＜표 2＞의 컬럼 ④를 참조하여야 할 것이다. 한편 제6도b에서 노아게이트 124의 3입력은 모두 ＂로우＂로 되고 낸드게이트 125의 3입력은 모두 ＂하이＂로 됨에 의해 LAL신호는 ＂하이＂로 출력된다. 이때 제6도c에서 REDL신호가 ＂로우＂로 입력됨에 의해 노아게이트 124'는 노아게이트 123'의 출력을 무시하고 ＂로우＂출력을 함에 의해, 결과적으로 LAR신호는Vcc상태로 된다. 따라서 제4도에서 제1센스앰프(40L1)가 인에이블되는 바(이때 RWLL이 인에이블된 것은 상기에서 설명되었음), 제2노멀 쎌 어레이(20R)에서 발생된 또다른 하나의 워드라인 결함을 제2리던던트 쎌 어레이(30L)를 통해서 리페어하게 된다.
그러므로 결함으로 발생되는 워드라인의 수가 리던던트 쎌 어레이에 구비되는 리던던트 워드라인의 수보다 많을 경우를 대비하여 각 노멀 쎌 어레이에 구비되는 퓨우즈 박스를 두개 이상으로 하는 경우에 비하여 본 발명에서는 퓨우즈 박스를 하나 더 구비하는 것이 필요없게 되고, 이로부터 퓨우즈 박스의 증가에 따른 칩의 집적화의 저하를 방지한다.
본 발명에 따른 제3도의 블럭구성에 따른 각 상세 회로 구성인 제5도a,b와 제6도a,b,c와 제7도a, b는 본 발명을 실현하기 위한 하나의 실시예로서, 이의 구성은 본 발명의 기술적 범주내에서는 기존에 제시된 다른 회로들로 실시할 수도 있음을 유의하여야 할 것이다.
상술한 바와 같이, 본 발명에 의한 로우 리던던시 회로는 하나의 퓨우즈 박스가 서로 이웃하는 메모리 어레이의 각 센스앰프를 동시에 제어하므로서, 리던던시의 효율을 높이기 위해 퓨우즈 박스의 증가를 할 필요가 없게되어 칩의 집적화의 저하를 방지하고, 또한 리던던시 효율도 종래의 회로보다 증가되는 효과가 있다.

Claims (1)

  1. 제 1 리던던트 쎌 어레이(30L)와 제 1 센스앰프(40L)를 가지는 제 1 노멀 쎌 어레이(20L)와, 제 2 리던던트 쎄 어레이(30R)와 제 2 센스앰프(60R)를 가지며 상기 제 1 노멀 쎌 어레이(20L)와 이웃하는 제 2 노멀 쎌 어레이(20R)를 가지는 반도체 메모리 장치의 로우 리던던시 회로에 있어서, 상기 제 1 센스앰프(40L)에 연결되고 상기 제 1 센스앰프(40L)을 제어하기 위한 제 1 센스앰프 제어회로(60L)와, 상기 제 2 센스앰프(40R)에 연결되고 상기 제 2 센스앰프(60R)을 제어하기 위한 제 2 센스앰프(60R)와, 제 1 로우 어드레스 및 상기 제 1 노멀 쎌 어레이를 선택하기 위한 제 1 노멀 쎌 어레이 선택신호(RAi,RAj)를 입력하고 상기 제 1 및 제 2 센스앰프 제어회로(60L)(60R)를 제어하기 위한 제 1 리던던트 어드레스(REDL)를 발생하는 제 1 퓨우즈 박스(80L)와, 제2 로우 어드레스 및 상기 제 2 노멀 쎌 어레이를 선택하기 위한 제 2 노멀 쎌 어레이 선택신호(RAi,RAj)를 입력하고 상기 제 1 및 제 2 센스앰프 제어회로(40L)(40R)를 제어하기 위한 제2리던던트 어드레스(REDR)를 발생하는 제2퓨우즈 박스(80R)와, 상기 제1리던던트 쎌 어레이(30L)를 인에이블시키기 위한 제 1 리던던트 워드라인 드라이버(70L)와, 제 2 리던던트 쎌 어레이(30R)를 인에이블시키기 위한 제 2 리던던트 워드라인 드라이버(70R)을 구비하여, 상기 제 1 노멀 쎌 어레이(20L)에서 발생되는 결함 워드라인의 수가 상기 제 1 리던던트 쎌 어레이(30L)내의 리던던트 워드라인의 수보다 더 많을시에 상기 제1퓨우즈 박스(80L)가 상기 제 1 및 제2 센스앰프회어회로(60L)(60R)을 제어하며 상기 제 1 리던던트 셀 어레이에 부가하여 상기 제 2 리던던트 쎌 어레이를 사용할 수 있도록 하고, 상기 제 2 노멀 쎌 어레이(20R)에서 발생되는 결함 워드라인의 수가 상기 제 2 리던던트 쎌 어레이(30R)내의 리던던트 워드라인의 수보다 많을시에는 상기 제 2 퓨우즈 박스(80R)가 상기 제 1 및 제 2 센스앰프 제어회로(40L)(40R)를 제어하여 상기 제 2 리던던트 쎌 어레이에 부가하여 상기 제 1 리던던트 쎌 어레이를 사용할 수 있도록 함을 특징으로 하는 로우 리던던시 회로.
KR1019920012436A 1992-07-13 1992-07-13 퓨우즈 박스를 공유하는 로우 리던던시 회로 KR950001837B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019920012436A KR950001837B1 (ko) 1992-07-13 1992-07-13 퓨우즈 박스를 공유하는 로우 리던던시 회로
EP93304210A EP0579366B1 (en) 1992-07-13 1993-06-01 Redundancy circuits for semiconductor memory devices
DE69330731T DE69330731T2 (de) 1992-07-13 1993-06-01 Redundanzschaltung für Halbleiterspeichergeräte
TW082105275A TW325568B (en) 1992-07-13 1993-07-02 Row redundant circuit with a common fuse case
JP17281493A JP3820556B2 (ja) 1992-07-13 1993-07-13 ヒューズボックスを共有する行冗長回路
US08/090,691 US5349556A (en) 1992-07-13 1993-07-13 Row redundancy circuit sharing a fuse box

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920012436A KR950001837B1 (ko) 1992-07-13 1992-07-13 퓨우즈 박스를 공유하는 로우 리던던시 회로

Publications (2)

Publication Number Publication Date
KR940002863A KR940002863A (ko) 1994-02-19
KR950001837B1 true KR950001837B1 (ko) 1995-03-03

Family

ID=19336230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012436A KR950001837B1 (ko) 1992-07-13 1992-07-13 퓨우즈 박스를 공유하는 로우 리던던시 회로

Country Status (6)

Country Link
US (1) US5349556A (ko)
EP (1) EP0579366B1 (ko)
JP (1) JP3820556B2 (ko)
KR (1) KR950001837B1 (ko)
DE (1) DE69330731T2 (ko)
TW (1) TW325568B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486216B1 (ko) * 1997-11-06 2005-08-01 삼성전자주식회사 반도체메모리장치의리던던시메모리셀제어회로

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793172A (ja) * 1993-09-24 1995-04-07 Nec Corp 冗長ブロック切り替え回路
JP3553138B2 (ja) * 1994-07-14 2004-08-11 株式会社ルネサステクノロジ 半導体記憶装置
US5528539A (en) * 1994-09-29 1996-06-18 Micron Semiconductor, Inc. High speed global row redundancy system
JPH08180698A (ja) * 1994-12-22 1996-07-12 Toshiba Corp 半導体記憶装置
JP2760326B2 (ja) * 1995-09-30 1998-05-28 日本電気株式会社 半導体記憶装置
GB2312974A (en) * 1996-05-10 1997-11-12 Memory Corp Plc Memory replacement
US5828599A (en) * 1996-08-06 1998-10-27 Simtek Corporation Memory with electrically erasable and programmable redundancy
KR100231137B1 (ko) * 1996-12-28 1999-11-15 문정환 반도체 메모리의 워드 라인 구동 회로
US5841710A (en) * 1997-02-14 1998-11-24 Micron Electronics, Inc. Dynamic address remapping decoder
JPH10275493A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体記憶装置
JPH10334690A (ja) * 1997-05-27 1998-12-18 Nec Corp 半導体記憶装置
DE69826075D1 (de) * 1997-06-30 2004-10-14 Siemens Ag Technik zur Reduzierung der Anzahl der Schmelzsicherungen bei einer DRAM mit Redundanz
KR100480567B1 (ko) * 1997-10-27 2005-09-30 삼성전자주식회사 반도체메모리장치
US6314527B1 (en) 1998-03-05 2001-11-06 Micron Technology, Inc. Recovery of useful areas of partially defective synchronous memory components
US6332183B1 (en) 1998-03-05 2001-12-18 Micron Technology, Inc. Method for recovery of useful areas of partially defective synchronous memory components
US6381707B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. System for decoding addresses for a defective memory array
US6381708B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. Method for decoding addresses for a defective memory array
JPH11317092A (ja) * 1998-05-08 1999-11-16 Oki Electric Ind Co Ltd 半導体記憶装置
KR100281284B1 (ko) * 1998-06-29 2001-02-01 김영환 컬럼 리던던시 회로
US6496876B1 (en) 1998-12-21 2002-12-17 Micron Technology, Inc. System and method for storing a tag to identify a functional storage location in a memory device
KR20010004536A (ko) * 1999-06-29 2001-01-15 김영환 자동 리던던시 회로
US6144593A (en) * 1999-09-01 2000-11-07 Micron Technology, Inc. Circuit and method for a multiplexed redundancy scheme in a memory device
KR100498610B1 (ko) * 1999-12-22 2005-07-01 주식회사 하이닉스반도체 뱅크 구분없이 휴즈 박스를 사용하는 로우 리던던시 회로
US6578157B1 (en) 2000-03-06 2003-06-10 Micron Technology, Inc. Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components
US7269765B1 (en) 2000-04-13 2007-09-11 Micron Technology, Inc. Method and apparatus for storing failing part locations in a module
KR100364817B1 (ko) * 2001-02-02 2002-12-16 주식회사 하이닉스반도체 로우 리던던시 회로
JP4050690B2 (ja) * 2003-11-21 2008-02-20 株式会社東芝 半導体集積回路装置
KR100558056B1 (ko) * 2004-11-03 2006-03-07 주식회사 하이닉스반도체 리던던시 퓨즈 제어 회로 및 이를 포함한 반도체 메모리소자 및 이를 이용한 리던던시 수행 방법
KR100739983B1 (ko) * 2005-02-23 2007-07-16 주식회사 하이닉스반도체 반도체 메모리 장치의 리던던시 회로
KR101038983B1 (ko) * 2005-06-28 2011-06-03 주식회사 하이닉스반도체 리던던시부를 갖춘 메모리 장치
KR100809683B1 (ko) * 2005-07-14 2008-03-07 삼성전자주식회사 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법.
US8072834B2 (en) 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
KR100784087B1 (ko) * 2006-05-04 2007-12-10 주식회사 하이닉스반도체 반도체 메모리 장치의 리페어 회로
US7499352B2 (en) * 2006-05-19 2009-03-03 Innovative Silicon Isi Sa Integrated circuit having memory array including row redundancy, and method of programming, controlling and/or operating same
KR101373183B1 (ko) * 2008-01-15 2014-03-14 삼성전자주식회사 3차원 어레이 구조를 갖는 메모리 장치 및 그것의 리페어방법
KR102116920B1 (ko) * 2014-03-26 2020-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389715A (en) * 1980-10-06 1983-06-21 Inmos Corporation Redundancy scheme for a dynamic RAM
JPS58199496A (ja) * 1982-05-14 1983-11-19 Hitachi Ltd 欠陥救済回路を有する半導体メモリ
JPH0670880B2 (ja) * 1983-01-21 1994-09-07 株式会社日立マイコンシステム 半導体記憶装置
JPH0666394B2 (ja) * 1983-12-16 1994-08-24 富士通株式会社 半導体記憶装置
US5022006A (en) * 1988-04-01 1991-06-04 International Business Machines Corporation Semiconductor memory having bit lines with isolation circuits connected between redundant and normal memory cells
KR920005150A (ko) * 1990-08-31 1992-03-28 김광호 씨모오스디램의 센스 앰프 구성방법
KR940008208B1 (ko) * 1990-12-22 1994-09-08 삼성전자주식회사 반도체 메모리장치의 리던던트 장치 및 방법
JPH04255998A (ja) * 1991-02-08 1992-09-10 Nec Ic Microcomput Syst Ltd 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486216B1 (ko) * 1997-11-06 2005-08-01 삼성전자주식회사 반도체메모리장치의리던던시메모리셀제어회로

Also Published As

Publication number Publication date
TW325568B (en) 1998-01-21
EP0579366B1 (en) 2001-09-12
US5349556A (en) 1994-09-20
KR940002863A (ko) 1994-02-19
DE69330731D1 (de) 2001-10-18
EP0579366A3 (en) 1996-06-26
EP0579366A2 (en) 1994-01-19
DE69330731T2 (de) 2002-09-05
JP3820556B2 (ja) 2006-09-13
JPH06195998A (ja) 1994-07-15

Similar Documents

Publication Publication Date Title
KR950001837B1 (ko) 퓨우즈 박스를 공유하는 로우 리던던시 회로
KR950004623B1 (ko) 리던던시 효율이 향상되는 반도체 메모리 장치
US5325334A (en) Column redundancy circuit for a semiconductor memory device
US7064990B1 (en) Method and apparatus for implementing multiple column redundancy for memory
JP2575919B2 (ja) 半導体記憶装置の冗長回路
JPH0320840B2 (ko)
JPH0335760B2 (ko)
JPH07192491A (ja) 半導体メモリ装置のロー冗長方法及びそのための回路
US5703816A (en) Failed memory cell repair circuit of semiconductor memory
EP0472209A2 (en) Semiconductor memory device having redundant circuit
KR100468315B1 (ko) 리페어 회로
JPH05307899A (ja) 半導体メモリ装置
JP3642905B2 (ja) メモリセルアレイブロックの再編成が可能な半導体メモリ装置
US6747908B2 (en) Semiconductor memory device and method of selecting word line thereof
US6545920B2 (en) Defective address storage scheme for memory device
US6320799B1 (en) Semiconductor memory with a decoder circuit having a redundancy relief function
US5671185A (en) Apparatus for replacing defective cells in a memory device
US5825699A (en) Semiconductor memory device fixing defective memory cell selection line replaced with spare memory cell selection line in non-selected state
KR19990061991A (ko) 다수개의 리던던시 입출력 라인들을 구비하는 반도체 장치
US20010022747A1 (en) Semiconductor memory device and redundancy circuit, and method of increasing redundancy efficiency
GB2258066A (en) Semiconductor memory redunduncy
US5712821A (en) Redundancy circuit of semiconductor memory device
JP3301398B2 (ja) 半導体記憶装置
KR20010005226A (ko) 로오 리던던시 회로
KR20080026398A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee