KR950004623B1 - 리던던시 효율이 향상되는 반도체 메모리 장치 - Google Patents

리던던시 효율이 향상되는 반도체 메모리 장치 Download PDF

Info

Publication number
KR950004623B1
KR950004623B1 KR1019920023440A KR920023440A KR950004623B1 KR 950004623 B1 KR950004623 B1 KR 950004623B1 KR 1019920023440 A KR1019920023440 A KR 1019920023440A KR 920023440 A KR920023440 A KR 920023440A KR 950004623 B1 KR950004623 B1 KR 950004623B1
Authority
KR
South Korea
Prior art keywords
redundant
memory
array
arrays
fuse
Prior art date
Application number
KR1019920023440A
Other languages
English (en)
Other versions
KR940016279A (ko
Inventor
서동일
장태성
진대제
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920023440A priority Critical patent/KR950004623B1/ko
Priority to JP30651993A priority patent/JP3745388B2/ja
Priority to GB9325036A priority patent/GB2273187B/en
Priority to DE4341692A priority patent/DE4341692C2/de
Priority to CN93120447A priority patent/CN1040707C/zh
Priority to US08/162,467 priority patent/US5359560A/en
Publication of KR940016279A publication Critical patent/KR940016279A/ko
Application granted granted Critical
Publication of KR950004623B1 publication Critical patent/KR950004623B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability

Abstract

내용 없음.

Description

리던던시 효율이 향상되는 반도체 메모리 장치
제1도는 종래 기술에 의한 로우 리던던시 블럭 다이아그램.
제2도는 제1도의 퓨우즈 박스의 상세 회로도.
제3도는 제2도에 의한 리페어동작을 보여주는 블럭도.
제4도는 본 발명의 의한 로우 리던던시 블럭 다이아그램.
제5도 (a),(b)는 제4도의 퓨우즈박스 및 리던던트 워드라인 드라이버의 상세회로도, 및
제6도는 제4도에 의한 리페어동작을 보여주는 블럭도이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 메모리 셀어레이의 로우(row)방향인 워드라인 방향의 메모리 셀에 결함이 발생시에 이를 여분의 스페어 메모리 쎌로 대치하여 결함을 구제하는 로우 리던던시에 관한 것이다.
당 분야에 잘 알려져 있는 바와 같이 반도체 메모리 장치는 행과 열방의 매트릭스 형태로 배열되는 다수개의 메모리 쎌을 가지고 있으며, 메모리의 용량이 증가됨에 따라 더욱 많은 수의 메모리 쎌들이 단위 면적에 배열된다. 반도체 메모리 장치로 된다. 반도체 메모리 장치에서 어느 하나의 메모리 쎌에 결함이 발생하여도 그 반도체 메모리 장치는 사용할 수 없게 된다. 그래서 반도체 메모리 장치에 결함이 발생된 메모리 쎌이 존재하더라도 이를 사용할 수 있도록 하여 수율(yield)을 향상시키는 방법으로서, 노멀 메모리 쎌을 상기 리시던트 쎌로 대치하는 방법이 제시되었다. 리시던던기술이 제안된 초창기에는 반도체 메모리 쎌 어레이의 리던던트 쎌을 구비하여 결함이 발생된 노멀 메모리 장치의 각 비트라인이나 워드라인마다 퓨우즈를 접속하고, 노멀 메모리 쎌에 결함이 발생시에 상기 노멀 메모리 쎌에 연결된 비트라인 또는 워드라인에 접속된 퓨우즈를 레이저 투사와 같은 방법으로 컷팅하므로서 리던던시를 수행하였다. 그러나 반도체 메모리 장치의 집적도가 증가됨에 따라 칩내에 존재하는 수많은 메모리 쎌의 비트라인 및 워드라인마다 퓨우즈를 접속할 수 없게 되었다.
따라서 노멀 메모리 쎌에 결함이 발생할 경우에 리던던트 메모리 쎌에 내부어드레스를 디코딩하는 방식이 제시되었으며, 로우 리던던시회로의 경우 이런 방식을 사용하는 것이 통상적이다.
종래에 제안된 내부 어드레스 디코딩방식에 의한 로우 리던던시회로의 블럭구성도를 제1도에 도시하였다. 상기 제1도에 도시된 바와 같이 종래의 롱 리던던시회로는 I/O라인(50)을 중심으로 노멀 쎌 어레이(20L) 및 리던던트 쎌 어레이(30L)이 좌측에 노멀 쎌 어레이(20R) 및 리던던트 쎌 어레이(30R)가 우측에 각각 배열된다. 그리고 상기 노멀 및 리던던트 쎌 어레이를 포함하는 각각의 메모리 쎌군은 각각의 센스앰프관련회로(40L),(40R)에 접속되어 있다.
그리고 각각의 메모리 쎌군은 센스앰프 제어회로(60L),(60R), 리던던트 워드라인 드라이버(70L),(70R), 퓨우즈 박스(80L)(80R)를 각각 구비한다. 여기서 센스앰프관련회로(40L),(40R)는 통상의 비트라인이퀼라이즈회로, 피형센스앰프와 엔형센스앰프로 이루어지는 센스앰프회로, 분리게이트등으로 이루어진다. 상기 제1도는 칩내의 메모리 어레이의 일부분을 도시한 것으로서 실제로는 메모리 어레이가 확장되게 된다.
이와 같은 구성의 리던던시회로의 동작특성을 설명한다.
퓨우즈 박스(80L),(80R)로부터 출력되는 리던던트 어드레스신호 REDL, REDR 및 리던던트 워드라인 드라이버(70L),(70R)의 출력신호 RWLL, RWLR에 의해서 상기 리던던트 쎌 어레이(30L),(30R)가 인에이블 된다. 즉, 좌측의 노멀 쎌 어레이(20L)에 결함이 발생하면 좌측의 리던던트 쎌 어레이(30L)를 사용하고, 우측의 오멀 쎌 어레이(20R)에 결함이 발생하면 우의 리던던트 쎌 어레이(30R)를 사용하여 결합쎌을 구제하는 것이다. 예를 들어 좌측의 노멀 쎌 어레이(20L)의 임의 메모리 쎌에 결함이 발생하면, 이는 좌측의 퓨우즈 박스(80L)에서 프로그램되어 리던던트 워드라인 드라이버(70L)를 거쳐 리던던트 쎌 어레이(30L)에서 상기 결함으로 발생된 노멀워드라인에 상응하는 리던던트 워드라인이 인에이블되고, 또한 리던던트 어드레스신호 REDL 의해서 노멀 워드라인 드라이버(90L)가 디세이블된다.
상기에서 리던던시를 위해 결함이 발생된 어드레스를 프로그램하기 위한 퓨우즈 박스(80L)의 상세 회로도를 제2도에 도시하였다. 도시한 퓨우즈 박스(80L)의 구성상의 특징은 메모리 쎌 어레이내의 소정의 메모리 쎌을 지정하기 위한 로우어드레스를 입력하는 트랜시스터(m1,…,mi)에는 모두 퓨우즈(f1,…fi)가 연결되어 있지만, 상기 메모리 쎌 어레이를 지정하기 위한 블럭선택어드레스신호 A0,A1을 입력하는 트랜지스터에는 퓨우즈가 연결되어 있지 않다는 것이다. 그래서 리던던시 프로그램시에는 상기 블럭어드레스신호 A0,A1가 "로우"레벨로 인에이블되고 결함 메모리 쎌을 지정하는 어드레스신호가 입력되면 상기 결함어드레스신호에 대응하여 퓨우즈를 적절하게 컷팅하므로서, n1노드가 "하이"레벨로 인에이블되어 리던던트 워드라인 RWL이 인에이블된다.
그러나 상기 제2도와 같은 구조를 가지는 퓨우즈 박스는 퓨우즈 박스에 입력되는 블럭선택 어드레스(A0,A1) 2개로 한정되어 있기 때문에 제3도에 도시된 바와 같이 리페어할 수 있는 능력에 한계가 있게 된다.
즉, 각 리던던트쎌 어레이에 구비되는 리던던트 워드라인의 수가 한정되어 있으므로 하나의 노멀 쎌 어레이에서 결함이 발생된 노멀 워드라인의 수가 그에 연결된 리던던트 메모리 쎌을 구비된 리던던트 워드라인의 수보다 많을 시에는 이를 결함을 모두 구제하는 일이 불가능하게 된다.
이는 또한 하나의 노멀 쎌 어레이에 속하는 리던던트 워드라인을 이용하여 이웃한 다른 오멀 쎌 어레이의 노멀 워드라인에 결함이 발생될시에 이를 대치하여 결함을 구제하는 일이 불가능함을 의미하기도 한다.
그 이유를 칩내에 존재하는 다수개의 노멀 쎌 어레이가 상기 제2도와 같은 퓨우즈 박스를 각각 하나씩 구비하고, 또한 퓨우즈 박스 내에 입력되는 블럭선택 어드레스(A0,A1)가 한정되기 때문이다. 그래서 상기와 같이 리던던시 회로를 구제하는 반도체 메모리 장치의 수율을 높이기 위해서는 추가의 퓨우즈 박스를 적어도 하나 더 구비하여야 하는데, 이렇게 되면 칩의 고집적화에 커다란 부담이 되며, 이는 초고집적 반도체 메모리 장치일수록 상기 퓨우즈 박스의 수가 점점 늘어나게 되어 더욱 커다란 문제로 대두된다.
따라서 본 발명의 목적은 반도체 메모리장체에서 블럭정보를 스위칭하여 다른 블럭의 리던던시 쎌을 선택하여 결함메모리 쎌을 구제하므로서 효율적인 리던던시동작을 수행하는 로우 리던던시 회로를 제공함에 있다.
본 발명의 다른 목적은 반도체메모리장체에서 서로 이웃하는 메모리 어레이블럭이 퓨우즈 박스를 공유하여 칩의 집적도 향상할 수 있는 로우 리던던시회로를 제공함에 있다.
본 발명의 또다른 목적은 반도체 메모리장치에서 리던던시 동작시 전류소모도 최소화되는 로우 리던던시회로를 제공함에 있다.
상기 본 발명의 목적들을 달성하기 위한 본 발명은, 결함 메모리 쎌을 구제하는 제1리던던트 메모리 쎌 어레이를 구제하는 제1메모리 쎌 어레이와, 상기 제1메모리 쎌 어레이에 인접되며 결함 메모리 쎌을 구비하는 제2리던던시트 메모리 쎌 어레이를 구비하는 제2메모리 쎌 어레이와, 상기 제1및 제2메모리 쎌 어레이 사이에 위치되며 상기 제1 및 제2메모리 쎌 어레이들의 데이타를 감지하는 센스앰프를 구비하는 반도체 메모리장치의 로우 리던던시회로에 있어서, 블럭선택어드레스신호들을 입력하는 신호 통로로 사용하기 위하여 적어도 하나의 퓨즈를 구비하며, 상기 블럭선택어드레스신호를 입력하여 상기 리던던트메모리 쎌 어레이들을 선택하며, 로우 어드레스신호들을 입력하여 상기 선택된 리던던시 메모리 쎌 어레이의 리던던트 워드라인들을 선택하고 출력을 발생하는 퓨즈박스수단과, 상기 퓨즈박스수단의 출력을 입력하여 각각 상기 제1 및 제2리던던트 메모리 쎌 어레이들에 리던던트 워드라인 구동신호들을 공급하는 리던던트 워드라인 드라이버 수단으로 구성된 것을 특징으로 한다. 이하 본 발명의 바람직한 실시예가 첨부된 도면과 함께 상세히 설명될 것이다.
제4도를 참조하면, 발명에 의한 로우 리던던시회로는 제1센스앰프관련회로(40L)에 연결되는 제1센스앰프제어회로(160L)와, 제2센스앰프관련회로(40R)에 연결되는 제2센스앰프제어회로(160L)와, 제1노멀 쎌 어레이(20L)내의 메모리 쎌의 선택에 관련된 로우 어드레스 블럭선택어드레스를 입력하는 제1퓨우즈 박스(180L)와, 제2노멀 쎌 어레이(20R)내의 메모리 쎌에 관련된 로우 어드레스 및 블럭선택어드레스를 입력하는 제2퓨우즈 박스(180L)와, 상기 제1퓨우즈 박스(180L)에 연결되어 제1리던던트 쎌 어레이(30L)와 제2리던던트 쎌 어레이(30R)를 각각 인에이블시키기 위한 제1리던던트 워드라인 드라이버(170L)와, 상기 제2퓨우즈 박스(180R)에 연결되어 제1리던던트 쎌 어레이(30L)와 제2 리던던트 쎌 어레이(30R)를 각각 인에이블시키기 위한 제2리던던트 워드라인 드라이버(170R)로 이루어진다.
여기서, 상기 리던던트 쎌 어레이(30L),(30R) 각각은 다시 제1 및 제2리던던트 쎌 어레이 블럭으로 분할되며, 상기 제1리던던트 쎌 어레이 브럭은 리던던트 워드라인 드라이버(170L)에 공통 접속되고 상기 제2리던던트 쎌 어레이 블럭은 리던던트 워드라인 드라이버(170R)에 공통 접속된다.
상기와 같은 로우 리던던시 회로의 구성에 의하면 예를 들어서 제1노멀 쎌 어레이(20L)에서 결함으로 발생되는 워드라인의 수가 제1리던던트 쎌 어레이(30L)의 리던던트 워드라인의 수보다 작거나 같을시 제1도의 종래의 로우 리던던시회로와 동일하게 리페어동작을 수행하게 된다. 그러나 예를 들어서 제2노멀 쎌 어레이(20R)에서는 결함워드라인이 발생하지 않고 제1노멀 쎌 어레이(20L)의 결함워드라인의 수가 제1리던던트 쎌 어레이(30L)의 리던던트 워드라인의 수보다 많을시에는 본 발명에 의한 로우 리던던시회로는 제1퓨우즈 박스(180L)뿐만 아니라 제2퓨우즈 박스(180R)도 상기 제1노멀 쎌 어레이(20L)의 리던던시 동작을 수행하도록 프로그램되어지므로서 상기 제2리던던트 쎌 어레이(30R)가 상기 제1노멀 쎌 어레이(20L)의 결함 워드라인을 리페어하는 동작을 수행한다. 한편, 제1노멀 쎌 어레이(20L)에서는 결함워드라인이 발생하지 않고 제2노멀 쎌 어레이(20R)에서 결함으로 발생하는 워드라인의 수가 제2리던던트 쎌 어레이(30R)의 리던던트 워드라인의 수보다 많을시에는 본 발명에 이한 로우 리던던시회로는 상기 제1리던던트 쎌 어레이(30L)가 리던던트 쎌 어레이(30R)과 함께 상기 제2노멀 쎌 어레이(20R)의 결함 워드라인을 리페어하는 동작을 수행한다. 상기한 바와 같이 본 발명에 의한 로우 리던던시회로는 하나의 노멀 메모리 쎌 어레이가 마치 2개의 리던던트 워드라인 드라이버를 구비한 것과 같은 효과를 얻게 되므로서, 리던던시의 효율이 제1도의 종래기술에 비해 2배로 늘어나는 효과가 있다.
본 발명에 의한 리던던트 워드라인 드라이버(170L,170R) 및 퓨우즈 박스(180L,180R)는 각각 제5도 (a),(b)와 같은 구성으로 실시될 수 있다. 상기 제5도(a),(b)에서 본 발명에 의한 특징은 점선블럭(182L,182R)으로 표시된 부분으로서, 블럭선택 어드레스신호 RAK,를 입력하는 트랜지스터(MK,MI)에 VBWM(FK,FI)접속된다는 점이다. 그리고 블럭선택어드레스가 입력되는 경로에 접속된 상기 퓨우즈(Fk, FI)제 1리던던트 쎌 어레이(30L)와 제2 리던던트 쎌 어레이(130R)중 하나를 선택하기 위한 프로그램 수단으로서 작용한다.
그래서 제5도(a)에 도시된 퓨우즈박스(180L) 및 리던던트 워드라인 드라이버(170L)가 제2노멀 쎌 어레이(20R)의 결함 워드라인을 리페어 할 수 있고, 또한 제5도(b)에 도시된 퓨우즈박스(180R) 및 리던던트 워드라인 드라이버(170R)가 제1노멀 쎌 어레이(20L)의 결함 워드라인을 리페어할 수 있게 된다. 그리고 엔모오스 트랜지스터(137,138)는 리던던트 워드라인 드라이버(170L,170R)의 출력단으로서 리던던시 동작시 리던던트 워드라인 RWLL 과 RWLR을 각각 인에이블시킨다.
상기 제5도(a),(b)의 회로구성에 따른 본 발명에 따른 제4도의 리던던시 동작을 살펴보면 다음과 같다.
제2도와 같은 종래의 퓨우즈박스의 구성에서는 블럭선택에 관련된 어드레스신호(A0,A1)가 입력되는 경로에 퓨우즈가 없었기 때문에 메모리 쎌 어레이에 종속된 퓨우즈 박스(80L) 및 리던던트 워드라인 드라이버(170)는 인접한 다른 메모리 쎌 어레이의 결함의 리페어에 관여할 수 없었지만, 본 발명에 의한 퓨우즈 박스(180L,180R) 및 리던던트 워드라인 드라이버(170L,170R)로 블럭선택 어드레스신호 (RAK,가 입력되는 경로에 퓨우즈(FK,FI)가 접속되어 있으므로 원하는 블럭선택 어드레스의 입력을 취하도록 프로그램할 수 있기 때문에 인접한 다른 메모리 어레이블럭의 결함의 리페어까지 수행할 수 있게 된다.
예를 들면, 제4도의 제1노멀 쎌 어레이(20L)에는 결함워드라인이 발생하지 않고 제2노멀 쎌 어레이(20R)에만 결함 워드라인이 2개가 발생하고 동시에 하나의 리던던트 쎌 어레이에 존재하는 리던던트 워드라인의 수가 2개가 가정하면, 제5도(a)의 퓨우즈 박스(180L) 점선블럭(182L)에는 퓨우즈(FK,FI)의 프로그램에 의해 제2노멀 쎌 어레이(20R)를 선택하는 블럭선택 어드레스(RAK,) 가 입력되고, 또한 결함이 발생한 블럭내 로우 어드레스가 트랜지스터 M1-Mi : 게이트에 입력될 때 리던던트 워드라인 드라이버(170L)은 리던던트 쎌 어레이(30R)에 구비되는 리던던트 라인중 상기 리던던트 워드라인 드라이버(170R)에 접속된 리던던트 워드라인을 구동하고 제5도(b)의 퓨우즈박스(180R) 및 리던던트 워드라인 드라이버 170R은 리던던트 쎌어레이(30R)에 구비되는 리던던트 워드라인중 상기 리던던트 워드라인 드라이버(170R)에 접속된 리던던트 워드라인을 구동하여 결함이 발생한 제2노멀 쎌 어레이(20R)의 2개의 결함 워드라인을 모두 리페어할 수 있게된다. 이때 제4도의 제1 및 제2센스앰프관련회로(40L),(40R)는 리던던트 워드라인 드라이버(170L,170R)중 어느 것이 인에이블되는 간에 상관없이 해당되는 메모리 쎌 어레이를 선택하기 위한 블럭선택 어드레스 신호에 의해서만 제어되기 때문에 리던던트 쎌 어레이 30L,30R의 리던던트 워드라인 연결된 리던던트 메모리 쎌로부터의 데이타는 각각 센스 앰프 관련회로(40L,40R)에 의해 센스되어 출력된다.
상기한 바와 같이 본 발명에 의한 로우 리던던시회로의 퓨우즈 박스(180L,180R) 및 리던던트 워드라인 드라이버(170L,170R)는 마치 하나의 메모리 셀 어레이블럭이 2개의 퓨우즈박스 및 (2개의) 리던던트 워드라인 드라이버를 구비하는 것과 같은 효과를 내기 때문에 결합 메모리 쎌 리페어의 효율을 극대화할 수 있게된다. 그래서 결함이 발생된 워드라인의 수가 리던던트 쎌 어레이에 구비되는 리던던트 워드라인의 수보다 많을 경우를 대비하여 각 노멀 쎌 어레이에 퓨우즈 박스를 추가로 하나 이상 구비하는 종래 기술의 경우에 비하여 본 발명에서는 퓨우즈 박스를 추가로 구비하지 않고 대신에 인잡한 메모리 쎌 어레이에 제공된 퓨즈박스를 공유할 수 있게 되므로 퓨우즈 박스의 증가에 따른 칩의 집적화의 저하를 방지할 수 있게 된다.
퓨우즈 박스(180L,180R) 및 리던던트 워드라인 드라이버(170L),(170R)는 본 발명에 따른 최선의 실시예에 불과하며, 당 기술분야에 통사의 지식을 가진 자라면 본 발명의 기술적 범주내에서 다양한 변형을 가할 수 있을 것이다. 예를 들어 하나의 노멀 셀 어레이에 존재하는 메모리 쎌의 수와 그에 연결된 리던던트 쎌 어레이에 제공되는 리던던트 메모리 쎌의 수를 고려하여 블럭선택어드레스신호의 수 및 블럭선택어드레스가 입력되는 경로에 형성되는 퓨우즈의 수를 적절하게 변경할 수 있을 것이다.
상술한 바와 같이, 본 발명에 의한 로우 리던던시회로는 하나의 퓨우즈 박스 및 리던던트 워드라인 드라이버가 서로 이웃하는 메모리 어레이의 결함을 모두 리페어할 수 있으므로 칩의 고집적화에 유리할 뿐 아니라 리던던시의 효율이 종래의 회로보다 약 2배정도 증가되는 효과가 있다.

Claims (5)

  1. 결함 메모리 쎌을 구제하는 제1리던던트 메모리 쎌 어레이를 구비하는 제1메모리 쎌 어레이와, 상기 제1메모리 쎌 어레이에 인접되며 결함 메모리 쎌을 구비하는 제2리던던시트 메모리 쎌 어레이를 구비하는 제1메모리 쎌 어레이와, 상기 제1및 제2메모리 쎌 어레이 사이에 위치되며, 상기 제1 및 제2메모리 쎌 어레이들의 데이타를 감지하는 센스앰프를 구비하는 반도체 메모리장치의 로우 리던던시회로에 있어서, 블럭선택어드레스신호들을 입력하는 신호 통로로 사용하기 위하여 적어도 하나의 퓨즈를 구비하며, 상기 블럭선택어드레스신호를 입력하여 상기 리던던트메모리 쎌 어레이들을 선택하며, 로우 어드레스신호들을 입력하여 상기 선택된 리던던시 메모리 쎌 어레이의 리던던트 워드라인들을 선택하고 출력을 발생하는 퓨즈박스수단과, 상기 퓨즈박스수단의 출력을 입력하여 각각 상기 제1 및 제2리던던트 메모리 쎌 어레이들에 리던던트 워드라인 구동신호들을 공급하는 리던던트 워드라인 드라이버수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 로우 리던던시회로.
  2. 제1항에 있어서, 상기 리던던트 워드라인 드라이버수단이 상기 제1 및 제2메모리 쎌 어레이들의 양측에 결함 메모리 쎌들을 구제할 수 있는 것을 특징으로 하는 반도체 메모리장치의 로우 리던던시회로.
  3. 제1항에 있어서, 상기 퓨즈박스수단이, 로우 어드레스신호를 입력하여 선택된 리던던트 메모리 쎌 어드레이의 리던던트 워드라인들을 선택하는 수단과, 각각 제1및 제2블럭선택어드레스신호들을 입력하는 제1 및 제2모오스트랜지스터들과, 상기 퓨즈수단의 출력과 상기 제1 및 제2모오스트랜지스터들 사이에 각각 연결되는 제1 및 제2퓨즈들과, 상기 퓨즈박스 수단과 접지전압 사이에 연결되어 제3블럭선택어드레스신호를 입력하는 제3모오스트랜지스터들로 구성된 것을 특징으로 하는 반도체 메모리장치의 로우 리던던시회로.
  4. 서로 각각 인접되어 위치되는 제1 및 제2메모리 쎌 어레이들과, 상기 제1 및 제2메모리 쎌 어레이들에 각각 연결되어 상기 제1 및 제2메모리 쎌 어레이들의 데이타를 감지하는 제1 및 제2센스앰프를 구비하는 반도체 메모리장치의 로우 리던던시회로에 있어서, 상기 제1 및 제2메모리 쎌 어레이들에 각각 위치되며, 제1 및 제2 리던던트 메모리 쎌 어레이블럭에 대해 각각 분리되는 제1 및 제2리던던트 메모리 쎌 어레이들과, 블럭선택어드레스신호들을 입력하는 신호 통로로 사용하기 위하여 적어도 하나의 퓨즈를 구비하며,상기 블럭선택어드레스신호를 입력하여 상기 리던던트메모리 쎌 어레이들을 선택하며, 로우 어드레스신호들을 입력하여 상기 선택된 리던던시 메모리 쎌 어레이의 리던던트 워드라인들을 선택하고 출력을 발생하는 제1퓨즈박스와, 상기 제1퓨즈박스의 출력을 입력하여 관련되는 제1 및 제2리던던트 메모리 쎌 어레이들의 상기 제리던던트 메모리 쎌 어레이블럭들에 리던던트 워드라인 구동신호를 공급하는 제1워드라인드라이버와, 블럭선택어드레스신호들을 입력하는 신호 통로로 사용하기 위하여 적어도 하나의 퓨즈를 구비하며, 상기 블럭선택어드레스신호를 입력하여 상기 리던던트메모리 쎌 어레이들을 선택하고, 로우 어드레스신호들을 입력하여 상기 선택된 리던던트 메모리 쎌 어레이의 리던던트 워드라인들을 선택하는 제2퓨즈박스와, 상기 제2퓨즈박스의 출력을 입력하여 관련지는 제1 및 제2리던던트 메모리 쎌 어레이들의 상기 제2리던던트 메모리 쎌 어레이블럭들에 리던던트 워드라인 구동신호를 공급하는 제2워드라인드라이버를 구비하여, 상기 제1 및 제2워드라인 드라이버들이 각각 상기 제1 및 제2메모리 쎌 어레이들 양측의 결함 메모리 쎌들을 구제할 수 있는 것을 특징으로 하는 반도체 메모리장치의 로우 리던던시회로.
  5. 제4항에 있어서, 상기 제1퓨즈박스 및 제2퓨즈박스들이, 로우 어드레스신호를 입력하여 선택된 리던던트 메모리 쎌 어레이의 리던던트 워드라인드을 선택하는 수단과, 각각 제1 및 제2블럭선택어드레스 신호들을 입력하는 제1 및 제2모오스트렌지스터들과, 상기 퓨즈수단의 출력과 상기 제1 및 제2모오스트랜지스터들 사이에 각각 연결되는 제1 및 제2퓨즈들과, 상기 퓨즈박스 수단과 접지전압 사이에 연결되어 제3블럭 선택어드레스 신호를 입력하는 제3모오스트랜지스터들로 구성된 것을 특징으로 하는 반도체 메모리장치의 로우 리던던시회로.
KR1019920023440A 1992-12-07 1992-12-07 리던던시 효율이 향상되는 반도체 메모리 장치 KR950004623B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019920023440A KR950004623B1 (ko) 1992-12-07 1992-12-07 리던던시 효율이 향상되는 반도체 메모리 장치
JP30651993A JP3745388B2 (ja) 1992-12-07 1993-12-07 冗長効率を向上させた半導体メモリ装置
GB9325036A GB2273187B (en) 1992-12-07 1993-12-07 Semiconductor memory devices with redundancy circuits
DE4341692A DE4341692C2 (de) 1992-12-07 1993-12-07 Reihenredundanzschaltkreis für eine Halbleiter-Speichervorrichtung
CN93120447A CN1040707C (zh) 1992-12-07 1993-12-07 冗余效率经过改进的半导体存储器
US08/162,467 US5359560A (en) 1992-12-07 1993-12-07 Semiconductor memory device having improved redundancy efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920023440A KR950004623B1 (ko) 1992-12-07 1992-12-07 리던던시 효율이 향상되는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR940016279A KR940016279A (ko) 1994-07-22
KR950004623B1 true KR950004623B1 (ko) 1995-05-03

Family

ID=19344839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023440A KR950004623B1 (ko) 1992-12-07 1992-12-07 리던던시 효율이 향상되는 반도체 메모리 장치

Country Status (6)

Country Link
US (1) US5359560A (ko)
JP (1) JP3745388B2 (ko)
KR (1) KR950004623B1 (ko)
CN (1) CN1040707C (ko)
DE (1) DE4341692C2 (ko)
GB (1) GB2273187B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308598B2 (en) 2004-11-04 2007-12-11 International Business Machines Corporation Algorithm to encode and compress array redundancy data
US7373573B2 (en) 2005-06-06 2008-05-13 International Business Machines Corporation Apparatus and method for using a single bank of eFuses to successively store testing data from multiple stages of testing

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491664A (en) * 1993-09-27 1996-02-13 Cypress Semiconductor Corporation Flexibilitiy for column redundancy in a divided array architecture
KR960008825B1 (en) * 1993-11-18 1996-07-05 Samsung Electronics Co Ltd Row redundancy circuit and method of semiconductor memory device with double row decoder
JP3553138B2 (ja) * 1994-07-14 2004-08-11 株式会社ルネサステクノロジ 半導体記憶装置
JPH08153399A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体記憶装置
GB2312974A (en) * 1996-05-10 1997-11-12 Memory Corp Plc Memory replacement
JP2848451B2 (ja) * 1996-07-10 1999-01-20 日本電気株式会社 半導体メモリ
JPH10275493A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体記憶装置
JPH10334689A (ja) * 1997-05-30 1998-12-18 Fujitsu Ltd 半導体記憶装置
US6137157A (en) * 1997-06-02 2000-10-24 Townsend And Townsend And Crew Llp Semiconductor memory array having shared column redundancy programming
DE69826075D1 (de) * 1997-06-30 2004-10-14 Siemens Ag Technik zur Reduzierung der Anzahl der Schmelzsicherungen bei einer DRAM mit Redundanz
DE19729579C2 (de) * 1997-07-10 2000-12-07 Siemens Ag Verfahren zum Aktivieren einer redundanten Wortleitung bei Inter-Segment-Redundanz bei einem Halbleiterspeicher mit in Segmenten organisierten Wortleitungen
US6154851A (en) * 1997-08-05 2000-11-28 Micron Technology, Inc. Memory repair
KR100480567B1 (ko) * 1997-10-27 2005-09-30 삼성전자주식회사 반도체메모리장치
TW341367U (en) * 1997-10-28 1998-09-21 Utek Semiconductor Corp An auto repairing memory
KR100486216B1 (ko) * 1997-11-06 2005-08-01 삼성전자주식회사 반도체메모리장치의리던던시메모리셀제어회로
US6005813A (en) * 1997-11-12 1999-12-21 Micron Technology, Inc. Device and method for repairing a semiconductor memory
US6157582A (en) * 1997-11-17 2000-12-05 Cypress Semiconductor Corporation Dynamic pull-up suppressor for column redundancy write schemes with redundant data lines
KR100492795B1 (ko) * 1997-12-31 2005-08-12 주식회사 하이닉스반도체 뱅크선택회로
US6144593A (en) 1999-09-01 2000-11-07 Micron Technology, Inc. Circuit and method for a multiplexed redundancy scheme in a memory device
JP2001101892A (ja) 1999-09-30 2001-04-13 Mitsubishi Electric Corp 半導体記憶装置
KR100498610B1 (ko) * 1999-12-22 2005-07-01 주식회사 하이닉스반도체 뱅크 구분없이 휴즈 박스를 사용하는 로우 리던던시 회로
US6249466B1 (en) * 2000-03-23 2001-06-19 Cypress Semiconductor Corp. Row redundancy scheme
TW511095B (en) * 2000-06-28 2002-11-21 Hynix Semiconductor Inc Semiconductor memory device having row repair circuitry
DE10121182C1 (de) * 2001-04-30 2002-10-17 Infineon Technologies Ag MRAM-Halbleiterspeicheranordnung mit redundanten Zellenfeldern
KR100400307B1 (ko) * 2001-05-09 2003-10-01 주식회사 하이닉스반도체 로오 리페어회로를 가진 반도체 메모리 장치
KR100379556B1 (ko) * 2001-05-15 2003-04-10 주식회사 하이닉스반도체 반도체 메모리의 컬럼 리페어 장치
KR100413762B1 (ko) * 2001-07-02 2003-12-31 삼성전자주식회사 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법
US7093156B1 (en) * 2002-05-13 2006-08-15 Virage Logic Corp. Embedded test and repair scheme and interface for compiling a memory assembly with redundancy implementation
US7111193B1 (en) * 2002-07-30 2006-09-19 Taiwan Semiconductor Manufacturing Co. Ltd. Semiconductor memory having re-configurable fuse set for redundancy repair
CN100437814C (zh) * 2003-07-04 2008-11-26 旺宏电子股份有限公司 具有内建错误纠正能力的存储器元件
KR100809683B1 (ko) * 2005-07-14 2008-03-07 삼성전자주식회사 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법.
CN101377959B (zh) * 2007-08-30 2012-01-04 晶豪科技股份有限公司 冗余位线修复的选择方法及其装置
CN102270497A (zh) * 2010-06-02 2011-12-07 王彬 以影子非挥发存储器配置冗余存储的存储器
US9030897B2 (en) * 2012-08-31 2015-05-12 SK Hynix Inc. Memory and memory system for preventing degradation of data
KR20170055222A (ko) 2015-11-11 2017-05-19 삼성전자주식회사 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템
US11201161B2 (en) * 2020-02-28 2021-12-14 Semiconductor Manufacturing International (Shanghai) Corporation Efuse memory cell, eFuse memory array and using method thereof, and eFuse system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2590897B2 (ja) * 1987-07-20 1997-03-12 日本電気株式会社 半導体メモリ
JP2776835B2 (ja) * 1988-07-08 1998-07-16 株式会社日立製作所 欠陥救済用の冗長回路を有する半導体メモリ
JP2547633B2 (ja) * 1989-05-09 1996-10-23 三菱電機株式会社 半導体記憶装置
US5268866A (en) * 1992-03-02 1993-12-07 Motorola, Inc. Memory with column redundancy and localized column redundancy control signals

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308598B2 (en) 2004-11-04 2007-12-11 International Business Machines Corporation Algorithm to encode and compress array redundancy data
US7373573B2 (en) 2005-06-06 2008-05-13 International Business Machines Corporation Apparatus and method for using a single bank of eFuses to successively store testing data from multiple stages of testing
US7698608B2 (en) 2005-06-06 2010-04-13 International Business Machines Corporation Using a single bank of efuses to successively store testing data from multiple stages of testing

Also Published As

Publication number Publication date
CN1040707C (zh) 1998-11-11
GB9325036D0 (en) 1994-02-02
JPH06223594A (ja) 1994-08-12
DE4341692A1 (de) 1994-06-09
US5359560A (en) 1994-10-25
CN1089747A (zh) 1994-07-20
KR940016279A (ko) 1994-07-22
DE4341692C2 (de) 1999-11-04
GB2273187A (en) 1994-06-08
GB2273187B (en) 1996-12-18
JP3745388B2 (ja) 2006-02-15

Similar Documents

Publication Publication Date Title
KR950004623B1 (ko) 리던던시 효율이 향상되는 반도체 메모리 장치
EP0579366B1 (en) Redundancy circuits for semiconductor memory devices
US5325334A (en) Column redundancy circuit for a semiconductor memory device
US7106643B2 (en) Method for manufacturing memory device provided with a defect recovery mechanism featuring a redundancy circuit
US4648075A (en) Redundancy circuit for a semiconductor memory device
KR100200985B1 (ko) 용장 회로 장치
US5323353A (en) Method and apparatus for repair of memory by redundancy
JPH0320840B2 (ko)
JP3597501B2 (ja) 半導体集積回路
US5555522A (en) Semiconductor memory having redundant cells
JPH0335760B2 (ko)
EP0472209B1 (en) Semiconductor memory device having redundant circuit
JPH0620493A (ja) 半導体記憶装置
US6411556B1 (en) Semiconductor memory device with improved layout and redundancy determining circuits
KR960011633B1 (ko) 반도체 판독전용 메모리
US6208569B1 (en) Method of and apparatus for sharing redundancy circuits between memory arrays within a semiconductor memory device
KR0140350B1 (ko) 반도체 기억 장치
US6038179A (en) Multiple repair size redundancy
JPH05307899A (ja) 半導体メモリ装置
JP3642905B2 (ja) メモリセルアレイブロックの再編成が可能な半導体メモリ装置
JP2004062999A (ja) 半導体記憶装置
JP3952259B2 (ja) 半導体メモリ装置の欠陥アドレス貯蔵回路
KR0172352B1 (ko) 반도체 메모리 장치의 컬럼 리던던시 제어회로
JP3301398B2 (ja) 半導体記憶装置
KR950009081B1 (ko) 반도체 메모리 장치의 결함구제회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee